JPH08236705A - Dielectric materil of thin film capacitor for multichip module - Google Patents

Dielectric materil of thin film capacitor for multichip module

Info

Publication number
JPH08236705A
JPH08236705A JP4162995A JP4162995A JPH08236705A JP H08236705 A JPH08236705 A JP H08236705A JP 4162995 A JP4162995 A JP 4162995A JP 4162995 A JP4162995 A JP 4162995A JP H08236705 A JPH08236705 A JP H08236705A
Authority
JP
Japan
Prior art keywords
thin film
film capacitor
dielectric
sputtering
mcm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4162995A
Other languages
Japanese (ja)
Inventor
Mineharu Tsukada
峰春 塚田
Mototoshi Nishizawa
元亨 西沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4162995A priority Critical patent/JPH08236705A/en
Publication of JPH08236705A publication Critical patent/JPH08236705A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE: To provide a ceramic dielectric material having high dielectric constant in operating temperature range, which is suited to a thin film capacitor for MCM. CONSTITUTION: A dielectric material of a thin film capacitor for MCM is composed by using Ba(Ti1-x Zrx )O3 by cosputtering BaTiO3 and BaZrO3 in the range of high frequency power ratio 9:1 to 7:3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はマルチチップモジュール
(以下略してMCM)に使用される薄膜コンデンサの誘
電材料に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dielectric material for a thin film capacitor used in a multi-chip module (hereinafter abbreviated as MCM).

【0002】大量の情報を迅速に処理する必要から情報
処理装置は大容量化が行われており、LSIやVLSI
などの集積回路をマトリックス状に配列してなるMCM
の実用化が進められている。
Information processing apparatuses have been increased in capacity because of the need to process a large amount of information quickly, and LSIs and VLSIs have been developed.
MCM in which integrated circuits such as
Is being put to practical use.

【0003】こゝで、MCMを構成するセラミック多層
回路基板は、この基板上部に高速信号を処理し、また、
多大の発熱を伴うLSIやVLSIなどの集積回路をマ
トリックス状に配列して装着することから基板材料とし
て窒化アルミニウム(Al N)など耐熱性と熱伝導性の
優れたセラミック基板が用いられている。
Here, the ceramic multi-layer circuit board constituting the MCM processes high speed signals on the upper side of the board, and
Since integrated circuits such as LSI and VLSI that generate a great amount of heat are arranged and mounted in a matrix, a ceramic substrate having excellent heat resistance and thermal conductivity such as aluminum nitride (AlN) is used as a substrate material.

【0004】そして、多層回路基板の製造方法として
は、Al Nなどのセラミック粉末に少量の焼結助剤とバ
インダおよび分散剤を加え、良く混練してスラリーを作
り、このスラリーをドクターブレード法によりグリーン
シートを形成してバイアホールを孔あけした後、このグ
リーンシートにタングステン(W)ペーストを印刷して
電源線路やアース線路などのパターン形成を行い、積層
して一体化して後、窒素(N2 )ガスのような不活性ガ
ス雰囲気中で脱脂し、高温にまで加熱して焼結させるこ
とによりビア(Via )により回路接続された多層回路基
板が作られる。
As a method for producing a multilayer circuit board, a small amount of a sintering aid, a binder and a dispersant are added to a ceramic powder such as AlN and well kneaded to form a slurry, and this slurry is prepared by a doctor blade method. After forming a green sheet and punching a via hole, a tungsten (W) paste is printed on this green sheet to form a pattern of a power supply line, an earth line, etc., and after laminating and integrating, a nitrogen (N) 2 ) Degreasing in an inert gas atmosphere such as gas, heating to a high temperature and sintering to make a multilayer circuit board connected by vias.

【0005】次に、かゝる基板の上に真空蒸着やスパッ
タなどの薄膜形成技術と写真蝕刻技術(ホトリソグラフ
ィ)を用いて多数の微細な信号線路をパターン形成した
後、この上にポリイミドや二酸化シリコン(Si O2
などの耐熱性材料を用いて層間絶縁層を作り、この絶縁
層上にLSIやVLSIなどの集積回路を搭載し、ビア
により信号線路に回路接続することでMCMが形成され
ている。
Next, after patterning a large number of fine signal lines on such a substrate by using a thin film forming technique such as vacuum deposition or sputtering and a photo-etching technique (photolithography), a polyimide or polyimide Silicon dioxide (SiO 2 )
An MCM is formed by forming an interlayer insulating layer using a heat-resistant material such as, mounting an integrated circuit such as LSI or VLSI on the insulating layer, and connecting the circuit to the signal line through a via.

【0006】本発明はかゝるMCMに使用される薄膜コ
ンデンサに関するものである。
The present invention relates to thin film capacitors used in such MCMs.

【0007】[0007]

【従来の技術】先に記したように、MCMはAl Nなど
よりなる多層回路基板上にLSIやVLSIなどの半導
体集積回路(以下略してLSI)をマトリックス状に配
列して形成されているが、LSIを構成している多数の
トランジスタが同時にスイッチング動作を行う場合に
は、配線が有するインダクタンスの影響により電源電圧
が変動し、この際に発生する高速のノイズによりLSI
が誤動作すると云う問題がある。
2. Description of the Related Art As mentioned above, an MCM is formed by arranging semiconductor integrated circuits (hereinafter abbreviated as LSI) such as LSI and VLSI in a matrix on a multi-layer circuit board made of AlN or the like. When a large number of transistors forming an LSI simultaneously perform a switching operation, the power supply voltage fluctuates due to the influence of the inductance of the wiring, and the high-speed noise generated at this time causes the LSI
Has a problem that it malfunctions.

【0008】そこで、この対策としてセラミックよりな
るチップコンデンサをLSIの近傍に配置することが行
われている。然し、チップコンデンサとLSIとを回路
接続する配線のもつインダクタンスによって、このチッ
プコンデンサは所謂るデカップリングコンデンサとして
充分には機能しておらず、また、装着するチップコンデ
ンサが相当の面積を必要とすることから、このチップコ
ンデンサの存在によりMCMの小形化が妨げられてい
る。
Therefore, as a countermeasure against this, a chip capacitor made of ceramic is arranged near the LSI. However, this chip capacitor does not function sufficiently as a so-called decoupling capacitor due to the inductance of the wiring that connects the chip capacitor and the LSI, and the chip capacitor to be mounted requires a considerable area. Therefore, the presence of this chip capacitor hinders the miniaturization of the MCM.

【0009】[0009]

【発明が解決しようとする課題】MCMに使用されるデ
カップリングコンデンサとして現状ではセラミックチッ
プコンデンサが使われているが、このチップコンデンサ
とLSIを結ぶ配線の有するインダクタンスによって、
スイッチングノイズが充分には除去できず、一方、チッ
プコンデンサはLSIが搭載されていると同じ基板面上
に搭載されることから、MCMの小形化が妨げられると
云う問題がある。
At present, a ceramic chip capacitor is used as a decoupling capacitor used in MCM. However, due to the inductance of the wiring connecting this chip capacitor and LSI,
Switching noise cannot be sufficiently removed, and on the other hand, the chip capacitor is mounted on the same substrate surface as the LSI is mounted, which causes a problem that miniaturization of the MCM is hindered.

【0010】そこで、この解決法としてチップコンデン
サの搭載を無くし、その代わりに信号線路がパターン形
成してある信号層に薄膜コンデンサを形成し、この上に
層間絶縁層を介してLSIを配列すると面積をとらずに
効果的である。
Therefore, as a solution to this problem, the mounting of the chip capacitor is eliminated, and instead, a thin film capacitor is formed on the signal layer in which the signal line is patterned, and the LSI is arranged on the signal layer through an interlayer insulating layer, thus increasing the area. It is effective without taking.

【0011】さて、今まで高誘電率材料として薄膜形成
に用いられている材料としては、チタン酸ストロンチウ
ム(Sr Ti O3 ),チタン酸ストロンチウム酸バリウ
ム〔Ba (Ti1-xSr x ) O3 〕,チタン酸ジルコン酸
鉛〔Pb (Ti1-xZr x ) O 3 略称PZT〕などがあ
る。然し、Sr Ti O3 とBa (Ti1-xSr x ) O3
ついては誘電率が小さく、また、スパッタ法で成膜する
場合に成膜速度が遅いと云う問題がある。
Now, until now, a thin film has been formed as a high dielectric constant material.
The material used for strontium titanate
Mu (Sr Ti O3), Barium strontium titanate
Mu [Ba (Ti1-xSrx) O3], Zirconate titanate
Lead [Pb (Ti1-xZrx) O 3Abbreviation PZT] etc.
It However, Sr Ti O3And Ba (Ti1-xSrx) O3To
As a result, it has a low dielectric constant and is formed by sputtering.
In this case, there is a problem that the film forming speed is slow.

【0012】また、層間絶縁層上に形成される信号線路
は銅(Cu )を用いて形成されるが、この配線パターン
の形成は還元雰囲気で行われることから、蒸気圧の高い
Pbを含むPZTの使用は適当ではない。これらのこと
から、従来のコンデンサ用セラミック材料の使用は適当
ではなく、これに代わるセラミック材料を実用化するこ
とが課題である。
The signal line formed on the interlayer insulating layer is made of copper (Cu). Since the wiring pattern is formed in a reducing atmosphere, PZT containing Pb having a high vapor pressure is used. Is not suitable for use. For these reasons, the use of conventional ceramic materials for capacitors is not appropriate, and it is an issue to put into practical use ceramic materials to replace them.

【0013】[0013]

【課題を解決するための手段】上記の課題はMCM用薄
膜コンデンサの誘電体を形成する材料がチタン酸バリウ
ム(Ba Ti O3 )とジルコン酸バリウム(Ba Zr O
3 )の二元スパッタにより得られるチタン酸ジルコン酸
バリウム〔Ba (Ti1-xZr x ) O3 〕よりなり、その
際の高周波電力比が9:1〜7:3の範囲で生じた材料
を用いてMCM用薄膜コンデンサを構成することにより
解決することができる。
SUMMARY OF THE INVENTION The above problem is material barium titanate forming the dielectric thin film capacitor MCM (Ba Ti O 3) and barium zirconate (Ba Zr O
3 ) Barium zirconate titanate [Ba (Ti 1-x Zr x ) O 3 ] obtained by dual sputtering of 3 ), and the high frequency power ratio in that case is 9: 1 to 7: 3 The problem can be solved by forming a thin film capacitor for MCM using.

【0014】[0014]

【作用】MCM用薄膜コンデンサは小面積で大静電容量
を実現できることが必要であり、そのための必要条件と
して、 誘電率(ε)が大きなこと、 誘電損失(tan δ) が小さいこと、 耐熱性が優れていること、 などを挙げることができ、この観点からはBa Ti O3
のような強誘電体セラミック材料が適しており、薄膜コ
ンデンサの誘電体としても使用されている。
[Function] A thin film capacitor for MCM needs to be able to realize a large capacitance in a small area, and the necessary conditions for this are a large dielectric constant (ε), a small dielectric loss (tan δ), and heat resistance. Is excellent, and from this viewpoint, Ba Ti O 3
Ferroelectric ceramic materials such as are suitable and are also used as dielectrics for thin film capacitors.

【0015】すなわち、Ba Ti O3 焼結体をターゲッ
トとし、成分の分解を防ぐために約1パスカルの酸素
(O2 )雰囲気中でスパッタ処理を行うことによりBa
Ti O 3 薄膜を形成することができる。
That is, Ba Ti O3Target the sintered body
And about 1 Pascal oxygen to prevent decomposition of the ingredients
(O2) By performing the sputtering process in the atmosphere, Ba
Ti O 3A thin film can be formed.

【0016】然しながら、Ba Ti O3 結晶のキュリー
(Curie)点は120 ℃であり、このキュリー温度の近傍に
おいて誘電率(ε)は12000 にも達する高い値を示すも
のゝ、常温においては数100 にまで減少する性質があ
る。すなわち、Ba Ti O3 はペロブスカイト(Perovs
kite) 構造をとり、キュリー点以上では立方晶系(Cubi
c)であるが、それ以下の温度では正方晶系(Tetragonal)
となり、0 ℃付近では斜方晶系(Orthorhombic)に変わ
り、またー80℃以下では菱面体晶系(Rhombohedral)に変
わることから、結晶系の変化と共に誘電率(ε)が変化
している。
However, the Curie point of Ba 2 Ti 3 O 3 crystal is 120 ° C., and in the vicinity of this Curie temperature, the dielectric constant (ε) shows a high value as high as 12000. It has the property of decreasing to. That is, Ba Ti O 3 is a perovskite (Perovs
kite) structure, and the cubic system (Cubi
c), but at temperatures below that, tetragonal (Tetragonal)
Therefore, the dielectric constant (ε) changes with the change of the crystal system because it changes to the orthorhombic system at around 0 ° C and changes to the rhombohedral system at -80 ° C or less.

【0017】そこで、Ba Ti O3 を主体とするチップ
コンデンサにおいては、常温において大きな誘電率
(ε)を実現するために、各種元素の酸化物を添加し、
キュリー点を常温近傍に下げることが行われている。
Therefore, in a chip capacitor mainly composed of Ba 2 Ti 3 O 3 , oxides of various elements are added in order to realize a large dielectric constant (ε) at room temperature,
Curie points are being lowered to around room temperature.

【0018】すなわち、酸化チタン(Ti O2 )や炭酸
バリウム(Ba CO3 )などの原料粉末を混合する際に
各種元素の酸化物を添加し、これを混練して作った成形
体を高温で焼成することにより、キュリー点や温度係数
を移動させたセラミックスを実現している。
That is, when a raw material powder such as titanium oxide (TiO 2 ) or barium carbonate (Ba CO 3 ) is mixed, oxides of various elements are added, and the mixture is kneaded to form a compact at a high temperature. By firing, ceramics with different Curie points and temperature coefficients are realized.

【0019】これに対し、発明者等はキュリー点を下げ
る方法として、Ba Ti O3 と同様にペロブスカイト構
造をとるBa Zr O3 を同時にスパッタ(二元スパッ
タ)してBa (Ti1-xZr x ) O3 の構造をもつ薄膜を
作り、これにより常温においてBa Ti O3 よりも誘電
率(ε)の大きなコンデンサ用誘電材料を実現するもの
である。
On the other hand, as a method of lowering the Curie point, the inventors of the present invention simultaneously sputter (binary sputter) Ba Zr O 3 having a perovskite structure similar to Ba Ti O 3 to form Ba (Ti 1-x Zr). By forming a thin film having a structure of x ) O 3 and thereby realizing a dielectric material for a capacitor having a larger dielectric constant (ε) than Ba Ti O 3 at room temperature.

【0020】すなわち、ターゲットに対する電力比を変
えてスパッタを行うことにより、組成比の異なる化合物
を作ることができるが、この場合はBa (Ti1-x Zr
x )O3 ,但しxはZr の置換量で表わすことができ、
ペロブスカイト構造をとるBサイトのTi がZr に置換
されてゆき、それに従ってキュリー点が低下する。
That is, compounds having different composition ratios can be produced by performing sputtering while changing the power ratio to the target. In this case, Ba (Ti 1-x Zr
x ) O 3 , where x can be represented by the substitution amount of Zr,
Ti of B site having a perovskite structure is replaced by Zr, and the Curie point is lowered accordingly.

【0021】本発明はBa Ti O3 ターゲットとBa Z
r O3 ターゲットに対する高周波電力比を9:1〜7:
3として二元スパッタを行うことにより、常温において
BaTi O3 よりも大きな誘電率を示すセラミックスを
得るものである。
[0021] The present invention is Ba Ti O 3 target and Ba Z
r O 3 RF power ratio to the target 9: 1 to 7:
By performing a dual sputtering as No. 3 , a ceramic showing a dielectric constant larger than that of BaTiO 3 at room temperature is obtained.

【0022】なお、スパッタにより得られる誘電体薄膜
の誘電率はバルクの誘電率に比較して桁違いに小さくな
るが、この理由はスパッタを行う際に基板温度を充分高
くとることが困難であり、そのために結晶粒が小さく、
充分なドメイン構造をとることができないためである。
The dielectric constant of the dielectric thin film obtained by sputtering is orders of magnitude smaller than that of the bulk, but it is difficult to keep the substrate temperature sufficiently high during sputtering. , Therefore the crystal grains are small,
This is because a sufficient domain structure cannot be taken.

【0023】なお、X線回折の結果から二元スパッタに
より得られるBa (Ti1-x Zr x)O3 膜の優先的な
面方位は<100>であることが判った。
From the result of X-ray diffraction, it was found that the preferential plane orientation of the Ba (Ti 1-x Zr x ) O 3 film obtained by binary sputtering was <100>.

【0024】[0024]

【実施例】シリコン(Si )基板上に熱酸化法によりS
i O2 膜を500nm の厚さに形成し、この上に白金(Pt
)膜を100nm の厚さに形成して下側の電極とした。
[Example] S on a silicon (Si) substrate by a thermal oxidation method
An iO 2 film is formed to a thickness of 500 nm, and platinum (Pt
) A film was formed to a thickness of 100 nm to serve as the lower electrode.

【0025】次に、Ba Ti O3 の焼結体とBa Zr O
3 の焼結体をターゲットとして上記基板と共に高周波マ
グネトロンスパッタ装置に装着し、次の条件で二元スパ
ッタを行った。
Next, the sintered body of Ba Ti O 3 and Ba Zr O
The sintered body of 3 was used as a target together with the above substrate in a high frequency magnetron sputtering apparatus, and binary sputtering was performed under the following conditions.

【0026】 成膜温度・・・・・・・・・・・・・・・・・・500 ℃ ガス圧 ・・・・・・・・・・・・・・・・・・1Pa ガスの組成(Ar :O2)・・・・・・・・・・・9:1 Ba Ti O3 への高周波電力・・・・・・・・・1.6 〜3.2 W/cm2 Ba Zr O3 への高周波電力・・・・・・・・・0 〜1.6 W/cm2 スパッタ時間 ・・・・・・・・・・・・・・・5時間 そして、両者の電力比を10:0より5:5の範囲に変え
てスパッタを行い、薄膜の結晶方位はX線回折法(XR
D)で、化学組成は誘導結合プラズマ発光分光分析法
(Inductively Coupled Plasma Method 略称ICP)で
測定し、また、この上にスパッタ法によりPt 膜を100n
m の厚さに形成してコンデンサを作り、静電容量をイン
ピーダンス・アナライザ(Impedance/Gain Phase Analy
zer)を用いて測定した。
Film forming temperature: 500 ° C. Gas pressure: 1 Pa gas composition (Ar: O 2 ) ・ ・ ・ ・ ・ ・ 9: 1 High frequency power to Ba Ti O 3・ ・ ・ ・ ・ ・ 1.6 to 3.2 W / cm 2 Ba to Zr O 3 High-frequency power ・ ・ ・ ・ ・ ・ 0 to 1.6 W / cm 2 Sputtering time ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ 5 hours And the power ratio of both is 10: 0 to 5: Sputtering was performed in the range of 5, and the crystal orientation of the thin film was determined by X-ray diffraction (XR
In D), the chemical composition was measured by an inductively coupled plasma emission spectroscopy (ICP), and a Pt film of 100 n was formed on this by a sputtering method.
The capacitor is made by forming it to a thickness of m, and the capacitance is measured by an impedance analyzer (Impedance / Gain Phase Analytical
zer).

【0027】その結果、Ba (Ti1-x Zr x )O3
の形成に当たってBa Ti O3 ターゲットとBa Zr O
3 ターゲットに対する高周波電力比とBa (Ti1-x
r x)O3 膜のxの値との関係は次のようになった。
As a result, when the Ba (Ti 1-x Zr x ) O 3 film is formed, the Ba 2 Ti 3 O 3 target and the Ba 2 Zr 2 O 3 target are formed.
High frequency power ratio to 3 targets and Ba (Ti 1-x Z
The relation between the r x ) O 3 film and the value of x is as follows.

【0028】 高周波電力比が10:0の場合 ・・・・・・・・・0 高周波電力比が9:1の場合 ・・・・・・・・・0.015 高周波電力比が8:2の場合 ・・・・・・・・・0.082 高周波電力比が7:3の場合 ・・・・・・・・・0.209 次に、図1はターゲットへの電力供給比を変えてスパッ
タした場合の誘電率に及ぼす影響を示すもので、高周波
電力比が9:1の場合、すなわち、Ba (Ti 0.985 Zr
0.015)O3 の場合に約150 の誘電率を示し、この値は
Ba Ti O3 の示す約105 より優っている。
When the high frequency power ratio is 10: 0 ... 0 When the high frequency power ratio is 9: 1 .... 0.015 When the high frequency power ratio is 8: 2・ ・ ・ ・ ・ ・ 0.082 When the high frequency power ratio is 7: 3 ・ ・ ・ ・ ・ ・ 0.209 Next, Fig. 1 shows the power supply ratio to the target.
It shows the effect on the dielectric constant when
When the power ratio is 9: 1, that is, Ba (Ti 0.985Zr
0.015) O3Shows a dielectric constant of about 150, which is
Ba Ti O3Is superior to about 105 shown by.

【0029】[0029]

【発明の効果】本発明はデカップリングコンデンサを最
上層の下の信号層に形成し、この信号層の上に絶縁層を
形成し、この上に多数のLSIを搭載すると共に、この
絶縁層に設けたビアによりLSIと回路接続する構成を
とるMCMにおいて、デカップリングコンデンサの誘電
体としてBa Ti O3 とBa Zr O3 とを二元スパッタ
したBa (Ti1-x Zr x )O3 膜が優れていることを
示すもので、この材料の使用により、MCMの小型化が
可能となる。
According to the present invention, the decoupling capacitor is formed on the signal layer below the uppermost layer, the insulating layer is formed on the signal layer, and a large number of LSIs are mounted on the insulating layer. In the MCM which is configured to be circuit-connected to the LSI by the provided via, a Ba (Ti 1-x Zr x ) O 3 film obtained by binary sputtering of Ba Ti O 3 and Ba Zr O 3 is used as a dielectric of the decoupling capacitor. It shows that it is excellent, and the use of this material enables downsizing of the MCM.

【図面の簡単な説明】[Brief description of drawings]

【図1】 スパッタ比の誘電率に及ぼす影響を示す図で
ある。
FIG. 1 is a diagram showing an influence of a sputtering ratio on a dielectric constant.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 チタン酸バリウムとジルコン酸バリウム
の二元スパッタにより得られるチタン酸ジルコン酸バリ
ウムよりなることを特徴とするマルチチップモジュール
用薄膜コンデンサの誘電材料。
1. A dielectric material for a thin film capacitor for a multi-chip module, comprising barium zirconate titanate obtained by binary sputtering of barium titanate and barium zirconate.
【請求項2】 前記チタン酸バリウムとジルコン酸バリ
ウムのスパッタにおける高周波電力比が9:1〜7:3
の範囲で形成されたものであることを特徴とする請求項
1記載のマルチチップモジュール用薄膜コンデンサの誘
電材料。
2. The high frequency power ratio in sputtering of barium titanate and barium zirconate is 9: 1 to 7: 3.
The dielectric material of the thin film capacitor for a multi-chip module according to claim 1, wherein the dielectric material is formed in the range.
JP4162995A 1995-03-01 1995-03-01 Dielectric materil of thin film capacitor for multichip module Withdrawn JPH08236705A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4162995A JPH08236705A (en) 1995-03-01 1995-03-01 Dielectric materil of thin film capacitor for multichip module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4162995A JPH08236705A (en) 1995-03-01 1995-03-01 Dielectric materil of thin film capacitor for multichip module

Publications (1)

Publication Number Publication Date
JPH08236705A true JPH08236705A (en) 1996-09-13

Family

ID=12613629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4162995A Withdrawn JPH08236705A (en) 1995-03-01 1995-03-01 Dielectric materil of thin film capacitor for multichip module

Country Status (1)

Country Link
JP (1) JPH08236705A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1054166C (en) * 1997-11-14 2000-07-05 中国科学院固体物理研究所 Preparing method for inlaid dimension controllable nanometre grade silver particle on barium titanate film
KR100451569B1 (en) * 2002-05-18 2004-10-08 주식회사 하이닉스반도체 Method for fabricating semiconductor device having Hydrogen barrier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1054166C (en) * 1997-11-14 2000-07-05 中国科学院固体物理研究所 Preparing method for inlaid dimension controllable nanometre grade silver particle on barium titanate film
KR100451569B1 (en) * 2002-05-18 2004-10-08 주식회사 하이닉스반도체 Method for fabricating semiconductor device having Hydrogen barrier

Similar Documents

Publication Publication Date Title
US5459635A (en) Laminated thin film capacitor and method for producing the same
CN101233590B (en) Process for producing thin-film capacitor
US20070279838A1 (en) Composition for Thin Film Capacitive Device, Insulating Film With High Delectric Constant, Thin Film Capacitive Device, Thin-Film Laminated Capacitor and Process for Producing Thin Film Capacitive Device
KR20040036744A (en) Composition for thin-film capacitive device, high-dielectric constant insulating film, thin-film capacitive device, and thin-film multilayer ceramic capacitor
JPH10312977A (en) Method for vapor-depositing platinum film with oxidation inhibiting operation onto substrate and device manufactured by the method
CN1790569B (en) Dielectric thin film, dielectric thin film device, and method of production thereof
JP2021138589A (en) Dielectric composition, dielectric thin film, dielectric element, and electronic circuit board
CN1755848A (en) Dielectric thin film, thin film capacitor element, and method for manufacturing thin film capacitor element
JPH08236705A (en) Dielectric materil of thin film capacitor for multichip module
JP2007179794A (en) Thin-film dielectric and thin-film capacitor element
JPWO2005075377A1 (en) Dielectric porcelain composition and electronic component using the same
JP2634133B2 (en) Aluminum nitride multilayer wiring board having high dielectric layer and method of manufacturing the same
JPH0897360A (en) Thin film capacitor for multichip module
JPH10189390A (en) Lamination-type thin-film capacitor
JP2006140136A (en) Dielectric thin film, thin-film dielectric device, and its manufacturing method
JP2022111642A (en) Dielectric composition and electronic component
TWI672283B (en) NOx film and capacitor
JP2009280416A (en) Method for manufacturing dielectric thin film and thin film electronic component
JPH07106198A (en) Manufacture of laminated thin-film capacitor
JPH07169648A (en) Multilayer thin-film capacitor and manufacture thereof
JP7310550B2 (en) Dielectric films, dielectric elements and electronic circuit boards
JP4493235B2 (en) Thin film element
JPH0644601B2 (en) Thin film capacitor and manufacturing method thereof
WO2004077461A1 (en) Multilayer unit containing electrode layer and dielectric layer
JP7342752B2 (en) Dielectric thin films, dielectric elements and electronic circuit boards

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020507