JPH0823632B2 - Display device manufacturing method - Google Patents

Display device manufacturing method

Info

Publication number
JPH0823632B2
JPH0823632B2 JP1280689A JP1280689A JPH0823632B2 JP H0823632 B2 JPH0823632 B2 JP H0823632B2 JP 1280689 A JP1280689 A JP 1280689A JP 1280689 A JP1280689 A JP 1280689A JP H0823632 B2 JPH0823632 B2 JP H0823632B2
Authority
JP
Japan
Prior art keywords
short ring
substrate
liquid crystal
display device
electrode wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1280689A
Other languages
Japanese (ja)
Other versions
JPH02190820A (en
Inventor
憲一 仁木
滋 谷内
勝彦 樽井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1280689A priority Critical patent/JPH0823632B2/en
Publication of JPH02190820A publication Critical patent/JPH02190820A/en
Publication of JPH0823632B2 publication Critical patent/JPH0823632B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は液晶ディスプレイなどの表示装置の製造方
法に関するものである。
The present invention relates to a method for manufacturing a display device such as a liquid crystal display.

〔従来の技術〕[Conventional technology]

第5図および第6図は例えば特開昭61-59475号公報、
特開昭63-81975号公報に示された従来の表示装置の製造
方法を示す正面図であり、図において(11)はガラス基
板上に表示用電極や薄膜トランジスタ(以下単にTFTと
称す)が形成されているTFTアレイ基板である。(12)
は対向電極基板である。TFTアレイ基板(11)と対向電
極基板(12)との間に液晶が充填される。(13a)はゲ
ート電極配線端子、(13b)はソース電極配線端子であ
る。これら配線端子(13a),(13b)は表示領域のTFT
の各々ゲート電極、ソース電極につながっている。(1
4)はすべてのゲート電極配線端子(13a)およびソース
電極配線端子(13b)を短絡・接続しているショートリ
ングである。
5 and 6 are shown, for example, in JP-A-61-59475.
FIG. 11 is a front view showing a method of manufacturing a conventional display device disclosed in Japanese Patent Laid-Open No. 63-81975, in which (11) is a display electrode and a thin film transistor (hereinafter simply referred to as TFT) formed on a glass substrate. It is a TFT array substrate. (12)
Is a counter electrode substrate. Liquid crystal is filled between the TFT array substrate (11) and the counter electrode substrate (12). (13a) is a gate electrode wiring terminal, and (13b) is a source electrode wiring terminal. These wiring terminals (13a) and (13b) are the TFTs in the display area.
Are connected to the gate electrode and the source electrode, respectively. (1
4) is a short ring that short-circuits and connects all the gate electrode wiring terminals (13a) and the source electrode wiring terminals (13b).

次に、製造プロセスについて説明する。TFTアレイ基
板(11)および対向電極基板(12)はラビング等によっ
て配向処理される。セル組み立てによって第5図または
第6図に示す形状に組み立てた後、液晶を注入する。こ
れらのプロセス中において、ショートリング(14)によ
ってすべてのTFTのゲート電極、ソース電極の電位が同
電位に保たれ、静電気等によるTFTの特性劣化・破壊が
回避される。次いで、第5図や第6図に示す如く、A1-A
2,B1-B2,C1-C2,D1-D2線に沿ってTFTアレイ基板(11)を
切断することによって、ショートリング(14)はゲート
電極配線端子(13a)およびソース電極配線端子(13b)
から切り離され、次いで、駆動用ICが実装される。
Next, the manufacturing process will be described. The TFT array substrate (11) and the counter electrode substrate (12) are oriented by rubbing or the like. After the cell is assembled into the shape shown in FIG. 5 or 6, the liquid crystal is injected. During these processes, the short ring (14) keeps the potentials of all the gate electrodes and source electrodes of the TFTs at the same potential, and avoids deterioration or destruction of the TFT characteristics due to static electricity or the like. Then, as shown in FIGS. 5 and 6, A1-A
By cutting the TFT array substrate (11) along the 2, B1-B2, C1-C2, D1-D2 lines, the short ring (14) becomes a gate electrode wiring terminal (13a) and a source electrode wiring terminal (13b).
, And then the driving IC is mounted.

[発明が解決しようとする課題] 従来の表示装置の製造方法では、以上のように、一重
のショートリング(14)を基板切断によって切り離し除
去しているので、基板切断の際、10mm程度以上の広い切
断幅(E)が必要であり、このためTFTアレイ基板(1
1)の利用効率が悪いばかりでなく、液晶注入時の基板
端部の幅が大きくなり、注入歩留りが悪くなるほか、注
入に使用する液晶槽の深さが深くなり、基板端部に付着
する液晶が多くなるため液晶の利用効率が悪いなどの問
題点があった。
[Problems to be Solved by the Invention] In the conventional method for manufacturing a display device, as described above, the single short ring (14) is cut off and removed by cutting the substrate. A wide cutting width (E) is required, which is why the TFT array substrate (1
Not only the utilization efficiency of 1) is poor, but the width of the edge of the substrate at the time of liquid crystal injection becomes large, the injection yield deteriorates, and the depth of the liquid crystal tank used for injection deepens and adheres to the edge of the substrate. However, there is a problem in that the liquid crystal is used in large amounts and the liquid crystal utilization efficiency is low.

この発明は上記の様な問題点を解消するためになされ
たもので、ショートリングを採用し、なおかつ、液晶注
入時の基板端部幅の狭い表示装置の製造方法を提供する
ことを目的とする。
The present invention has been made to solve the above problems, and an object of the present invention is to provide a method of manufacturing a display device that employs a short ring and has a narrow substrate end width during liquid crystal injection. .

[課題を解決するための手段] この発明に係る表示装置の製造方法は、ショートリン
グを2重にするとともに、外側の太いショートリングは
ラビング後かつ液晶注入前に基板切断によって除去し、
内側の細いショートリングは液晶注入後に基板の端面角
部(エッジ)の研磨によって除去するようにしたもので
ある。
[Means for Solving the Problems] In the method for manufacturing a display device according to the present invention, the short ring is doubled, and the outer thick short ring is removed by cutting the substrate after rubbing and before liquid crystal injection,
The thin inner short ring is designed to be removed by polishing the edge portion of the substrate after the liquid crystal is injected.

〔作用〕[Action]

この発明における外側の太い(低抵抗の)ショートリ
ングは、ラビング時に発生する高電圧の静電気によって
TFT特性が劣化することを防止し、内側の細い(比較的
抵抗の高い)ショートリングは液晶注入等の液晶セルの
ハンドリングによって発生する低電圧の静電気によって
TFT特性が劣化することを防止する。
The outer thick (low-resistance) short ring in this invention is caused by high-voltage static electricity generated during rubbing.
Prevents TFT characteristics from deteriorating, and the thin (relatively high resistance) short ring inside is caused by low voltage static electricity generated by liquid crystal cell handling such as liquid crystal injection.
Prevents deterioration of TFT characteristics.

〔実施例〕〔Example〕

以下、この発明の一実施例を第1図乃至第4図につい
て説明する。第1図において、(11)はTFTアレイ基
板、(12)は対向電極基板、(13a)はゲート電極配線
端子、(13b)はソース電極配線端子であり、これらの
構成・機能は従来例のものと同じである。(4)は内側
のショートリング、(5)は外側のショートリングであ
り、ともに、導体配線材料で形成され、すべてのゲート
電極配線端子(13a)、ソース電極配線端子(13b)を接
続・短絡している。内側のショートリング(4)は100
μm程度の細いパターン幅で形成され、外側のショート
リング(5)は0.5mm〜3mm程度の太いパターン幅で形成
されている。
An embodiment of the present invention will be described below with reference to FIGS. In FIG. 1, (11) is a TFT array substrate, (12) is a counter electrode substrate, (13a) is a gate electrode wiring terminal, and (13b) is a source electrode wiring terminal. It is the same as the one. (4) is an inner short ring, and (5) is an outer short ring, both of which are made of a conductor wiring material and connect / short-circuit all gate electrode wiring terminals (13a) and source electrode wiring terminals (13b). are doing. Inner short ring (4) is 100
It is formed with a thin pattern width of about μm, and the outer short ring (5) is formed with a thick pattern width of about 0.5 mm to 3 mm.

次に製造プロセスについて説明する。成膜・パターニ
ングされたTFTアレイ基板(11)は配向膜塗布後、ラビ
ングによって配向処理される。ラビング工程では500V〜
2KV程度の高電圧の静電気が発生するが、外側のショー
トリング(5)は太いパターンで形成されているため抵
抗が低く、帯電電荷量の多い上記高電圧の静電気も、遅
延時間なく容易に導通させるため、すべてのゲート電
極、ソース電極の電位は同電位に保たれ、静電気による
TFTの特性劣化・破壊が回避される。
Next, the manufacturing process will be described. The formed and patterned TFT array substrate (11) is subjected to alignment treatment by rubbing after applying an alignment film. 500V ~ in the rubbing process
High-voltage static electricity of about 2KV is generated, but since the outer short ring (5) is formed with a thick pattern, it has low resistance, and the high-voltage static electricity with a large amount of charge can be easily conducted without delay time. Therefore, the potentials of all gate electrodes and source electrodes are kept at the same potential, and
TFT characteristic deterioration / destruction is avoided.

続いて、同様にラビングされた対向電極基板(12)と
組み合わせてセル組み立てをするが、この工程で発生す
る静電気も主として低抵抗の外側のショートリング
(5)を介して導通される。
Subsequently, the cell is assembled by combining with the counter electrode substrate (12) similarly rubbed, and the static electricity generated in this step is also conducted mainly through the outer short ring (5) having a low resistance.

次に、セル組み立てされた液晶パネル(空セル)は、
第1図のA1-A2,B1-B2線に沿ってTFTアレイ基板(11)を
切断し、外側のショートリング(5)を切り離し除去
し、第2図に示す形状に加工する。第3図は第2図のII
I-III線に沿った部分の拡大断面図である。図におい
て、(6)はシール剤、(7)は後程注入される液晶で
ある。第2図および第3図に示す様に、上記基板の切断
(A1-A2,B1-B2)は、内側のショートリング(4)のす
ぐ近傍を切断する。
Next, the assembled liquid crystal panel (empty cell) is
The TFT array substrate (11) is cut along the lines A1-A2 and B1-B2 in FIG. 1, the outer short ring (5) is cut off and removed, and processed into the shape shown in FIG. Figure 3 is II of Figure 2.
It is an expanded sectional view of a portion along the line I-III. In the figure, (6) is a sealant, and (7) is a liquid crystal injected later. As shown in FIGS. 2 and 3, the cutting (A1-A2, B1-B2) of the substrate is performed in the immediate vicinity of the inner short ring (4).

続いて、液晶(7)が注入される。液晶注入工程で
は。50V〜200V程度の比較的弱い静電気が発生するにと
どまり、パターン幅の狭い高抵抗の内側のショートリン
グ(4)のみでも上記静電気は容易に導通され、すべて
のゲート電極、ソース電極は同電位に保たれる。また、
液晶注入時の基板端部幅(F)はゲート・ソース電極配
線端子(13a),(13b)の長さのみの約2mm〜3mmであ
り、従来に比べて非常に短いため、注入歩留りが高くな
るほか、注入に使用する液晶槽は、深さが浅いもので良
く、同時に、基板端部に付着する液晶の量が少なくな
り、液晶の利用効率は向上する。
Then, the liquid crystal (7) is injected. In the liquid crystal injection process. Only a relatively weak static electricity of about 50V to 200V is generated, and the static electricity is easily conducted even by the short ring (4) with a narrow pattern and high resistance, and all the gate and source electrodes are at the same potential. To be kept. Also,
The width (F) of the substrate edge at the time of liquid crystal injection is about 2 mm to 3 mm, which is only the length of the gate / source electrode wiring terminals (13a) and (13b), which is much shorter than the conventional one, so the injection yield is high. In addition, the liquid crystal tank used for injection may have a shallow depth, and at the same time, the amount of liquid crystal attached to the edge of the substrate is reduced, and the liquid crystal utilization efficiency is improved.

最後に内側のショートリング(4)は、第4図の面取
り部(1b)に示す如く、基板端面角部(1a)を研磨によ
って落す(面取りする)ことによって除去される(第4
図)。かかる研摩によるショートリング除去方法におい
ては、従来の基板切断方法の様な広い切断幅は必要な
く、従って、この端面角部研摩によるショートリング除
去方法を用いて始めて、前記のように注入時の基板端部
幅(F)を短くすることができる。
Finally, the inner short ring (4) is removed by removing (chamfering) the edge portion (1a) of the substrate edge by polishing, as shown in the chamfered portion (1b) of FIG. 4 (fourth).
Figure). Such a short ring removing method by polishing does not require a wide cutting width as in the conventional substrate cutting method, and therefore, the short ring removing method by polishing the end face corner portion is used, and the substrate during the injection as described above is used. The end width (F) can be shortened.

〔発明の効果〕〔The invention's effect〕

以上の様に、この発明によれば、ショートリングを細
い内側のショートリングと太い外側のショートリングの
2重構造とすると共に、ラビング後に基板切断によって
外側のショートリングを除去し、液晶注入後に基板端面
角部を研摩することによって内側のショートリングを除
去する様にしたので、外側のショートリングによって、
ラビング時に発生する高電圧に静電気からTFTを保護
し、液晶注入時には内側のショートリングによって静電
気対策を講じながらも、基板端部幅を狭くすることが可
能となり、液晶注入歩留りや液晶利用効率を向上させ、
ひいては、液晶ディスプレイ全体の歩留りや品質を向上
させることができる効果がある。
As described above, according to the present invention, the short ring has a double structure of a thin inner short ring and a thick outer short ring, and the outer short ring is removed by cutting the substrate after rubbing, and the substrate is injected after liquid crystal injection. Since the inner short ring was removed by polishing the end face corners, the outer short ring
The TFT is protected from static electricity against the high voltage generated during rubbing, and the inner short ring can be used to prevent static electricity when injecting liquid crystal, but the board edge width can be reduced, improving the liquid crystal injection yield and liquid crystal utilization efficiency. Let
As a result, the yield and quality of the entire liquid crystal display can be improved.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の方法に基づきショートリングが二重に
形成されていることを示す図、第2図は本発明の方法に
基づき外側のショートリングが切断・除去された状態を
示す図、第3図は第2図の断面線III-IIIに沿った拡大
図、第4図は本発明の方法に基づき内側のショートリン
グが面取り操作により除去された状態を示す図、第5図
は従来の製造方法による表示装置を示す図、第6図は第
5図の部分拡大図である。 図において(11)はTFTアレイ基板、(12)は対向電極
基板、(13a)はゲート電極配線端子、(13b)はソース
電極配線端子、(4)は内側のショートリング、(5)
は外側のショートリングである。 なお図中、同一符号は同一、又は相当部分を示す。
FIG. 1 is a view showing that a short ring is formed in a double manner according to the method of the present invention, and FIG. 2 is a view showing a state in which an outer short ring is cut and removed according to the method of the present invention, FIG. 3 is an enlarged view taken along section line III-III in FIG. 2, FIG. 4 is a view showing a state in which the inner short ring is removed by chamfering operation according to the method of the present invention, and FIG. FIG. 6 is a view showing a display device according to the manufacturing method of FIG. 6, and FIG. 6 is a partially enlarged view of FIG. In the figure, (11) is a TFT array substrate, (12) is a counter electrode substrate, (13a) is a gate electrode wiring terminal, (13b) is a source electrode wiring terminal, (4) is an inner short ring, and (5).
Is the outer short ring. In the drawings, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】薄膜トランジスタが各画素ごとに設けられ
たアクティブマトリックス型表示装置において、各薄膜
トランジスタのゲート電極配線、ソース電極配線のすべ
てと接続されるショートリングを表示装置基板の周辺に
2重に設ける工程と、基板切断によって外側のショート
リングを切り離し除去する工程と、基板端面角部の研磨
によって内側のショートリングを除去する工程とを含む
表示装置の製造方法。
1. In an active matrix type display device in which a thin film transistor is provided for each pixel, a short ring connected to all of the gate electrode wiring and the source electrode wiring of each thin film transistor is doubly provided around the display device substrate. 1. A method of manufacturing a display device, which comprises: a step of cutting and removing an outer short ring by cutting a substrate; and a step of removing an inner short ring by polishing a corner portion of a substrate end face.
JP1280689A 1989-01-19 1989-01-19 Display device manufacturing method Expired - Lifetime JPH0823632B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1280689A JPH0823632B2 (en) 1989-01-19 1989-01-19 Display device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1280689A JPH0823632B2 (en) 1989-01-19 1989-01-19 Display device manufacturing method

Publications (2)

Publication Number Publication Date
JPH02190820A JPH02190820A (en) 1990-07-26
JPH0823632B2 true JPH0823632B2 (en) 1996-03-06

Family

ID=11815634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1280689A Expired - Lifetime JPH0823632B2 (en) 1989-01-19 1989-01-19 Display device manufacturing method

Country Status (1)

Country Link
JP (1) JPH0823632B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3089448B2 (en) * 1993-11-17 2000-09-18 松下電器産業株式会社 Manufacturing method of liquid crystal display panel
US5668032A (en) * 1995-07-31 1997-09-16 Holmberg; Scott H. Active matrix ESD protection and testing scheme
JP3276545B2 (en) * 1995-10-03 2002-04-22 シャープ株式会社 Active matrix type liquid crystal display panel and active matrix type liquid crystal display device
KR100495799B1 (en) * 1997-08-25 2005-09-20 삼성전자주식회사 Method for removing shorting bar of thin film transistor liquid crystal display
KR100497962B1 (en) * 1998-02-23 2005-09-14 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Manufacturing Method
KR100580389B1 (en) * 1998-09-24 2006-08-11 삼성전자주식회사 LCD panel manufacturing method
KR20020070595A (en) * 2001-03-02 2002-09-10 주식회사 현대 디스플레이 테크놀로지 Method for protecting electro static discharge by using non-contact
KR100635061B1 (en) 2004-03-09 2006-10-17 삼성에스디아이 주식회사 Flat Panel Display and method of fabricating the same

Also Published As

Publication number Publication date
JPH02190820A (en) 1990-07-26

Similar Documents

Publication Publication Date Title
US6577367B2 (en) Array substrate for a liquid crystal display device and method for fabricating the same
US7701522B2 (en) Active matrix liquid crystal display device
US7483110B2 (en) Liquid crystal display device
US5327267A (en) Dielectric display device having electrodes protected by a static conductor
JPH09258266A (en) Liquid crystal display device
EP0412831B1 (en) An active matrix board
JPS62251723A (en) Liquid crystal panel incorporating driver
JPH0823632B2 (en) Display device manufacturing method
US7009676B1 (en) Structure of a pad in a liquid crystal display device and a method for manufacturing thereof
JP3200753B2 (en) Thin film transistor panel
JPS63208023A (en) Production of liquid crystal display element
JP2000098425A (en) Active matrix substrate and liquid crystal display device using this substrate
US6496234B1 (en) Liquid crystal panel having etched test electrodes
JP3208997B2 (en) Display device
JPH09318958A (en) Liquid crystal display device and its manufacture
JP2687967B2 (en) Liquid crystal display
JP2006276372A (en) Liquid crystal display panel and its manufacturing method
JPH08179367A (en) Active matrix liquid crystal panel
JP2924402B2 (en) Thin film transistor array, method for manufacturing the same, and method for manufacturing liquid crystal display device
JP2566130B2 (en) Method for manufacturing substrate for active matrix display device
JPH07191349A (en) Thin film transistor panel
KR100482463B1 (en) LCD improved aperture ratio
JP2788444B2 (en) Active matrix display device
JPS6348527A (en) Liquid crystal display device
JP2909280B2 (en) Liquid crystal display device