JPH08228182A - Tdma wave output circuit and tdma communication equipment using same - Google Patents

Tdma wave output circuit and tdma communication equipment using same

Info

Publication number
JPH08228182A
JPH08228182A JP3354695A JP3354695A JPH08228182A JP H08228182 A JPH08228182 A JP H08228182A JP 3354695 A JP3354695 A JP 3354695A JP 3354695 A JP3354695 A JP 3354695A JP H08228182 A JPH08228182 A JP H08228182A
Authority
JP
Japan
Prior art keywords
bias current
tdma
circuit
transformer
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3354695A
Other languages
Japanese (ja)
Inventor
Takashi Ando
崇 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP3354695A priority Critical patent/JPH08228182A/en
Publication of JPH08228182A publication Critical patent/JPH08228182A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

PURPOSE: To suppress modulation output signals without using a PIN switch by interrupting the bias current of the final output stage of the modulation output signals. CONSTITUTION: The final output stage of the modulation output signals is a differential circuit constituted of transistors Q1 and Q2 and the primary winding of a transformer T is connected between the collector terminals in the two transistors Q1 and Q2. A power source is connected to the middle point tap of the primary winding of the transformer T and time bias current is supplied through the middle point tap and the primary winding to the respective transistors Q1 and Q2. Thus, magnetic fluxes by the bias current are cancelled inside the transistor T and the magnetic fluxes are not generated. Thus, even when bias power is rapidly turned to 0, a spike voltage is not generated and unrequired radio waves are prevented from being outputted.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、TDMA波出力回路に
関する。特にPINスイッチを用いずに、サイドバンド
への漏れ信号が少ないTDMA波を出力するTDMA波
出力回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a TDMA wave output circuit. In particular, the present invention relates to a TDMA wave output circuit that outputs a TDMA wave with a small leak signal to the side band without using a PIN switch.

【0002】[0002]

【従来の技術】TDMA(Time Domain M
ultiple Access)通信方式は移動体通信
・衛星通信はもとより、CATVの分野にも幅広く用い
られている。TDMA通信方式は、高速のバーストに圧
縮した信号を時間的に重複しないように各局が出力する
ものであり、一つの帯域を複数の局が共有して用いる通
信方式である。一つのバースト波が出力する時間をタイ
ムスロットと呼び、各局は自局に割り当てられたタイム
スロットにおいてバースト波を出力する。
2. Description of the Related Art TDMA (Time Domain M)
The multiple access communication system is widely used in the field of CATV as well as mobile communication and satellite communication. The TDMA communication system is a communication system in which each station outputs a signal compressed into a high-speed burst so as not to overlap in time, and a plurality of stations share one band. The time when one burst wave is output is called a time slot, and each station outputs a burst wave in the time slot assigned to itself.

【0003】図5には、このようなTDMA通信方式に
おける一つのタイムスロットにおけるバースト波の様子
を表す説明図が示されている。図5に示されているよう
に、このバースト波は正弦波状のエンベロープをなして
いる。これは、サイドバンドへの不要輻射を減少させる
ためである。例えば、CATV等においては、通信のチ
ャネルの帯域幅は中心周波数±3Mhzである。そのた
め、図5に示されている一個のタイムスロットにおける
バースト波の包絡線(エンベロープ)の最高周波数は3
Mhz以下でなければならない。
FIG. 5 is an explanatory diagram showing the state of burst waves in one time slot in such a TDMA communication system. As shown in FIG. 5, this burst wave has a sinusoidal envelope. This is to reduce unnecessary radiation to the sideband. For example, in CATV or the like, the bandwidth of the communication channel is the center frequency ± 3 Mhz. Therefore, the maximum frequency of the burst wave envelope in one time slot shown in FIG.
Must be less than or equal to Mhz.

【0004】次に、このようなTDMA通信方式に用い
られる通信装置の出力段の構成について説明する。図6
には、このような通信装置の出力段の構成ブロック図が
示されている。図6に示されているように、最終的な変
調信号はPINスイッチ10を介してバンドパスフィル
タ12に供給されている。そして、このバンドパスフィ
ルタは、上述した帯域幅に合わせて、通過帯域幅が設定
されている。
Next, the structure of the output stage of the communication device used in such a TDMA communication system will be described. Figure 6
Shows a block diagram of the configuration of the output stage of such a communication device. As shown in FIG. 6, the final modulated signal is supplied to the bandpass filter 12 via the PIN switch 10. The bandpass filter has a passband width set in accordance with the above-described bandwidth.

【0005】PINスイッチ10を用いる理由は、自局
に割り当てられているタイムスロット以外のタイムスロ
ットにおいて、出力信号をゼロにするためである。すな
わち、自局に割り当てられているタイムスロット以外の
時間においては、通常は変調信号をゼロにすることによ
って、信号出力をゼロにするのであるが、各部品のばら
つきなどにより、完全にゼロとするのは困難である。そ
こで、PINスイッチ10を用いて、変調信号がバンド
パスフィルタ12に送出されないようにしているのであ
る。
The reason why the PIN switch 10 is used is to set the output signal to zero in a time slot other than the time slot assigned to the own station. That is, at times other than the time slot assigned to the own station, the signal output is normally set to zero by setting the modulation signal to zero, but it is set to zero completely due to variations in each component. Is difficult. Therefore, the PIN switch 10 is used to prevent the modulated signal from being sent to the bandpass filter 12.

【0006】その結果、一個のバースト波の波形は、実
際には上記図5に示されているようにはならず、図7に
示されているような形状となる。図7に示されているよ
うに、タイムスロットの期間外においては、強制的にバ
ースト波の振幅がゼロにされている。
As a result, the waveform of one burst wave does not actually have the shape shown in FIG. 5 but has the shape shown in FIG. As shown in FIG. 7, the amplitude of the burst wave is forced to zero outside the time slot.

【0007】[0007]

【発明が解決しようとする課題】ところが、PINスイ
ッチ10は、その構造上ICの中に組み込むことはでき
ない。そのため、変調信号はIC内部の平衡変調回路に
よって作成された後、外部のPINスイッチ10に供給
されなければならなかった。
However, the PIN switch 10 cannot be incorporated in an IC because of its structure. Therefore, the modulation signal must be supplied to the external PIN switch 10 after being generated by the balanced modulation circuit inside the IC.

【0008】そこで、このPINスイッチ10のような
スイッチ手段と同等の手段をIC内部に取り込んでしま
うため、図8に示されているような構成も考えられる。
図8は、出力トランジスタのコレクタ側にインダクタン
スを設けた例であり、出力トランジスタのバイアス電流
を0にすることにより、強制的に出力をゼロにするもの
である。しかし、通常出力時は図8に示されているトラ
ンジスタにはバイアス電流が流れており、このバイアス
電流を急激に遮断することは図8に示されているインダ
クタンスに大きなスパイク電圧を生じせしめ、自局に割
り当てられた周波数帯域以外の周波数成分の信号が外部
に漏れてしまうことになる。
Therefore, since a means equivalent to the switch means such as the PIN switch 10 is incorporated in the IC, a configuration as shown in FIG. 8 is also conceivable.
FIG. 8 shows an example in which an inductance is provided on the collector side of the output transistor, and the output is forcibly set to zero by setting the bias current of the output transistor to zero. However, at the time of normal output, a bias current is flowing in the transistor shown in FIG. 8, and abruptly cutting off this bias current causes a large spike voltage in the inductance shown in FIG. Signals of frequency components other than the frequency band assigned to the station will leak to the outside.

【0009】従って、一般には上述したように、IC内
部の(図8に示されている)トランジスタのバイアス電
流は変えずに、外部のPINスイッチ10によって出力
信号の遮断を行っている。
Therefore, generally, as described above, the output signal is cut off by the external PIN switch 10 without changing the bias current of the transistor inside the IC (shown in FIG. 8).

【0010】その結果、出力段のトランジスタのバイア
ス電流は自局に割り当てられているタイムスロット以外
の期間においても流れ続けている。これは、ポータブル
の通信機器、例えばページャーや、移動電話あるいはC
ATVの空チャンネルを使用する電話などの電池で駆動
あるいはバックアップされる通信機器においては消費電
力の増大を意味する。その結果、ポータブルの通信機器
等の稼働時間の減少を招き、通信機器の活用に支障があ
った。
As a result, the bias current of the transistor in the output stage continues to flow in the period other than the time slot assigned to the local station. This is a portable communication device such as a pager, mobile phone or C
In a communication device driven or backed up by a battery such as a telephone using an empty channel of ATV, it means an increase in power consumption. As a result, the operating time of portable communication devices and the like is reduced, which hinders the utilization of communication devices.

【0011】本発明は、上記課題に鑑みなされたもので
あり、その目的は、以下の要件を満足する通信機器を提
供することである。
The present invention has been made in view of the above problems, and an object thereof is to provide a communication device which satisfies the following requirements.

【0012】(1)PINスイッチを用いずに、変調出
力を抑止する通信機器を提供する。
(1) To provide a communication device that suppresses modulation output without using a PIN switch.

【0013】(2)不要な側波帯の信号の漏れを生じさ
せずに、出力段のトランジスタのバイアス電流を遮断す
ることによって、残留出力を抑止しうる通信機器を提供
する。
(2) To provide a communication device capable of suppressing a residual output by cutting off a bias current of a transistor in an output stage without causing unnecessary leakage of a signal in a side band.

【0014】このような通信機器によれば、小型で且つ
構造の簡易な通信機器が得られると共に、電池駆動の通
信機器の消費電力が低減され、連続稼働時間の増大が期
待される。
According to such a communication device, it is possible to obtain a communication device having a small size and a simple structure, reduce the power consumption of the battery-driven communication device, and expect an increase in continuous operation time.

【0015】[0015]

【課題を解決するための手段】第1の本発明は、上記目
的を達成するために、TDMA波号を増幅するTDMA
波出力回路において、以下の構成を有するTDMA波出
力回路である。
In order to achieve the above-mentioned object, a first invention of the present invention is a TDMA for amplifying a TDMA wave signal.
A wave output circuit is a TDMA wave output circuit having the following configuration.

【0016】すなわち、差動接続された2個のトランジ
スタを有し、入力信号を増幅する差動増幅回路と、前記
差動増幅回路を構成する2個の前記トランジスタの出力
端子の間に1次巻線が接続されており、前記1次巻線の
中点タップに電源が接続されているトランスと、前記差
動増幅回路を構成する2個の前記トランジスタのバイア
ス電流を、外部からの信号に基づいて遮断するバイアス
電流遮断回路と、を含んでいる。そして、前記トランス
の中点タップに接続されている前記電源から、前記一次
巻線を介して前記差動増幅回路を構成する2個の前記ト
ランジスタにバイアス電流が流れ、前記トランスの2次
巻線から出力信号が取り出されることを特徴とする。
That is, a primary amplifier is provided between a differential amplifier circuit which has two differentially connected transistors and amplifies an input signal, and the output terminals of the two transistors which form the differential amplifier circuit. Bias currents of the two transistors forming the differential amplifier circuit and the transformer connected to the winding and having a power source connected to the center tap of the primary winding are converted into signals from the outside. And a bias current cutoff circuit that cuts off based on the above. A bias current flows from the power supply connected to the center tap of the transformer to the two transistors forming the differential amplifier circuit via the primary winding, and the secondary winding of the transformer is formed. The output signal is taken out from.

【0017】第2の本発明は、上記目的を達成するため
に、第一の本発明のTDMA波出力回路を最終出力段と
して採用するTDMA通信装置において、以下の構成を
有するTDMA通信装置である。
In order to achieve the above object, a second invention of the present invention is a TDMA communication device which employs the TDMA wave output circuit of the first invention of the present invention as a final output stage, and has the following configuration. .

【0018】すなわち、前記バイアス電流遮断回路を制
御し、TDMA波であるバースト波を送信するタイムス
ロットにおいてのみ、前記差動増幅回路を構成する前記
2個のトランジスタにバイアス電流を流させ、それ以外
のタイムスロットにおいては、前記バイアス電流を遮断
させるバイアス電流切換回路、を有することを特徴とす
る。
That is, the bias current cut-off circuit is controlled so that a bias current is caused to flow through the two transistors forming the differential amplifier circuit only in a time slot for transmitting a burst wave which is a TDMA wave, and other than that. In the time slot of, a bias current switching circuit for interrupting the bias current is provided.

【0019】[0019]

【作用】第1の本発明のトランスには、中点タップを介
してバイアス電流が互いに反対方向に流れている。従っ
て、バイアス電流によるトランス内の磁束はゼロであ
る。よって、バイアス電流遮断回路がこのバイアス電流
を遮断しても、トランス内の磁束の変化は生じず、スパ
イク電圧の発生などを生じることがない。
In the transformer of the first aspect of the present invention, the bias currents flow in the opposite directions via the center tap. Therefore, the magnetic flux in the transformer due to the bias current is zero. Therefore, even if the bias current cutoff circuit cuts off the bias current, the magnetic flux in the transformer does not change, and the spike voltage is not generated.

【0020】第2の本発明におけるバイアス電流切り換
え回路は、通信装置がバースト波を送信するタイムスロ
ットにおいてのみバイアス電流を流させる。そのため、
従来通信が行われている全期間においてバイアス電流が
流されていたのに対し、バイアス電流が流れる期間を1
/25〜1/30程度に押さえることが可能である。
The bias current switching circuit according to the second aspect of the present invention causes the bias current to flow only in the time slot in which the communication device transmits the burst wave. for that reason,
Conventionally, the bias current was flowed during the entire communication period, whereas the bias current flow was 1
It can be suppressed to about / 25 to 1/30.

【0021】[0021]

【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described below with reference to the drawings.

【0022】図1には、本発明の好適な実施例であるT
DMA通信装置の出力ブロックの部分構成図が示されて
いる。図1に示されているように、本実施例において特
徴的なことは、出力段が差動回路により構成されている
ことである。さらに、この差動回路を構成する2個のト
ランジスタQ1、Q2のそれぞれのコレクタ端子にトラ
ンスTの一次巻線が接続されていることである。そし
て、トランスTの一次巻線の中点タップには電源電圧V
ccが供給されている。すなわち、トランジスタQ1、
Q2のバイアス電流I1、I2は、トランスTの中点タ
ップ及び一次巻線を介してそれぞれ供給されているので
ある。
FIG. 1 shows T which is a preferred embodiment of the present invention.
A partial block diagram of the output block of the DMA communication device is shown. As shown in FIG. 1, the characteristic feature of this embodiment is that the output stage is composed of a differential circuit. Furthermore, the primary winding of the transformer T is connected to the collector terminals of the two transistors Q1 and Q2 that form the differential circuit. The power supply voltage V is applied to the center tap of the primary winding of the transformer T.
cc has been supplied. That is, the transistor Q1,
The bias currents I1 and I2 of Q2 are supplied through the center tap of the transformer T and the primary winding, respectively.

【0023】本実施例にかかるトランスTはバイファイ
ラ巻きのトランスであり、一次巻線にはバイアス電流I
1、及びI2がそれぞれ逆方向に流れるため、このバイ
アス電流による直流磁束は生じない。従って、バイアス
電流を急激に遮断しても、RF出力スペクトルに影響を
与えることはない。このように、本実施例においては、
トランスの一次巻線を介してバイアス電流を供給したの
で、バイアス電流の急激なON/OFFが可能となる。
その結果、従来必要であったPINスイッチを用いず
に、かつ低消費電力の通信装置を構成することが可能で
ある。
The transformer T according to this embodiment is a bifilar winding transformer, and a bias current I is applied to the primary winding.
Since 1 and I2 respectively flow in opposite directions, a DC magnetic flux due to this bias current does not occur. Therefore, even if the bias current is suddenly cut off, the RF output spectrum is not affected. Thus, in this embodiment,
Since the bias current is supplied through the primary winding of the transformer, the bias current can be rapidly turned on / off.
As a result, it is possible to configure a communication device with low power consumption without using a PIN switch which has been conventionally required.

【0024】図1に示されているように、本実施例にお
いては、トランスTの二次巻線から出力信号が取り出さ
れている。差動回路を構成する二つのトランジスタQ
1、Q2のエミッタ端子は共通に接続され、電流制御の
ためのトランジスタQ3のコレクタ端子に接続されてい
る。また、差動回路を構成する二つのトランジスタQ
1、Q2の入力端子、すなわちベース端子間には、変調
回路において生じた高調波などをカットするための周波
数選択回路が設けられている。
As shown in FIG. 1, in this embodiment, the output signal is taken out from the secondary winding of the transformer T. Two transistors Q that make up a differential circuit
The emitter terminals of 1 and Q2 are commonly connected, and are connected to the collector terminal of a transistor Q3 for current control. Also, the two transistors Q that make up the differential circuit
Between the input terminals of 1 and Q2, that is, between the base terminals, a frequency selection circuit for cutting harmonics generated in the modulation circuit is provided.

【0025】図1に示されているように、電流制御のた
めのトランジスタQ3のエミッタ端子は抵抗R3を介し
て接地されている。また、トランジスタQ3のベース端
子はダイオードD1のアノード端子に接続されている。
ダイオードD1のカソード端子は抵抗R2を介して接地
されている。すなわち、ダイオードD1とトランジスタ
Q3とはいわばカレントミラー回路を構成し、トランジ
スタQ3及び抵抗R3にはほぼ一定の電流I0が流れ
る。
As shown in FIG. 1, the emitter terminal of the transistor Q3 for controlling the current is grounded via the resistor R3. The base terminal of the transistor Q3 is connected to the anode terminal of the diode D1.
The cathode terminal of the diode D1 is grounded via the resistor R2. That is, the diode D1 and the transistor Q3 form a so-called current mirror circuit, and a substantially constant current I0 flows through the transistor Q3 and the resistor R3.

【0026】トランジスタ3に流れる電流は、ダイオー
ドD1に流れる電流と比例するため、このダイオードD
1に流れる電流を制御することにより、差動回路のバイ
アス電流を制御することが可能である。図1に示されて
いるるように、抵抗R1、コンデンサC1および可変抵
抗器Rvからなる回路は、ダイオードD1に流れる電流
を変化させることによって、差動回路のバイアス電流を
制御する。
The current flowing through the transistor 3 is proportional to the current flowing through the diode D1.
By controlling the current flowing through 1, it is possible to control the bias current of the differential circuit. As shown in FIG. 1, the circuit including the resistor R1, the capacitor C1, and the variable resistor Rv controls the bias current of the differential circuit by changing the current flowing through the diode D1.

【0027】例えば、図1に示されているように、コン
トロール入力信号が接地されている状態においては、ダ
イオードD1には電流は流れず、トランジスタQ3には
電流が流れない。従って、差動回路におけるバイアス電
流は0となり、出力信号は完全に0となる。
For example, as shown in FIG. 1, when the control input signal is grounded, no current flows through the diode D1 and no current flows through the transistor Q3. Therefore, the bias current in the differential circuit becomes 0, and the output signal becomes 0 completely.

【0028】次に、コントロール入力信号として適当な
電圧の信号を印加すると、抵抗R1及びコンデンサC1
によって滑らかに立ち上がる電圧の信号がダイオードD
1に印加される。これによって、CR充電曲線の立ち上
がりを有するバイアスがトランジスタQ3に印加され、
トランジスタQ3のコレクタ電流I0は0から1−e
−τ/tに増加する。図1に示されている差動回路の利得
は、そのバイアス電流I0に比例するので、図1に示さ
れている入力1及び入力2に印加されているRF信号
は、I0の波形にほぼ相似した包絡線を有する信号とし
てトランスTを介して出力される。
Next, when a signal having an appropriate voltage is applied as the control input signal, the resistor R1 and the capacitor C1 are applied.
The voltage signal that rises smoothly by the diode D
1 is applied. This applies a bias with a rising CR charge curve to transistor Q3,
The collector current I0 of the transistor Q3 is 0 to 1-e
-Increase to τ / t . Since the gain of the differential circuit shown in FIG. 1 is proportional to its bias current I0, the RF signals applied to the input 1 and the input 2 shown in FIG. 1 are almost similar to the waveform of I0. The signal having the above envelope is output via the transformer T.

【0029】そして、コントロール入力信号を、再び接
地すると、抵抗R1とコンデンサC1の時定数によっ
て、バイアス電流I0はCR放電曲線のように減少す
る。それにともない、最終的な出力であるRF信号も同
様に減少することになる。
When the control input signal is grounded again, the bias current I0 decreases like a CR discharge curve due to the time constants of the resistor R1 and the capacitor C1. Along with this, the final output RF signal also decreases.

【0030】このように、コントロール入力信号を変化
させ、差動回路のバイアス電流I0を変化させても上述
したようにバイファイラ巻きのトランスTのコアにはこ
のバイアス電流による磁束は生じないので、磁束の変化
による不要な電力は出力されない。このように、バイア
ス電流I0が変化してもなんら不要な電力は出力されな
いため、バイアス電流I0を自由に変更することが可能
である。このため、自局に割り当てられているタイムス
ロットにおいてのみバイアス電流I0を流すことによ
り、大幅な消費電力の低減化が可能である。
As described above, even if the control input signal is changed and the bias current I0 of the differential circuit is changed, the magnetic flux due to the bias current is not generated in the core of the transformer T of the bifilar winding as described above. Unnecessary power due to the change of is not output. In this way, even if the bias current I0 changes, no unnecessary power is output, so the bias current I0 can be freely changed. Therefore, it is possible to significantly reduce the power consumption by causing the bias current I0 to flow only in the time slot assigned to the own station.

【0031】また、可変抵抗器Rvを調整することによ
り、バイアス電流I0の最大値を設定できるので、出力
電力の調整が容易である。図1に示されいてる最終の出
力段によるバースト波の包絡線を示す説明図が図3
(a)に示されている。図3(a)にはコントロール入
力信号とそれに対する出力信号の包絡線の様子を表すタ
イムチャートが示されている。 例えば、コントロール
入力信号は0ボルトから5ボルトに立ち上がる信号とす
れば、図3(a)に示されているように出力信号の包絡
線は抵抗R1及びコンデンサC1によって定められる時
定数に従って滑らかに立ち上がり、かつ滑らかに立ち下
がることになる。
Further, since the maximum value of the bias current I0 can be set by adjusting the variable resistor Rv, the output power can be easily adjusted. An explanatory diagram showing the envelope of the burst wave by the final output stage shown in FIG. 1 is shown in FIG.
It is shown in (a). FIG. 3A shows a time chart showing the state of the envelope of the control input signal and the output signal corresponding to the control input signal. For example, if the control input signal is a signal that rises from 0 V to 5 V, the envelope of the output signal rises smoothly according to the time constant determined by the resistor R1 and the capacitor C1, as shown in FIG. 3 (a). And, it will fall smoothly.

【0032】なお、コントロール入力信号に対する出力
信号の包絡線の変化は別の特性とすることも好適であ
る。以下、別の特性とした場合について説明する。
It is also preferable that the change in the envelope of the output signal with respect to the control input signal has another characteristic. The case where the characteristics are different will be described below.

【0033】図2に、図1とほぼ同様の差動回路による
出力段の構成を表す回路図が示されている。図2に示さ
れている回路においても、最終の出力段はトランジスタ
Q1、Q2による差動回路により構成されており、差動
回路を構成するトランジスタQ1、Q2のコレクタ端子
間に一次巻線が接続されているトランスTを備えてい
る。そして、トランスTの中点タップを介してバイアス
電流が供給されているため、バイアス電流を変化させて
も不要な電力は出力信号に表れないという同様の効果を
奏するものである。
FIG. 2 is a circuit diagram showing the structure of the output stage of the differential circuit which is almost the same as that shown in FIG. Also in the circuit shown in FIG. 2, the final output stage is composed of a differential circuit including transistors Q1 and Q2, and a primary winding is connected between the collector terminals of the transistors Q1 and Q2 that form the differential circuit. It is equipped with a transformer T. Further, since the bias current is supplied through the middle point tap of the transformer T, even if the bias current is changed, unnecessary power does not appear in the output signal, and the same effect is obtained.

【0034】図2に示されている回路が図1に示されて
いる回路と異なる点は、コントロール入力信号により、
バイアス電流を制御する部分の回路構成である。
The circuit shown in FIG. 2 is different from the circuit shown in FIG. 1 because of the control input signal.
3 is a circuit configuration of a portion that controls a bias current.

【0035】コントロール入力信号が例えば5ボルトで
ある場合には、トランジスタQ5がON動作し、ダイオ
ードD1には低い印加電圧しか現れない。その結果、バ
イアス電流はほぼ0となる。次に、コントロール入力信
号が、5ボルトから0ボルトに変化すると、コンデンサ
C1に充電されていた電荷は、抵抗R4、R5、R6を
介して放電される。そのため、トランジスタQ5は徐々
にOFF差動に移行し、バイアス電流もコンデンサC
1、抵抗R4、R5、R6によって定まる時定数に従っ
て徐々に増加していく。そして、次にコントロール入力
信号が0ボルトから5ボルトに変化すると、コンデンサ
C2、抵抗R6及びダイオードD2の働きにより一定の
時定数で滑らかにトランジスタQ5がON動作に移行す
る。これによって、差動回路のバイアス電流も滑らかに
減少することになる。
When the control input signal is, for example, 5 volts, the transistor Q5 is turned on and only a low applied voltage appears in the diode D1. As a result, the bias current becomes almost zero. Next, when the control input signal changes from 5 V to 0 V, the electric charge stored in the capacitor C1 is discharged through the resistors R4, R5 and R6. Therefore, the transistor Q5 gradually shifts to the OFF differential, and the bias current also changes to the capacitor C.
1, and gradually increases according to the time constant determined by the resistors R4, R5, and R6. Then, when the control input signal changes from 0 volt to 5 volt next time, the transistor Q5 smoothly shifts to the ON operation with a constant time constant by the action of the capacitor C2, the resistor R6 and the diode D2. As a result, the bias current of the differential circuit can be smoothly reduced.

【0036】図1に示されている回路と図2に示されて
いる回路との動作上の違いは図3(a)と図3(b)と
に示されているタイムチャートから明らかであろう。す
なわち、図3(a)(図1に示されている回路の動作)
から理解されるようにバースト波が消失するときには、
最大振幅から初め急激に振幅が減少しやがてその減少の
度合いが緩やかになって振幅0に徐々に移行していく。
これに対して、図3(b)(図2に示されている回路の
動作を表す)から理解されるように、バースト波の振幅
が減少する際には、最大の振幅の位置から最初ゆっくり
と減少が始まり、振幅が0に近いところで振幅の値が減
少する度合いが強くなる。このように、図1に示されて
いる回路と図2に示されている回路の違いは、バースト
波の振幅の変化が、最大振幅に近い部分において大きい
のか、或いは振幅の値が0に近いときに大きいのか、の
相違である。一般には、バースト波の振幅が大きいとき
の振幅の変化を滑らかにしたほうが不要な電力が出力信
号に表れにくいと考えられるので、図2に示されている
回路、すなわち図3(b)に示されているような動作を
行う回路の方が不要な電力を出力しないといえる。
The operational difference between the circuit shown in FIG. 1 and the circuit shown in FIG. 2 is apparent from the time charts shown in FIGS. 3 (a) and 3 (b). Let's do it. That is, FIG. 3A (operation of the circuit shown in FIG. 1)
As you can see, when the burst wave disappears,
The amplitude decreases sharply from the maximum amplitude and then gradually decreases to gradually decrease to zero.
On the other hand, as understood from FIG. 3B (which represents the operation of the circuit shown in FIG. 2), when the amplitude of the burst wave decreases, the burst wave starts slowly from the position of the maximum amplitude. When the amplitude is close to 0, the degree of decrease in the amplitude value becomes stronger. As described above, the difference between the circuit shown in FIG. 1 and the circuit shown in FIG. 2 is that the change in the amplitude of the burst wave is large in the portion close to the maximum amplitude, or the amplitude value is close to zero. Sometimes it's a big difference. Generally, it is considered that unnecessary power is less likely to appear in the output signal by smoothing the amplitude change when the amplitude of the burst wave is large. Therefore, the circuit shown in FIG. 2, that is, shown in FIG. It can be said that the circuit that performs the operation described above does not output unnecessary power.

【0037】以上述べたように、図1及び図2に示され
ている回路のいずれにおいても、最終出力段のバイアス
電流を不要電波を出力せずに変化させることができる。
ICパッケージの外部にPINスイッチなどを設けるこ
とが必要なくなり、かつ不要な電波を出力してしまうと
いうこともなくなる。その結果、装置の小型軽量化が図
れるとともに、消費電力の低減化を図ることも可能とな
る。
As described above, in any of the circuits shown in FIGS. 1 and 2, the bias current in the final output stage can be changed without outputting unnecessary radio waves.
It is not necessary to provide a PIN switch or the like outside the IC package, and unnecessary radio waves are not output. As a result, the size and weight of the device can be reduced and the power consumption can be reduced.

【0038】以上述べた構成においては、図1及び図2
においてトランジスタQ3をOFF動作させることによ
り、バイアス電流を遮断した。しかし、このようにした
場合においても入力された変調波信号は出力に漏れてし
まう場合も考えられる。このため、より遮断を完全にす
るためには、例えば図4に示されているような回路構成
を採用することが好適である。図4に示されている回路
は、図1及び図2に示されている回路と同様にトランジ
スタQ1、トランジスタQ2によって構成される差動回
路を最終出力段としたものである。図4に示されている
回路において、特徴的なことは、バイアス電流が遮断さ
れたとき、すなわちトランジスタQ3がOFF動作し、
図4に示されるX点がフローティングになった場合に、
ON動作するトランジスタQ6を設けたことである。図
4に示されているように、X点と、電源との間には抵抗
R7が設けられ、さらに、この抵抗R7のX点側はトラ
ンジスタQ6ベース端子に接続されている。トランジス
タQ6のエミッタ端子はトランジスタQ1のベース端子
と接続されており、変調波信号は差動回路を構成するト
ランジスタの内の一つであるトランジスタQ1のベース
端子とともに、トランジスタQ6のエミッタ端子にも印
加される。トランジスタQ6のコレクタ端子は抵抗R8
及びコンデンサC3を介して接地されている。このよう
な構成とすることにより、コントロール入力信号によっ
てトランジスタQ3がOFF動作し、図4のX点がフロ
ーティング状態となって信号の遮断が行われる場合には
同時に抵抗R7によってトランジスタQ6がON動作を
することによって入力信号をコンデンサC3を介して接
地へ導くことが可能となる。これによって、入力信号
が、出力信号に現れるのをさらに完全に防止することが
可能となる。
In the above-mentioned configuration, FIG. 1 and FIG.
The bias current was cut off by turning off the transistor Q3 at. However, even in this case, the input modulated wave signal may leak to the output. For this reason, it is preferable to employ a circuit configuration as shown in FIG. 4, for example, in order to complete the interruption. The circuit shown in FIG. 4 uses the differential circuit constituted by the transistors Q1 and Q2 as the final output stage similarly to the circuits shown in FIGS. In the circuit shown in FIG. 4, a characteristic is that when the bias current is cut off, that is, the transistor Q3 is turned off,
When the X point shown in FIG. 4 becomes floating,
That is, the transistor Q6 that is turned on is provided. As shown in FIG. 4, a resistor R7 is provided between the X point and the power supply, and the X point side of the resistor R7 is connected to the transistor Q6 base terminal. The emitter terminal of the transistor Q6 is connected to the base terminal of the transistor Q1, and the modulated wave signal is applied to the emitter terminal of the transistor Q6 together with the base terminal of the transistor Q1 which is one of the transistors forming the differential circuit. To be done. The collector terminal of the transistor Q6 is a resistor R8.
And is grounded via a capacitor C3. With such a configuration, when the transistor Q3 is turned off by the control input signal and the point X in FIG. 4 is in a floating state to cut off the signal, the transistor R6 is turned on by the resistor R7 at the same time. By doing so, it becomes possible to lead the input signal to the ground via the capacitor C3. This makes it possible to more completely prevent the input signal from appearing in the output signal.

【0039】一方、トランジスタQ3が導通状態であ
り、トランジスタQ1、Q2から構成される差動回路が
増幅器として動作している場合には、トランジスタQ6
のベースエミッタ端子間は、トランジスタQ1のVBE
(ベース立ち上がり電圧)の分だけ逆バイアスされてい
るので差動回路の増幅動作にはなんら影響を及ぼさな
い。
On the other hand, when the transistor Q3 is conductive and the differential circuit composed of the transistors Q1 and Q2 operates as an amplifier, the transistor Q6.
Between the base-emitter terminals of
Since it is reverse-biased by (base rising voltage), it does not affect the amplifying operation of the differential circuit at all.

【0040】以上述べたように、本実施例によれば変調
信号の最終出力段を差動回路で構成し、それらを構成す
る二つのトランジスタにトランスの一次巻線を介してバ
イアス電流を供給した。その結果、出力信号に不要な電
力を出力することなく、バイアス電流を変化させること
が可能となった。その結果、PINスイッチを用いるこ
とがないため装置の小型軽量化が図られるとともに、装
置の低消費電力化が可能となる。
As described above, according to the present embodiment, the final output stage of the modulation signal is constituted by the differential circuit, and the bias current is supplied to the two transistors constituting them through the primary winding of the transformer. . As a result, it became possible to change the bias current without outputting unnecessary power to the output signal. As a result, since the PIN switch is not used, the size and weight of the device can be reduced and the power consumption of the device can be reduced.

【0041】[0041]

【発明の効果】以上述べたように、第1の本発明によれ
ば、差動増幅回路に供給するバイアス電流をトランスの
一次巻線を介して供給したため、不要な電力を出力に漏
らすことなく、バイアス電流の大きさを変更することが
可能となる。その結果、簡易な構成を実現するととも
に、低消費電力化が可能なTDMA波出力回路が得られ
る。
As described above, according to the first aspect of the present invention, since the bias current supplied to the differential amplifier circuit is supplied through the primary winding of the transformer, unnecessary power is not leaked to the output. , It is possible to change the magnitude of the bias current. As a result, it is possible to obtain a TDMA wave output circuit that realizes a simple configuration and can reduce power consumption.

【0042】第2の本発明によれば、バースト波を送信
するべきタイムスロットにおいてのみバイアス電流を流
したので、より電力化が図られるTDMA波通信装置が
得られる。
According to the second aspect of the present invention, since the bias current is flown only in the time slot in which the burst wave is to be transmitted, it is possible to obtain the TDMA wave communication device capable of achieving higher power consumption.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の実施例に係るTDMA波出力回路の
回路図である。
FIG. 1 is a circuit diagram of a TDMA wave output circuit according to an embodiment of the present invention.

【図2】 本発明の実施例に係るTDMA波出力回路の
回路図である。
FIG. 2 is a circuit diagram of a TDMA wave output circuit according to an embodiment of the present invention.

【図3】 図1及び図2に示されているTDMA波出力
回路のコントロール入力信号と、出力信号の波形の様子
を表す説明図である。
FIG. 3 is an explanatory diagram showing waveforms of control input signals and output signals of the TDMA wave output circuit shown in FIGS. 1 and 2.

【図4】 本発明の他の実施例に係るTDMA波出力回
路の回路図である。
FIG. 4 is a circuit diagram of a TDMA wave output circuit according to another embodiment of the present invention.

【図5】 TDMA波通信方式におけるひとつのタイム
スロットにおけるバースト波の様子を表す説明図であ
る。
FIG. 5 is an explanatory diagram showing a state of a burst wave in one time slot in the TDMA wave communication system.

【図6】 TDMA波通信方式に用いられる通信装置の
出力段の構成の説明図である。
FIG. 6 is an explanatory diagram of a configuration of an output stage of a communication device used in the TDMA wave communication system.

【図7】 実際の通信装置におけるバースト波の波形の
様子を表す説明図である。
FIG. 7 is an explanatory diagram showing a waveform of a burst wave in an actual communication device.

【図8】 出力トランジスタのコレクタ側にインダクタ
ンスを設け、変調信号を0にすることにより強制的に出
力信号を0にする場合の回路図である。
FIG. 8 is a circuit diagram in the case where an inductance is provided on the collector side of the output transistor and the modulation signal is set to 0 to force the output signal to 0.

【符号の説明】[Explanation of symbols]

Q1,Q2,Q3 トランジスタ、I1,I2,I0
バイアス電流、R1,R2,R3 抵抗、T トラン
ス、C1 コンデンサ、D1 ダイオード、Rv可変抵
抗器。
Q1, Q2, Q3 transistors, I1, I2, I0
Bias current, R1, R2, R3 resistors, T transformer, C1 capacitor, D1 diode, Rv variable resistor.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】TDMA波号を増幅するTDMA波出力回
路において、 差動接続された2個のトランジスタを有し、入力信号を
増幅する差動増幅回路と、 前記差動増幅回路を構成する2個の前記トランジスタの
出力端子の間に1次巻線が接続されており、前記1次巻
線の中点タップに電源が接続されているトランスと、 前記差動増幅回路を構成する2個の前記トランジスタの
バイアス電流を、外部からの信号に基づいて遮断するバ
イアス電流遮断回路と、 を含み、前記トランスの中点タップに接続されている前
記電源から、前記トランスの一次巻線を介して前記差動
増幅回路を構成する2個の前記トランジスタにバイアス
電流が流れ、前記トランスの2次巻線から出力信号が取
り出されることを特徴とするTDMA波出力回路。
1. A TDMA wave output circuit for amplifying a TDMA wave signal, the differential amplifier circuit having two differentially connected transistors for amplifying an input signal, and 2 constituting the differential amplifier circuit. A primary winding is connected between the output terminals of the transistors, and a transformer in which a power source is connected to the center tap of the primary winding, and two transformers forming the differential amplifier circuit. A bias current cutoff circuit that cuts off the bias current of the transistor based on a signal from the outside; and, from the power supply connected to the midpoint tap of the transformer, through the primary winding of the transformer. A TDMA wave output circuit, wherein a bias current flows through the two transistors forming the differential amplifier circuit, and an output signal is taken out from the secondary winding of the transformer.
【請求項2】請求項1記載のTDMA波出力回路を最終
出力段として採用するTDMA通信装置において、 前記バイアス電流遮断回路を制御し、TDMA波である
バースト波を送信するタイムスロットにおいてのみ、前
記差動増幅回路を構成する前記2個のトランジスタにバ
イアス電流を流させ、それ以外のタイムスロットにおい
ては、前記バイアス電流を遮断させるバイアス電流切換
回路、を有することを特徴とするTDMA通信装置。
2. A TDMA communication device that employs the TDMA wave output circuit according to claim 1 as a final output stage, wherein the bias current cutoff circuit is controlled and the burst wave that is a TDMA wave is transmitted only in the time slot. A TDMA communication device, comprising: a bias current switching circuit that causes a bias current to flow through the two transistors that form a differential amplifier circuit, and that shuts off the bias current in other time slots.
JP3354695A 1995-02-22 1995-02-22 Tdma wave output circuit and tdma communication equipment using same Pending JPH08228182A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3354695A JPH08228182A (en) 1995-02-22 1995-02-22 Tdma wave output circuit and tdma communication equipment using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3354695A JPH08228182A (en) 1995-02-22 1995-02-22 Tdma wave output circuit and tdma communication equipment using same

Publications (1)

Publication Number Publication Date
JPH08228182A true JPH08228182A (en) 1996-09-03

Family

ID=12389576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3354695A Pending JPH08228182A (en) 1995-02-22 1995-02-22 Tdma wave output circuit and tdma communication equipment using same

Country Status (1)

Country Link
JP (1) JPH08228182A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014199966A (en) * 2013-03-29 2014-10-23 パナソニック株式会社 Polarity switching amplifier circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014199966A (en) * 2013-03-29 2014-10-23 パナソニック株式会社 Polarity switching amplifier circuit

Similar Documents

Publication Publication Date Title
US4636663A (en) Double-balanced mixer circuit
KR100665590B1 (en) Radio frequency device including a power amplifier circuit and a stabilizer circuit, and mobile transceiver terminal including such a device
US6624700B2 (en) Radio frequency power amplifier for cellular telephones
US6316996B1 (en) Adjustable AC load structure
US5521545A (en) Collector-injection mixer with radio frequency signal applied to collectors of lower transistor pair
JP2855496B2 (en) Filter switching circuit
JPH11239048A (en) Antenna switch circuit
JPH0449298B2 (en)
JPH08228182A (en) Tdma wave output circuit and tdma communication equipment using same
JPS63260204A (en) Integrated coupling circuit
JPH088775A (en) Radio equipment
JP3037850B2 (en) High frequency amplifier
JPH118519A (en) Radio frequency amplifier
US3992674A (en) Balanced dual output mixer circuit
JPH05300029A (en) Power amplifier bias circuit for automatic transmission power control circuit
AU666096B2 (en) Balanced type phase modulator for use in microwave band
US3898577A (en) Constant impedance amplifier
JPH1093472A (en) Antenna switching circuit
US5442323A (en) Broad-band power amplifier
JP2580087Y2 (en) Bar antenna circuit of AM stereo broadcast receiver
JPH06152288A (en) Power controller
JPS5888911A (en) Variable attenuator
JPH10163786A (en) Attenuator
JP2000307664A (en) Ask modulator and radio unit for etc using the same
JPH0722857A (en) High frequency linear amplifier