JPH08227402A - 共用メモリのバス競合の削減方法 - Google Patents

Abstract

(57)【要約】 【課題】 所定の位置で送信側プロセッサーにメモリ
への書き込みをやめさせ、受信側プロセッサーが送信側
プロセッサーが書き込んだデータを読み込む間、送信側
プロセッサーを待機させることによって、共有メモリに
データを書き込む送信側プロセッサーと、共有メモリか
らデータを読み出す受信側プロセッサー間の共有メモリ
の競合を削減する方法を提供すること。 【解決手段】 共有メモリを介してプットポインタ及び
ゲットポインタを使用して、送信側プロセッサーから受
信側プロセッサーへデータを送るデータ送信方法であっ
て、プットポインタの値は共有メモリ中で送信側プロセ
ッサーが書き込むべき次の位置を示し、ゲットポインタ
の値は共有メモリから受信側プロセッサーが読み込むべ
き次の位置を示す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、共有メモリを介し
て通信を行う２つのプロセッサー間の、バス競合を削減
する方法に関する。特に、所定の位置で送信側プロセッ
サーにメモリへの書き込みをやめさせ、受信側プロセッ
サーが送信側プロセッサーが書き込んだデータを読み込
む間、送信側プロセッサーを待機させることによって、
共有メモリにデータを書き込む送信側プロセッサーと、
共有メモリからデータを読み出す受信側プロセッサー間
の共有メモリの競合を削減する方法に関する。

【０００２】

【従来の技術】近年、マルチプロセッサーシステムにお
いて、それぞれのプロセッサーが、共有RAMを介して互
いに通信を行うことが一般的になっている。例えば、２
つのプロセッサーを用いたシステムで通信を行う場合、
第１プロセッサーが情報を共有RAMに書き込み、そし
て、共有RAM内に情報があることを第２プロセッサーに
通知する。そして、第２プロセッサーは共有RAMから情
報を読み出して、共有RAMに応答を書き込み、そして応
答があることを第１プロセッサーに通知する。片方のプ
ロセッサーによるアクセスが完了するまで、もう一方の
アクセスは延期される。この往復の読み込み及び書き込
みサイクルを繰り返すことにより、２つのプロセッサー
間で通信が行われる。

【０００３】共有RAMのメモリは、一般的にリングバッ
ファとして構成さる。このバッファにおいては、最後に
達したときに、アドレス付与が自動的に最初から再スタ
ートするように、線形メモリーアレイは巡回してアドレ
ス付与される。このようなメモリ構造は２つのポインタ
を必要とする。一つは「プット」ポインタで、次にデー
タを書き込むアドレスをマークし、もう一つは「ゲッ
ト」ポインタで、次のデータを読み込むアドレスをマー
クする。これらのポインターの値は、共有RAM中に記憶
されている。送信側のプロセッサーは、リングバッファ
に新しいデータを書き込む度にプットポインタの値を進
めることによって、プットポインタの値を制御する。ま
た、受信側のプロセッサーは、データをコピーして取り
出す度に、ゲットポインタの値を進めることによって、
ゲットポインタの値を制御する。

【０００４】従来の共有メモリシステムでは、データブ
ロックを共有RAM中に書き込む前に、送信側プロセッサ
ーは、プットポインタ及びゲットポインタの値を読み込
み、リングバッファ中に使用可能な領域があるか否かを
判断するために、これらの値を比較する。同様に、受信
側プロセッサーは、プットポインタ及びゲットポインタ
の値を読み込み、読み込むべきデータがあるか否かを判
断するためにこれらの値を比較する。従って、一方のプ
ロセッサーから他方のプロセッサに、リングバッファを
使用してデータを送信する場合において、受信側のプロ
セッサーは送信側のプロセッサーを「リングをまわりな
がら」追跡し、書き込まれたデータを読み出す。

【０００５】従来のシステムにおいてよく見られるケー
スであるが、送信側のプロセッサーが、受信側のプロセ
ッサーが読み出しするよりも速い速度でデータを書き込
む場合、プットポインターがリングを回って、後にある
ゲットポインタに追い付いてしまう傾向がある。このよ
うな場合、送信側プロセッサーは、リングバッファのメ
モリー空間が使用可能になるまで待つ。この待機時間
に、送信側のプロセッサーは、空間が使用可能になった
か否かを判断するために、プットポインター及びゲット
ポインターを周期的に読み込み、比較する。送信側のプ
ロセッサーによるこのようなポーリングは、送信側のプ
ロセッサーが共有メモリにアクセスしてポインターの値
を読み込まなければならないために、受信側プロセッサ
ーの処理速度を低下させる。これによって受信側プロセ
ッサーによるアクセスが妨害され、システム全体の機能
を低下させてしまう。

【０００６】

【発明が解決しようとする課題】本発明は上記従来例に
鑑みてなされたもので、所定の位置で送信側プロセッサ
ーにメモリへの書き込みをやめさせ、受信側プロセッサ
ーが送信側プロセッサーが書き込んだデータを読み込む
間、送信側プロセッサーを待機させることによって、共
有メモリにデータを書き込む送信側プロセッサーと、共
有メモリからデータを読み出す受信側プロセッサー間の
共有メモリの競合を削減する方法を提供することを目的
とする。受信側プロセッサーは、割り込み信号を発行す
ることによって共有RAMからのデータ読み込みが済んだ
ことを示し、これにより、送信側プロセッサーが、読み
込みが済んだときを判断するための共有RAMへのポーリ
ングをする必要がなくなる。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に本発明におけるデータ送信処理は送信側プロセッサー
によって以下の方法で実行される。即ち、（１）共有RA
M中に、データの為の使用可能なスペースがあるか否か
を決定し、（２）使用可能なスペースがある場合はゲッ
トポインタ及びプットポインタを読み出し、プットポイ
ンタが、リングバッファを分割して得られた部分の数に
対応する複数の部分インデックスのうちの一つと等しい
か否かを判断し、（３）ゲットポインタの値が、予め設
定された複数のインデックスの内の一つと等しい場合
に、割り込み信号を発行するように受信側プロセッサー
にリクエストするコマンドを書き込み、（４）共有メモ
リのプットポインタの位置に、印刷データブロックを書
き込み、（５）プットポインタの値を更新する。受信通
知を発行するように受信側プロセッサーにリクエストす
るコマンドを書いたときに、受信通知の受信予定カウン
ターに１を加えることによって、受信することが期待さ
れる受信通知の数が更新される。このように、リングバ
ッファに使用可能なスペースがあるか否かを判断するた
めに、受信通知の受信予定数と、リングバッファを分割
して得られた部分の数とを比較する。受信通知の受信予
定数が、分割部分の数以上ならば、リングバッファは満
杯であり、NEB１０１は印刷情報をリングバッファに追
加で書き込まない。その代わりに、送信側プロセッサー
は、受信側プロセッサーがリングバッファの一部分をク
リアし、新しい情報を記憶できる部分ができたことを示
す割り込み信号が受信されるまで待機する。反対に、受
信通知の受信予定数が、分割部分の数より少なければ、
リングバッファ内に使用可能なスペースがまだあること
を示す。

【０００８】この構成により、送信側プロセッサーは、
使用可能なスペースがあるか否かを判断するために共有
RAMにポーリングする必要がなくなり、従って、共有Ｒ
ＡＭへのバス競合が削減される。本発明の別の形態で
は、受信側プロセッサーは、ゲットポインタの値及びプ
ットポインタの値を読み込み、共有メモリ内にリトリー
ブするべきデータがあるか否かを判断し、共有メモリ内
にデータがある場合は、共有メモリのゲットポインタが
示す位置からデータブロックを読み込み、そして、ゲッ
トポインタの値を更新することによって、データリトリ
ーブ処理を実行する。受信側プロセッサーは、送信側プ
ロセッサーによって発行された、データブロックに組み
込まれたコマンドを実行し、そして、データリトリーブ
処理を再実行する。特に、受信側プロセッサーは割り込
みを発行するコマンドを、送信側プロセッサーへ割り込
み信号を発行することによって実行する。

【０００９】上記の問題を解決するための手段は、本発
明が迅速に理解されるように提供されたものである。本
発明に関する更に詳しい理解は、添付図面を参照して説
明された、下記の好適な実施例の詳細を参照することに
より、明かになるであろう。

【００１０】

【発明の実施の形態】以下添付図面を参照して本発明の
好適な実施の形態を詳細に説明する。最も好適な例とし
ては、本発明はネットワークボード（NEB）の形態を取
る。このNEBは、プリンターや対話型インテリジェント
・ネットワーク・メンバー等のネットワーク周辺機器
を、ネットワークからデータを受信して処理するだけで
はなく、詳細な状態情報や演算パラメーター等の周辺機
器に関する多量のデータをネットワークに送信すること
ができるようにする、ハードウエアやソフトウエア、又
はファームウエアを用いた解決法を提供する。また、本
発明をスキャナーやファクシミリ、コピー機、画像処理
装置等の、ネットワークに接続された他の周辺機器に使
用してもよい。このようなハードウエア、ソフトウエ
ア、ファームウエアを周辺機器と融合することで、パー
ソナルコンピューターを周辺機器のサーバーとして使用
する必要がなくなる。 ［ネットワーク構成］図１は、ネットワークボード（NE
B）１０１を、開放型アーキテクチャを持つプリンター
１０２へつなげた場合を示す図である。NEB１０１はロ
ーカルエリアネットワーク（LAN）１００へ、例えば、
同軸コネクタをもつEthernetインターフェース１０Base
-2や、ＲＪ−４５を持つ１０Base-T等のLANインターフ
ェースを介してつながれている。

【００１１】ＰＣ１０３やＰＣ１０４等の複数のパーソ
ナルコンピューター（ＰＣ）もまた、１００に接続され
ており、ネットワークオペレーティングシステムの制御
の下、これらのＰＣはNEB１０１と通信することができ
る。ＰＣの一つ、例えばＰＣ１０３を、ネットワーク管
理部として使用するように指定することができる。ＰＣ
に、ＰＣ１０４に接続されているプリンター１０５のよ
うなプリンターを接続してもよい。

【００１２】また、LAN１００にファイルサーバー１０
６が接続されており、これは大容量（例えば１００億バ
イト）のネットワークディスク１０７に記憶されたファ
イルへのアクセスを管理する。プリントサーバー１０８
は、接続されたプリンター１０９a及び１０９b、又は遠
隔地にあるプリンター１０５などのプリンターに印刷を
行わせる。また他の図示しない周辺機器をLAN１００に
接続してもよい。

【００１３】更に詳しくは、図１に示すネットワーク
は、様々なネットワークメンバー間で効率良く通信を行
うために、NovellやUNIXのソフトウエアなどのネットワ
ークソフトウエアを使用することができる。どのネット
ワークソフトウエアを使用することも可能であるが、本
実施の形態においては、Novell社のNetWare（Novell社
の商標。以下省略） ソフトウエアを使用したLANに基づ
いて説明する。このソフトウエアパッケージに関する詳
細な説明は、１９９０年に著作権登録されたM＆Tブック
ス社発行の「NetWareユーザーガイド」及び「NetWareス
ーパーバイザーガイド」に示されている。また、Novell
社発行の１９９１年３月版「NetWareプリントサーバ
ー」（Novell Part第１００−０００８９２−００１）
も参照されたい。

【００１４】簡潔に説明すると、ファイルサーバー１０
６は、LANメンバー間でデータのファイルの受信や、記
憶、キューイング、キャシング、及び送信を行う、ファ
イル管理部としての役割を果たす。例えば、ＰＣ１０３
及びＰＣ１０４それぞれによって作られたデータファイ
ルは、ファイルサーバー１０６へ送られ、ファイルサー
バー１０６はこれらのデータファイルを順に並べ、そし
てプリントサーバー１０８からのコマンドに従って、並
べられたデータファイルをプリンター１０９aへ送信す
る。

【００１５】ＰＣ１０３とＰＣ１０４はそれぞれ、デー
タファイルの生成や、生成したデータファイルのLAN１
００への送信や、また、LAN１００からのファイルの受
信や、更にそのようなファイルの表示及び／又は処理を
行うことのできる、通常のＰＣで構成される。図１にパ
ーソナルコンピューター機器が示されているが、ネット
ワークソフトウエアを実行するのに適切であるような、
他のコンピューター機器を含んでもよい。例えば、UNIX
のソフトウエアを使用している場合に、UNIXワークステ
ーションをネットワークに含んでもよく、これらのワー
クステーションは、適切な状況下で、図示されているＰ
Ｃと共に使用することができる。

【００１６】通常、LAN１００などのLANは、一つの建物
内の一つの階又は連続した複数の階でのユーザーグルー
プ等の、幾分ローカルなユーザーグループにサービスを
提供する。例えば、ユーザーが他の建物や他県に居るな
ど、あるユーザーが他のユーザーから離れるに従って、
ワイドエリアネットワーク（WAN）を作ってもよい。WAN
は、基本的には、いくつかのLANを高速度サービス総合
デジタルネットワーク（ISDN）電話線等の高速度デジタ
ルラインで接続して形成された集合体である。従って、
図１に示すように、LAN１００と、LAN１１０と、LAN１
２０とは変調／復調（MODEM）／トランスポンダー１３
０及びバックボーン１４０を介して接続されWANを形成
する。これらの接続は、数本のバスによる単純な電気的
接続である。それぞれのLANは専用のＰＣを含み、ま
た、必ずしも必要なわけではないが、通常はファイルサ
ーバー及びプリントサーバーを含む。

【００１７】従って図１に示すように、LAN１１０は、
ＰＣ１１１と、ＰＣ１１２と、ファイルサーバー１１３
と、ネットワークディスク１１４と、プリントサーバー
１１５と、プリンター１１６及びプリンター１１７とを
含む。対象的に、LAN１２０はＰＣ１２１とＰＣ１２２
のみを含む。LAN１００と、LAN１１０と、LAN１３０と
に接続されている機器は、WAN接続を介して、他のLANの
機器の機能にアクセスすることができる。

【００１８】ＰＣ１０４には、例えばRPINTERソフトウ
エアプログラムが搭載されており、これによりネットワ
ーク周辺機器の制限された制御を行うことができる。RP
INTERプログラムは、MS-DOSターミネート・アンド・ス
テイ・レジデント（TSR）プログラムである。このプロ
グラムにより、ユーザーがＰＣ１０４に接続されたプリ
ンター１０５を共有していても、ＰＣ１０４は印刷以外
の他のアプリケーションを実行することができる。RPIN
TERは、ワークのためのプリンターキューを検索する機
能を持たない、比較的非インテリジェントなプログラム
である。RPINTERはネットワーク上のどこかで稼働して
いるプリントサーバー１０８からワークを受ける。ＰＣ
１０４で実行されているRPINTERは、接続されたプリン
ターと、プリンターのパラレルポートを介して通信を行
うため、プリンター１０５から限られた状態情報のみを
手に入れ、その状態情報をプリントサーバー１０８へLA
N１００を介して返すことができる。制御の点から見る
と、RPINTERは印刷ジョブの中止や（例えば、プリンタ
ーの用紙切れや、接続されていない場合に行われる）、
他のいくつかの制御を行うことができる。プリンターに
よっては、パーソナルコンピューターで実行されてい
る、RPINTER TSRプログラムの特長機能のいくつかを供
給する、内部又は外部回路ボードを提供することによ
り、RPINTERと同様の機能を持つことができる。

【００１９】プリントサーバー１０８はLAN周辺機器に
対して、更に多くの制御を行なうことができるが、他の
タスクに使用することのできない専用のＰＣを必要とす
る。プリントサーバー１０８はＰＣであってもよく、多
数のユーザー定義のプリントキューをサービスし、ダイ
ナミック検索キューの更新を行い、例外（失敗）条件及
び状態・制御性能についての、定義された通知手順を提
供することができる。また、プリントサーバー１０８
は、ローカルプリンター１０９aおよび１０９b（つま
り、物理的にプリントサーバー１０８に接続されている
プリンター）と、遠隔地にあるプリンターとの両方を制
御することができる。ローカルプリンター１０９aおよ
び１０９bはシリアルポート又はパラレルポートのどち
らにも接続することができ、プリンター１０５のような
遠隔地にあるプリンターは、RPRINTERソフトウエアを介
してプリントサーバー１０８が制御する、システムの何
処かで稼働しているプリンタである。

【００２０】プリントサーバー１０８は、多数のローカ
ル又は遠隔地のプリンターを制御したり、多数のファイ
ルサーバーキューから印刷情報をリクエストすることが
できる。しかし、ネットワークプリントサービスを制御
するためにプリントサーバー１０８に頼ることに関し
て、いくつかの欠点がある。第１の欠点は、複数のプリ
ンターストリームが単一のネットワークノードを介して
集められなければならないことである。これは障害とな
りうる。第２の欠点は、最も効率的な操作のためには、
プリンター１０９a及び１０９bのように、プリンターを
プリントサーバーにローカルに接続しなけらばならない
ことである。このため、プリンターがプリントサーバー
１０８の周辺に集まっていなければならず、ユーザーが
プリンターの集まっている場所までわざわざ行かなけれ
ばならないということから、ユーザーにとって不便であ
る。第３の欠点は、RPRINTERによってサービスされてい
るプリンター１０５のように、制御されているプリンタ
ーが遠隔地にある場合、プリントデータは、先ずファイ
ルサーバー１０６からプリントサーバー１０８へ、次に
プリントサーバー１０８からRPRINTERを稼働しいるプリ
ンターへと、いくつかの経路を辿らなければならないこ
とである。これは非効率である。

【００２１】第４の欠点は、限られた量のプリンター状
態及び制御情報しか、プリントサーバー１０８を通して
供給されないことである。既に説明したとおり、RPRINT
ERは、「用紙切れ」及び「オフライン」等の基本的な状
態情報以上のものを供給しないことである。パーソナル
コンピューターパラレルポートの制限を鑑みて設計され
ているため、プリントサーバー１０８は、これ以上の情
報を提供しないのである。 ［ネットワークボード］NEB１０１をプリンター１０２
にインストールすることによって、上記のネットワーク
周辺機器制御に多くの利点をもたらす。そのうちの一つ
は、プリンター１０２をインテリジェントな対話式ネッ
トワークメンバーにすることである。

【００２２】図２に示すように、好ましくは、NEB１０
１は、プリンター１０２の内部拡張I/Oスロットに内蔵
されており、本発明の実施の形態においては、プリンタ
ーはキヤノン社のＬＢＰ１２６０レーザープリンターを
用いている。これにより、NEB１０１は、下に示す処理
及びデータ記憶機能を持つ、「埋め込まれた」ネットワ
ークノードとなる。

【００２３】このNEB１０１の構成により、大きなマル
チエリアWANネットワークを統括及び管理するための、
特徴的な補助機能を持つという利点をもたらす。これら
の補助機能は、例えば、ネットワーク上の遠隔地（ネッ
トワーク統括者の事務所など）からのプリンター制御及
び状態観察や、各印刷ジョブ後の次のユーザーのための
保証初期環境を提供するためのプリンター構成の自動管
理、及びプリンターの負荷量を特徴付け、あるいはトナ
ーカートリッジの交換スケジュールを組むためにネット
ワークを通してアクセスできる、プリンターログ又は使
用統計を含む。

【００２４】NEB設計において重要な要因は、共有メモ
リ等の両方向インターフェースを介して、NEB１０１か
らプリンター制御状態にアクセスする機能である。共有
メモリ以外に、SCSIインターフェース等のインターフェ
ースを使用することもできる。これにより、多数の便利
な補助機能のプログラムができるように、プリンター操
作情報をNEB１０１又は外部ネットワークノードへ送出
することができる。印刷画像データ及び制御情報のブロ
ックは、NEB１０１上にあるマイクロプロセッサーによ
って構成され、共有メモリに記述され、そして、プリン
ター１０２によって読み込まれる。同様に、プリンター
状態情報は、プリンター１０２から共有メモリへ送ら
れ、そこからNEBプロセッサーによって読み込まれる。

【００２５】図２は、NEB１０１をプリンター１０２に
インストールした状態を示す断面図である。図２に示す
ように、NEB１０１はネットワーク接続の為のフェース
プレート１０１bを設置した印刷回路ボード１０１aから
構成されており、コネクタ１７０を介してプリンターイ
ンターフェースカード１５０に接続されている。後で説
明するが、プリンターインターフェースカード１５０
は、プリンター１０２のプリンターエンジンを直接制御
する。印刷データ及びプリンター状態コマンドは、NEB
１０１からコネクタ１７０を介して、プリンターインタ
ーフェースカード１５０へ入力され、また、プリンター
状態情報はプリンターインターフェースカード１５０か
らやはりコネクター１７０を介して得られる。NEB１０
１はこの情報を、フェースプレート１０１ｂのネットワ
ークコネクタを介して、LAN１００上で通信する。同時
に、プリンター１０２は、従来のシリアルポート１０２
a及びパラレルポート１０２bから、印刷データを受信す
ることもできる。

【００２６】図３は、NEB１０１とプリンター１０２とL
AN１００との電気的接続を示すブロック図である。NEB
１０１は、LAN１００へはLANインターフェースを介し
て、プリンター１０２へはプリンターインターフェース
カード１５０を介して直接接続されている。本発明の実
施の形態においては、このプリンターインターフェース
カード１５０は、Peerless System社から販売されてい
る、PeerlessＬＢＰ−８６０／１２６０−エクスターナ
ル・スタンダードI/Oボードインターフェースである。
この詳細は、１９９４年３月１０日付けPeerless Syste
m社PeerlessスタンダードI/Oインターフェース設計仕様
書、改訂版２．０７aに記されている。このボードはイ
ンテル８０９６０ＫＢ−２０マイクロプロセッサー１５
１を搭載している。これは３２ビット機であるが、マイ
クロプロセッサー１５１はNEB１０１とのデータのアク
セスを２バイト幅（１６ビット）で、NEB１０１に設置
されている共有メモリ２００を介して行う。マイクロプ
ロセッサー１５１は、実際に印刷機構を動かす、プリン
ターエンジン１６０とも通信する。 ［NEBの物理的配列］図４は、好ましいNEB１０１の構成
要素の大小、及びその主要な構成要素の物理的配列を示
す図である。NEBカードは縦３．９３インチ、横５．６
インチである。NEB１０１は、プリンターインターフェ
ースに接続するプリンターインターフェースカードコネ
クタ１７０（Peerlessプリンターインターフェースカー
ドの場合、８０ピンコネクタ）と、LAN１００に接続可
能なコネクター３０１及び３０２を持つフェースプレー
ト３００とを含む。また、このフェースプレートは、４
状態発光ダイオード（LED）３０３乃至３０６を含む。N
EBカード上には、トランシーバー１７１と、水晶発振器
１７２と、マイクロプロセッサー１７３と、アービター
制御論理回路４００と、フラッシュ消去可能プログラム
可能ROM（EPROM）１７４と、ダイナミックRAM（DRAM）
１７５と、第１スタティックRAM（SRAM）（共有メモ
リ）２００と、第２SRAM１７６と、ネットワーク及びNE
B制御論理回路５００と、シリアルポートコネクタ６０
０とが配置されている。これらの構成要素それぞれにつ
いては、後で詳細に説明する。

【００２７】図５は、大きさが縦４．５６インチ、横
１．２８インチのフェースプレート３００を更に詳しく
示す図である。上記のとおり、NEB１０１はLAN１００に
コネクタ３０１及び３０２を介してつながれている。好
ましくは、コネクタ３０１は１０Base-Tを接続すること
ができるＲＪ−４５コネクタであり、コネクタ３０２は
１０Base-2を接続することができる簡易同軸コネクタで
ある。状態LED３０３は、NEB１０１がLAN１００上にデ
ータを送信しているときに点灯し、状態LED３０４は、N
EB１０１がLAN１００からデータを受信しているときに
点灯する。状態LED３０５は、ＲＪ−４５コネクタ３０
１がLAN１００に接続しているときに点灯し、また、状
態LED３０６は、NEB１０１の自己診断中に点灯する。搭
載穴３０７は、NEB１０１をプリンター１０２へ固定す
るためのねじを受けるためのものである。 ［NEBの構成］NEB１０１の構成を図６に示す。＋５Ｖ電
源１７７からNEB１０１へ電気を供給することによっ
て、すべての回路に電気が供給される。＋５Ｖの電圧
は、電圧変換装置１７８及び１７９へも供給される。電
圧変換装置１７８は、−９Ｖの電圧をトランシーバー１
７１へ供給し、また電圧変換装置１７９は、＋１２Ｖの
電圧をフラッシュEPROM１７４へ「フラッシュするため
に」（つまり、EPROMを再プログラムするために）供給
する。

【００２８】ネットワーク・NEB制御論理回路５００は、
ネットワーク制御部５１０及びNEB制御論理回路５２０
を含む、単一の１４４ピンアプリケーション用集積回路
（ASIC）であることが好ましい。ネットワーク制御部５
１０はナショナルＤＰ８３９０２A「ST-NIC」Ethernet
コントローラーと互換性のある、NCRマクロセルであ
り、このコントローラーの詳細はナショナルセミコンダ
クター社の１９９３年版ローカルエリアネットワークデ
ータブック（Local Area Network Data Book）、ナショ
ナルセミコンダクターp/n４０００５５に示されるとお
りである。ネットワーク制御部５１０は、CSMA/CD-タイ
プ（キャリア検知多重アクセス／衝突検出）ローカルエ
リアネットワークとインターフェースするように設計さ
れている。

【００２９】ネットワーク制御部５１０は、ＲＪ−４５
コネクタ３０１に直接接続し、同軸コネクタ３０２へ
は、トランシーバー１７１を介して接続する。同軸コネ
クタ３０２は、ナショナル半導体ＤＰ８３９２同軸トラ
ンシーバーインターフェースであることが好ましく、そ
の詳細は、ナショナルセミコンダクター社のローカルエ
リアネットワークデータブックに示されている。ネット
ワーク制御部５１０はまた、Ethernetデータのための入
出力パケットバッファとして利用される、８ＫＢのSRAM
１７６につながれている。このメモリのアクセス時間
は、約７０ns以下であることが好ましい。

【００３０】NEB制御論理回路５２０は、ネットワーク
制御部５１０と、マイクロプロセッサー１７３と、メモ
リ装置であるEPROM１７４およびDRAM１７５との間のイ
ンターフェースを提供する。また、NEB制御論理回路５
２０は、不揮発性RAM（NVRAM）１８０とインターフェー
スする。このNVRAM１８０は、NEB１０１を内蔵するプリ
ンター１０２のパワーサイクリング中の初期化データの
記憶部のために使用される、２５６バイトの電気的に消
去可能プログラム可能シリアルメモリである。プリンタ
ーが最初にネットワークにインストールされたときに、
プリンターがオフ・オンの一巡をした後に、NEBソフト
ウエアがインストール用のパラメーターをリカバーする
ために、ネットワーク及びプリンター構成パラメーター
がNVRAM１８０へ書き込まれる。

【００３１】また、NEB制御論理回路５２０は、デバッ
グを行うためにシリアルデータ列を送受信するためのデ
ータ受信ピン６０１（ＲＸ）とデータ送信ピン６０２
（ＴＸ）とを持つ、シリアルポートコネクタ６００へつ
ながれている。NEB制御論理回路５２０は、現在受信デ
ータ線上にあるデータを感知し、定間隔でシリアルビッ
トをサンプリングする。この方法は、後に詳しく説明す
る。

【００３２】NEB１０１の中央処理部はマイクロプロセ
ッサー１７３であり、好ましくは、インテル８０C１８
８EA−２０８−ビットプロセッサーである。このプロセ
ッサーの詳細は、インテル社の８０C１８６EA／８０１
８８EAユーザーマニュアル、インテルp/n２７０９５０
−００１に記されている。このプロセッサーは、８ビッ
トプロセッサーで、ダイレクトメモリアクセス（DM
A）、割り込み機能、タイマー、及びDRAMリフレッシュ
制御機能を持つ。AMD８０C１８８−２０８−ビットマイ
クロプロセッサーのような、他のプロセッサーを代わり
に使用してもよい。２５６ＫＢのフラッシュEPROM１７
４及び５１２ＫＢのDRAM１７５は、NEB制御論理回路５
２０を介してマイクロプロセッサー１７３につながれて
おり、３２ＫＢのSRAM２００（プリンターインターフェ
ースカード１５０と共有されている）は、アービター制
御論理回路４００を介してマイクロプロセッサー１７３
につながれている。４０ＭＨｚ、５０ｐｐｍの水晶発振
器１７２は、プリンターインターフェースカード１５０
のマイクロプロセッサー１５１へ供給されるクロック信
号と、非同期で完全に異なるクロック信号を、マイクロ
プロセッサー１７３に供給する。

【００３３】マイクロプロセッサー１７３は、制御ファ
ームウエアと印刷アプリケーションソフトウエアを記憶
するフラッシュEPROM１７４に記憶された命令を実行す
る。電源投入時の自己診断（POST）を終えると、コード
は選択的に高性能５１２ＫＢDRAM１７５へ移動する。こ
のDRAM１７５は、実際の実行では、約８０nsのアクセス
時間を持つことが好ましい。後述するように、LAN１０
０からフラッシュEPROM１７４を、再プログラム、つま
り、「フラッシュ」することが可能である。

【００３４】図７は、フラッシュEPROM１７４に記憶さ
れているコードブロック、つまりモジュールの数例を示
す図である。XPLモジュールは、プリンター１０２とNEB
１０１間に標準化されたインターフェースを供給する。
MLID（マルチリンクインターフェースドライバ）は、ネ
ットワーク接続の最下層である専用コード（ハードウエ
ア補助モジュール、又はHSM）の一部と共にリンクす
る、Novellコード（メディア補助モジュール、又はMS
M）の一部である。また、LSL（リンク補助層）は、下層
のMLIDとその上層にあるいくつかのプロトコルスタック
間のマルチプレクサとして機能する、Novellコードの一
部である。CNETXは、ローカルDOSのような機能呼び出し
を、OPEN、READ、WRITE、CLOSEのようなファイル機能を
提供するネットワーク機能呼び出しへ変える、専用コー
ドである。

【００３５】PRETASKモジュールは、以下に示すよう
に、いかなるフレームタイプが上記の様々なプロトコル
スタックのどれに関連するかを識別する。MEB１０１は
複数のプロトコルスタックを補助するため、このモジュ
ールはNEB１０１が作動しているかぎり存在する。Novel
lのIPX/SPXプロトコルスタックは、フラッシュEPROM１
７４に含まれており、SAPつまりサービスアドバタイジ
ングプロトコルによって補助されている。SAPは、アク
ティブ及び非アクティブなネットワーク要素をリストに
するファイルサーバーのバインダリー（bindery）へ、
機器がそれ自身を登録できるようにした、Novellのコン
セプトである。プリントサーバーはある特殊なバインダ
リー項目であるため、SAPはNEB１０１をCPSOCKETを介し
て登録し、また、NEB１０１がプリントサーバーとして
構成されている場合には、SAPはプリントサーバーをNet
Wareバインダリーにも登録する。

【００３６】CPRINTSERVERは、Novellプリントサーバー
アプリケーションが専用に実行する。このモジュールは
自己発生印刷バナー（banner）と、ユーザーへの完了及
び例外状態の通知と、印刷データ及び情報コマンドのプ
リンターエンジンへの送信とを提供する。これは、CPRI
NTSERVERがローカルプリンター（つまり、NEB１０１が
内蔵されているプリンター１０２）の作動のみを行い、
遠隔地のRPRINTERを動かすことができないという点で、
Novellのプリントサーバーとは異なる。このプログラム
は、印刷ジョブを継続するための印刷データチャンネル
を所有している。RPRINTERは、NovellのRPRINTERプリン
トアプリケーションが専用実行する。このモジュール
は、Novellプリントサーバーアプリケーションによって
データをLAN１００の何処かへ送信する、従属アプリケ
ーションである。

【００３７】TCP/IPプロトコルスタックは、その内部に
ユーザーデータグラムプロトコル（UDP）と、逆アドレ
ス分解プロトコル（RARP）と、BootP補助とを持つ。INT
ERRUPTは、TCP/IPタスクの為の割り込み取り扱い部であ
り、TIMERTICKはUNIXのTCP/IPネットワークタスクのた
めのタイマーチック（timer tick）である。LPRINTSERV
ERはTCP/IPプリントサーバーアプリケーションであり、
印刷ジョブを継続するための印刷データチャンネルを所
有している。

【００３８】CPSOCKETプログラムは、全てのプロトコル
スタックのために動作する。プログラムは接続リクエス
トや、データダウンロードリクエストや、遠隔地の装置
からのサービスのリクエスト等に応答し、中間処理通信
を介して他のタスクへ状態及び制御を供給する。典型的
なCPSOCKETは、NEB１０１とプリンター１０２間の状態
及び制御チャンネルを持っているため、状態チャンネル
を介してプリンター状態を得る機能を持つのは、このタ
スクだけである。CPSOCKETは、Novellオリエントの状態
と制御機器（CPNET）間、又はUNIXオリエントの状態と
制御機器（cpnet）間の、ネットワーク接続及びパケッ
トの内容を取り扱う。MONITORは、タスクの生成と、タ
スクの終了と、マイクロプロセッサーディスパッチ（mi
croprocessor dispatch）とを行う、専用マルチタスク
モニターである。MONITOR はまた、メモリ管理サブモジ
ュールMEMGET及びMEMFREEを持つ。RESIDENTは、NVRAM読
み込み及び書き込み、FLASHコード、ROMベースのデバッ
ガー、ハードウエアタイマーチック、及び他の基本的な
機能などの、一般的なサービスを提供する、ルーチンの
ブロックである。POSTは起動時の自己診断モジュール
で、電源供給開始時のNEBハードウエア及びソフトウエ
アの保全度を確認する。

【００３９】フラッシュEPROM１７４は、ネットワーク
ボードや、ハードウエア構成や、ボード修正番号などに
独特の、メディアアクセス制御（MAC）アドレスのよう
なボード不変の情報及びソフトウエアバージョン番号の
ような可変情報を記憶する、ネットワーク識別ファイル
（NIF）ブロックも記憶する。NIFブロックの情報は、フ
ラッシュEPROM１７４が互換性の無いイメージデータで
再プログラムされていないことを確認する為に使用され
る。このNIFブロックは、後で図１３を参照して詳しく
説明する。

【００４０】NEB１０１とプリンターインターフェース
回路１５０間の全ての通信は、３２ＫＢの共有SRAM２０
０を介して行われる。アービター制御論理回路４００
は、好ましくは単一の１００ピンASICであり、プリンタ
ーインターフェースマイクロプロセッサー１５１による
２バイト幅のメモリアクセスと、NEBマイクロプロセッ
サー１７３による１バイト幅のメモリアクセスとの調整
を行う。なお、それぞれのメモリアクセスは、完全に独
立したものである。

【００４１】一般的に言えば、マイクロプロセッサー１
７３の８ビットデータバスが搭載されたNEB１０１は、
バス制御論理回路４１０と通信し、また、マイクロプロ
セッサー１５１の３２ビットデータバスが搭載されたプ
リンターインターフェースカード１５０はバス制御論理
回路４２０と通信する。それぞれのバスからのメモリア
クセスは、共有メモリアービター４３０を経由しておこ
なわれ、この共有メモリアービター４３０はどちらのバ
スが優先されるべきかを判断し（後で説明するアービト
レーション技術による）、優先権のあるバスがSRAMイン
ターフェース４４０を介してSRAM２００へアクセスする
ことを許可する。割り込み制御レジスタ４５０は共有メ
モリアービター４３０を介してアクセスされ、一方のマ
イクロプロセッサーが他方のマイクロプロセッサーへ割
り込めるようにする。 ［NEBの機能性］大まかに言えば、NEB１０１は、プリン
ター１０２をLAN１００へつなぎ、プリンター１０２を
応答可能でインタラクティブなネットワークメンバーに
する、通話型ネットワーク回路ボードである。NEB１０
１は、印刷ジョブ情報及び状態リクエストをLAN１００
から受信し、印刷データ及び状態コマンドを実行するた
めにプリンター１０２へ送信し、状態情報をプリンター
１０２から受信し、更に、その状態情報をLAN１００へ
返す。

【００４２】従って、NEB１０１はRPRINTER遠隔プリン
ターサービス及びPSERVERプリントサーバー機能を実行
するだけでなく、様々な種類の情報及び制御特性をネッ
トワークのメンバーに提供することができる。NEB１０
１を介して、ネットワークメンバーは、印刷ジョブの数
や、１つのジョブ当たりのページ数、１分当たりのペー
ジ数、１つのジョブ当たりの時間、１日当たりの全ペー
ジ数、１日当たりのジョブの数など、NEBに記憶されて
いる非常に多くの状態情報にアクセスすることができ
る。更に、例えば、ネットワークに接続されたＰＣから
プリンターのフロントパネル機能を試験するなど、ネッ
トワークからプリンター１０２へ、多量の制御情報が供
給されることもある。

【００４３】ネットワークトラフィック（network traf
fic）の全ては、トランシーバー１７１を介してネット
ワーク制御部５１０とインターフェースするBNCコネク
タ３０２もしくは、ネットワーク制御部５１０に直接イ
ンターフェースするＲＪ−４５コネクタ３０１のどちら
かを介して、NEB１０１に入出力される。ユーザーがス
イッチの位置を動かす必要性を省くために、NEB１０１
は、上記２つのうちのどちらのコネクタがネットワーク
につながれているかを自動的に検出する、ハードウエア
及びソフトウエアを含む。ネットワーク通信は、選択さ
れたコネクタとボードの残りとの間で、ネットワーク制
御部５１０と、選択されたコネクタ上のネットワークト
ラフィックとマイクロプロセッサー１７３のデータバス
との間のデータの流れを制御する、NEB制御論理回路５
２０とを用いて行われる。

【００４４】マイクロプロセッサー１７３によって実行
される全てのソフトウエアモジュールは、フラッシュEP
ROM１７４に格納されている。タイマーチックやNVRAM読
み込み等のように、常に必要とされる下層モジュールの
いくつかはEPROM１７４から直接実行することもできる
が、ほとんどの部分について、マイクロプロセッサー１
７３はソフトウエアモジュールをフラッシュEPROM１７
４から直接実行することはせず、これら必要なモジュー
ルをDRAMから実行する為に、選択的にDRAM１７５へロー
ドする。こうすることにより、NEB１０１の構成を柔軟
性のあるものにするために、DRAM１７５から実行するよ
うにフラッシュEPROM１７４からリトリーブされるこれ
ら特定のモジュールを選択することができる。

【００４５】例えば、多くの通信プロトコルタイプがLA
N１００でブロードキャストされているため、NEB１０１
はそのフラッシュEPROM１７４中に、多重プロトコルを
補助するためのソフトウエアモジュールを持つ。NEB１
０１は、使用されているプロトコルのタイプを判定する
ために、異種ネットワーク上のネットワークトラフィッ
クを観察し、判定したプロトコルに対応するプロトコル
スタックをDRAM１７５へロードする。

【００４６】新しいプロトコルスタックを含む可能性の
ある新しいイメージデータでフラッシュEPROM１７４を
再プログラムすることは、DRAM１７５を介しても行われ
る。ネットワーク又はシリアルポートコネクタ６００か
ら受信されるコマンドなどの、再プログラムの為の新し
いイメージデータ及びコマンドが受信されると、ソフト
ウエア再プログラムモジュールがEPROM１７４からDRAM
１７５へロードされる。マイクロプロセッサー１７３
は、このモジュールをDRAM１７５から実行し、新しいフ
ァームウエアイメージデータがNEB１０１の構成と互換
性があることを確認し、互換性があると判断すると、EP
ROM１７４を以下に詳しく示すように、再プログラムす
る。

【００４７】DRAM１７５からロードされたプロトコルス
タックを実行するマイクロプロセッサー１７３は、その
プロトコルを使用している他のLANメンバーと、ネット
ワーク通信を行うことができる。印刷ジョブデータはネ
ットワーク制御部５１０によって受信され、NEB制御論
理回路５２０を介してマイクロプロセッサー１７３へ送
られる。マイクロプロセッサー１７３は、その印刷ジョ
ブデータを共有メモリSRAM２００へ書き込み、プリンタ
ーマイクロプロセッサー１５１はその共有メモリSRAM２
００からデータを読み出し、そのデータに従ってプリン
ターエンジン１６０を操作する。更に、マイクロプロセ
ッサー１７３及び１５１は、それぞれお互いのマイクロ
プロセッサーの共有メモリの他の部分に、メッセージデ
ータを書き込むことができる。

【００４８】上記に説明したとおり、共有SRAM２００へ
のアクセスは、調停優先順位技術に基づいて、アービタ
ー制御論理回路４００によって調停される。アービター
制御論理回路４００は、マイクロプロセッサーが共有SR
AMに先着順にアクセスすることを許可し、また、高優先
プロセッサーがアクセスを行っている間に待機状態を低
優先プロセッサーに示すことにより、２つのマイクロプ
ロセッサーの同時アクセスを互いにインターリーブす
る。２つのマイクロプロセッサーが全く同時にアクセス
した場合には、NEB１０１のマイクロプロセッサー１７
３が任意に優先される。

【００４９】共有SRAM２００の大部分はリングバッファ
として構成され、NEBマイクロプロセッサー１７３はそ
こに印刷データを書き込み、プリンターインターフェー
スマイクロプロセッサー１５１はそこから印刷データを
読み込む。それぞれのプロセッサーがデータブロックを
書き込み又は読み込む度に、プロセッサーがアクセスす
べき次の場所を示すために、SRAM２００の他の場所に記
憶されている「プット（put）」ポインターまたは「ゲ
ット（get）」ポインタをそれぞれ更新する。

【００５０】この構成により、プットポインタ及びゲッ
トポインタをお互いに比較することにより、書き込みプ
ロセッサーは書き込み可能な領域がメモリ中にあるか否
かを判断することができ、読み込みプロセッサーは読み
込むべき残りのデータが存在しているか否かを判断する
ことができる。この２つのプロセッサー間の共有メモリ
の競合の回数を減らすために、NEBマイクロプロセッサ
ー１７３は所定の時間、メモリへの書き込みを停止し
（これに伴い、読み込み及びポインターの更新を停止す
る）、プリンターインターフェースマイクロプロセッサ
ー１５１が追い付くまで、プロセッサー１５１が単独で
メモリにアクセスするようにする。この動作は後で詳し
く説明する。

【００５１】シリアルポートコネクタ６００は、NEB１
０１を外部コンピューターからデバッグできるようにす
るために設置される。シリアルポートコネクタ６００
は、NEB制御論理回路５２０につながれており、シリア
ルポートコネクタ６００のデータ受信ピン６０１からシ
リアルデータを受け付け、マイクロプロセッサー１７３
とビット単位でシリアルデータを通信する。また、シリ
アルデータの最初のビットが、そのマイクロプロセッサ
ー１７３のマスク不可能な割り込みを作動させるよう
に、マイクロプロセッサー１７３はNEB制御論理回路５
２０を構成する。そして、マイクロプロセッサー１７３
はシリアルデータのデータビットを８ビットのワードに
組み立てる。更に、NEB制御論理回路５２０はマイクロ
プロセッサー１７３のデータバスを監視し、そのデータ
バス上に存在するデータのシリアル列を、シリアルポー
トコネクタ６００のデータ送信ピン６０２へ渡す。この
動作は後に詳しく説明する。 ［ネットワークハードウエア接続の自動検出］ネットワ
ークインターフェースカードは、一般的に、ネットワー
クケーブルをLANへ接続する為の、数種の異なるタイプ
の物理的接続手段を提供する。例えばNEB１０１は、１
０BASE−２同軸ケーブルをつなぐことのできるBNCコネ
クタ３０２及び、１０BASE-T非シールドツイストペア
（UTP）線をつなぐことのできるＲＪ−４５コネクタ３
０１を有する。シールドツイストペア（STP）線の為のI
BMデータコネクタや光ファイバーケーブルの為のＳＴ光
ファイバーコネクタ等、他の物理的接続も可能である。

【００５２】典型的には、ネットワークインターフェー
スカードが数個のコネクタの一つを介してLANに接続さ
れたときは、LANとの接続を設定又は変更するユーザー
は、データが適切なコネクタを通してやり取りされるよ
うに、LANケーブルを適切なコネクタに挿入しなければ
ならないだけでなく、ハードスイッチ、又は「ジャンパ
ー（jumpers）」の位置を物理的に変更しなければなら
ない。

【００５３】しかし、ユーザーの手違いによって、ジャ
ンパーを変更することを忘れる可能性や、設定された接
続にそぐわない状態にジャンパーを変えてしまう可能性
がある。そのような場合、言うまでもなく、カードはネ
ットワークと全く会話することができない。これらの問
題を弁別して訂正するために、時間や、人力や、コンピ
ュータ資源を無駄に費やす結果となる。どのコネクタが
LANに接続されているかを自動的に感知し、そのコネク
タを通してデータをやり取りするネットワークインター
フェースカードは、接続の設定及び／又は変更処理を大
幅に能率的にする。

【００５４】本発明は、テストによって上記のようにハ
ードウエアを自動検出し、コネクターそれぞれのネット
ワークへの接続性を調べ、そして一つのコネクターを選
択することにより、ネットワーク通信がその選択された
コネクタとボード上のプロセッサ間で行われるようにす
る。概略としては、ネットワーク制御部は、第１のコネ
クタがネットワークに電気的に接続されていることを検
出する第１検出部と、第２のコネクタが不適切に終端し
ていることを示す「ジャバー（jabber）」ビットを記憶
する、プロセッサーが読み出すことのできる第１レジス
ターとを含む。やはりプロセッサーが読み出すことので
きる第２レジスターは、前記第１検出部が第１のコネク
タがネットワークに電気的に接続されていることを検出
したことを示す、「リンク良好（good-link）」ビット
を記憶する。また、プロセッサーが書き込むことのでき
る制御レジスタは、選択ビットを記憶する。この制御レ
ジスタは、記憶されている選択ビットに応じて選択信号
を出力する。

【００５５】マイクロプロセッサーはソフトウエアによ
って制御される選択処理を次の方法によって実行する。
即ち、（１）第１のコネクタ（ここではＲＪ−４５、コ
ネクタ３０１）を選択する選択信号を出力させるよう
に、制御レジスタに選択ビットを書き込み、（２）リン
ク良好ビットを第２レジスタから読み出し、（３）リン
ク良好ビットがネットワークへの電気的な接続を示す時
に選択ビットの状態を保持し、（４）リンク良好ビット
がネットワークへの電気的な接続を示さない時に、第２
のコネクタ（ここではUTP、コネクタ３０２）を選択す
る選択信号を出力させるように、制御レジスタに選択ビ
ットを書き込み、（５）ジャバービットを第１レジスタ
から読み込み、（６）ジャバービットが第２コネクタの
電気的に不適切な終端であることを示さない場合に、選
択ビットの状態を保持し、（７）ジャバービットが第２
コネクタが電気的に不適切な終端状態にあることを示す
場合に、選択処理を繰り返す。この手順により、それは
ボードの電源が投入されてしばらくたった後に、選択処
理を行なうことができる。一度選択されると、ボードに
電力が供給されている間中保持される。

【００５６】具体的には、図８を参照して説明すると、
BNCコネクタ３０２（トランシーバー１７１を介して）
と、ＲＪ−４５コネクタ３０１は、それぞれネットワー
ク制御部５１０のセレクタ５１１につながれている。ネ
ットワークトラフィックは、セレクタ５１１の状態に応
じて、バス１８１及びBNCコネクタ３０２又はＲＪ−４
５コネクタ３０１を介して、マイクロプロセッサー１７
３に入出力される。セレクタ５１１の位置は、制御レジ
スタ５２１の出力によって判断される。

【００５７】ＲＪ−４５コネクタ３０１がLANに接続す
ると、電流がコネクターに供給される。従って、ネット
ワーク制御部５１０は、ＲＪ−４５コネクタ３０１が電
気的にLAN１００に接続されていることをＲＪ−４５コ
ネクタ３０１が判断するところを監視する、リンク良好
検出部５１２を含む。８３９０２ネットワーク制御部に
おいては、リンク良好検出部５１２は、開放ドレイン型
（open drain）のＮ−チャンネルデバイスとして構成さ
れている。電流がＲＪ−４５コネクタ３０１で検出され
ると、リンク良好検出部５１２からの出力は低くなり、
状態LED３０５が点灯することにより、電気的に接続し
ていることを示す。反対に、ＲＪ−４５コネクタ３０１
に電流がない場合、リンク良好検出部５１２からの出力
は高くなり、状態LED３０５は消灯する。リンク良好ビ
ットは、NEB制御論理回路５２０のリンク良好レジスタ
５２２にも入力される。これにより、マイクロプロセッ
サー１７３はリンク良好信号の状態を読み込めるように
なる。

【００５８】BNCコネクタ３０２などのBNCコネクタは、
例えば、LANにT−タイプの同軸アダプタを用いてつなが
れたときなど、コネクタが適切に終端するまでジャバー
し続ける。ネットワーク制御部５１０は、当業者に知ら
れる方法でBNCコネクタ３０２でジャバリングがあるか
どうかを検出するジャバー検出回路５１３を含み、その
検出結果をジャバーレジスター５１４に書き込む。従っ
て、ジャバーレジスタ５１４は、BNCコネクタ３０２が
適切に終了したか否かを示すビットを含む。そして、こ
のジャバービットはソフトウエアによって読み込まれ
る。

【００５９】マイクロプロセッサー１７３は、フラッシ
ュEPROM１７４に格納されているソフトウエアモジュー
ルを実行することによって、セレクタ５１１の状態を制
御する。制御の方法は、以下に図９のフローチャートを
参照にして説明する。NEB１０１が投入された後（ステ
ップＳ９００）、マイクロプロセッサー１７３は、０を
制御レジスタ５２１にバス１８１を介して書き込むこと
により、セレクタ５１１をＲＪ−４５の位置へ設定する
（ステップＳ９０１）。プログラムはリンク良好レジス
タ５２２の状態を読み込み（ステップＳ９０２）、そし
て、リンク良好レジスタ５２２に記憶されたビットが低
レベルならば（電流を示唆する）、プログラムはＲＪ−
４５コネクタ３０１がLAN１００に接続され、処理を抜
けて、セレクタ５１１をＲＪ−４５の位置に残しておく
（ステップＳ９０３、Ｓ９０４）。

【００６０】リンク良好検出部５１２を構成するＮ−チ
ャンネルデバイスのスイッチングにおいて、固有の遅れ
があるために、電気的接続を検出するための充分な時間
をリンク良好検出部５１２に与えることが必要である。
従って、リンク良好レジスタ５２２に記憶されているビ
ットが高レベルならば（電気的接続がないことを示
す）、プログラムはリンク良好レジスタ５２２を繰り返
し読み込み、読み出した内のどれかが低レベルならば、
処理を抜けて、セレクタをＲＪ−４５の位置に留めてお
く（ステップＳ９０５−Ｓ９０６−Ｓ９０２）。しか
し、読み込みを５００回繰り返してもリンク良好レジス
タ５２２に記憶されているビットが高レベルである場合
は、プログラムは１を制御レジスタ５２１へ書き込むこ
とによって、セレクタ５１１をBNCの側に設定する（ス
テップＳ９０７）。

【００６１】そして、プログラムはジャバーレジスタ５
１４を読み込む（ステップＳ９０８）。ジャバーレジス
タ５１４の状態が低レベルならば（BNCコネクタ３０２
が適切に終端し、BNC接続があることを示す）、プログ
ラムは処理を抜けて、セレクタ５１１をBNCの側に残し
ておく（ステップＳ９０９及びＳ９１０）。ジャバービ
ットの状態が高レベルの場合（BNCコネクタ３０２が不
適切に終端し、LAN１００に接続されていないことを示
す）、プログラムはステップＳ９０１へ戻り、セレクタ
５１１をＲＪ−４５の位置へリセットする。そして、Ｒ
Ｊ−４５又はBNC接続が設定されるまで、プログラムは
定期的に再実行される。

【００６２】このように、NEB１０１はBNCコネクタ３０
２とＲＪ−４５コネクタ３０１の間を断続し続け、特定
のコネクタがLAN１００に接続されたことをトグルする
度に確認する。この構成により、電源投入時（及び接続
がなされるまで）に、NEB１０１は、操作者が実際にス
イッチを変えることを必要とせずに、そのBNCコネクタ
３０２又はＲＪ−４５コネクタ３０１がネットワークに
接続されたか否かを判断することができる。従って、NE
B１０１が、LAN１００につながれていないコネクタを通
してLAN１００と通信しようとする可能性がなくなる。

【００６３】本実施の形態において、電力が供給されて
いる現サイクル中、選択されたハードウエア接続は保持
される。電力が供給されている現サイクル中において選
択がなされた後に、ハードウエア接続が有効でなくなっ
たときを感知し、選択処理を繰り返し、コネクタを変更
することを許可するソフトウエアを実行することは可能
である。これにより、一つの接続から他の接続へのダイ
ナミックな切り換えを可能にする。 ［ネットワークプロトコルセンサー］マルチプロトコル
システムにおける適切な操作を確実にし、またネットワ
ーク上で使用されるプロトコル及びフレームタイプに関
する不適切な前提を作らせないようにするために、NEB
１０１は、ネットワークトラフィックで使用されるフレ
ームタイプを決定し、NEB１０１が使用することのでき
る数種の異なるプロトコルのうちのある一つにこれらの
フレームタイプを関連させるための自動プロトコル判断
を使用する。特に、フラッシュEPROM１７４に格納され
ているPRETASKモジュールの使用を通じて、NEBマイクロ
プロセッサー１７３は、どのフレームタイプがネットワ
ークトラフィックのために使用されているかを判断し、
そのフレームタイプを数種の異なるプロトコルの一つに
関連づけ、そのプロトコル及び検出されたフレームタイ
プを使用したネットワーク通信を続けるために、フラッ
シュEPROM１７４からプロトコルスタック（IPX/SPX又は
TCP/IP等）をロードすることができる。

【００６４】図１０乃至図１４は、この処理を説明する
為の図である。図１０は、フラッシュEPROM１７４にロ
ードされたPRETASKソフトウエアモジュールに基づい
て、NEBマイクロプロセッサー１７３によって実行され
る処理ステップを示すフローチャートである。PRETASK
は、異なってはいるが、PRESCANソフトウエアモジュー
ルに似ている。PRESCANソフトウエアモジュールは、審
査中の特許出願番号第０７／９７８，４０９の、「ロー
カルエリアネットワーク上で扱われるデータパケットの
形式を適応判断する方法及び装置（Method And Apparat
us For Adaptively Determining The Format Of Data P
ackets Carried On A Local Area Network）」に示され
ている通りである。

【００６５】ステップＳ１００１で、マイクロプロセッ
サー１７３はMLID（マルチリンクインターフェースドラ
イバ）をフラッシュEPROM１７４からDRAM１７５へロー
ドし、MLIDを実行開始する。上記のとおり、MLIDはネッ
トワークと通信する、最下層ソフトウエアである。した
がって、MLIDはネットワーク線上で扱われるネットワー
クフレームパケットへの直接のソフトウエアインターフ
ェースとして振る舞う。

【００６６】ステップＳ１００２において、マイクロプ
ロセッサー１７３はMLIDの上層にLSL（リンク補助層）
をロードし、LSLを実行開始する。LSLは、下層のMLIDと
その上層にロードされる様々なプロトコルスタックとの
間の、マルチプレクサとして機能する。特に、LSLは、
ネットワーク上でフレームパケットを運ぶ、様々なフレ
ームタイプの登録を受け入れる。従って、例えばEthern
et環境では、LSLは８０２．２、８０２．３、Ethernet_
II、Ethernet_Snap等の登録を受け入れ、またToken-rin
g環境では、LSLは８０２．５、及びToken_Ring_Snapの
登録を受け入れる。フレームタイプをLSLに登録するこ
とにより、LSLより上層のソフトウエアモジュールは登
録されたフレームタイプに適合する全てのフレームパケ
ットをモジュールに供給するように、LSLに命令する。

【００６７】ステップＳ１００３において、マイクロプ
ロセッサー１７３はLSLより上層にPRETASKをロードす
る。上記のとおり、PRETASKは、NEB１０１が通信を受け
入れられた様々なプロトコルに、どのフレームタイプが
関連するかを識別する。ステップＳ１００４で、LSLか
ら受信するために、PRETASKはMLIDにサポートされた全
てのフレームタイプを登録する。従って、本実施の形態
におけるEthernet環境では、PRETASKは８０２．２、８
０２．３、Ethernet_II、Ethernet_SnapをLSLに登録
し、これにより、登録されたフレームパケットに適合す
る全てのフレームパケットをPRETASKに供給するよう
に、LSLに命令する。

【００６８】処理はステップＳ１００５へ進み、MLIDと
LSLはネットワークのトラフィックを監視する。特に、
ステップＳ１００５では、ネットワークはブロードキャ
ストトラフィック手段を監視して、トラフィックの行き
先が決定されていない（つまり、行き先はどこでもよ
い）ことを観察する。通常、ブロードキャストトラフィ
ックは、行き先のMACアドレス、例えば１６進法のＦが
１２並んでいるアドレスなどのグローバルな特定によっ
て識別される。LANブロードキャストトラフィックが検
出されるまでは、PRETASKは何もしない。

【００６９】PRETASKを実行中のこの時点では、様々な
ソフトウエアモジュールの関係は図１１に示すとおりで
ある。図から分かるように、それぞれが異なるフレーム
タイプを用いる異なるプロトコルを起動している機器１
８２、１８３、１８４、及び１８５などの複数のネット
ワーク機器全てが、一つのLAN１００に接続する可能性
がある。図１１において、機器１８２はNovelタイプの
機器で８０２．２フレームタイプを使用するIPX/SPXプ
ロトコルを起動しており、機器１８３はUNIXタイプのネ
ットワーク機器でEthernet_IIフレームタイプを使用す
るTCP/IPプロトコルを起動しており、機器１８４はMaci
ntoshタイプの機器でEthernet_Snapフレームタイプを使
用するEtherTalkプロトコルを起動しており、機器１８
５は不明のフレームで、８０２．３フレームタイプを使
用するプロトコル機器である。言うまでもなく、図１１
に示す組み合わせは図示のためだけのものであり、これ
に限られるものではなく、例えば、NovellのIPX/SPXが
８０２．３フレームタイプ又は他のフレームタイプを使
用することも可能である。ただし、それぞれのプロトコ
ルが唯一のフレームタイプにのみ、関連づけられなけれ
ばならない。

【００７０】NEB１０１はまたLAN１００に接続されてお
り、MLID１８６の上層にロードされたLSL１８７を含
む。PRETASK１８８は、LAN１００上にブロードキャスト
される異なるフレームタイプをそれぞれ登録したものと
して示されている。従って、図１１に示すように、PRET
ASK１８８は、８０２．２を１８９に、Ethernet_IIを１
９０に、Ethernet_Snapを１９１に、そして８０２．３
を１９２に登録している。

【００７１】LANブロードキャストトラフィックが検出
されると、ステップＳ１００６へ進み、LSLはPRETASKへ
フレームパケットを供給する。ステップＳ１００７で、
そのフレームパケットで使用されているプロトコルを識
別するために、PRETASKはフレームのプロトコルのヘッ
ダを復号する。このヘッダへのオフセットは、プロトコ
ルが使用しているフレームタイプによって異なる。下記
のテーブルは１６進法による値と、異なるプロトコルを
識別するためのプロトコルのヘッダの数例を含む。 １６進法値 プロトコルタイプ ０８００ IP ０８０６ ARP ８０９Ｂ EtherTalk ８１３７ IPX/SPX 図１２はこの手順を示す。図１２から分かるように、ネ
ットワーク機器１８２は、８０２．２フレームタイプを
使用するブロードキャストフレームパケットを発する。
図１１の１８９にPRETASKはLSLに８０２．２を登録して
いるため、LSLはそのフレームパケットをPRETASKに提供
する。そのフレームタイプで使用されているプロトコル
を判定するために、PRETASKは上記のテーブルを使用し
てそのフレームのプロトコルのヘッダーを復号する。

【００７２】図１０のステップＳ１００８において、PR
ETASKは、LSLから受信したばかりのフレームタイプの登
録を取り消す。従って、図１２の１８９aに示すとお
り、PRETASKは８０２．２の登録を取り消す。ステップ
Ｓ１００８では、全ての場合に登録を取り消す場合を示
しているが、登録を取り消さないほうがより好ましい場
合もある。特に、それぞれ異なるプロトコルがそれに関
して、受け入れ可能なフレームタイプのリストを持つ場
合である。IPX/SPX及びTCP/ITの受け入れ可能なフレー
ムタイプの例を以下に示す。 IPX/SPX TCP/IP Ethernet_II Ethernet_II Ethernet_Snap Ethernet_Snap ８０２．２ ８０２．３ 上記のリストから、２つのフレームタイプ（Ethernet_I
IとEthernet_Snap）が、異なるプロトコルで使用可能で
あることが分かる。なお、同じフレームタイプを同じLA
N上の異なるプロトコルで使用してもよい。従って、好
ましいモードでは、ステップＳ１００６でPRETASKによ
って受信されたフレームタイプがLSLに登録されていな
いプロトコルで使用可能な場合は、ステップＳ１００８
の登録取消は行われない（後に示すステップＳ１０１０
を参照）。後で受信されたプロトコルをロードするため
に、先に登録されたものと異なる、後で受信されたプロ
トコルのフレームタイプをPRETASKによって適切に検出
し、処理することができるため、この好ましいモードで
は、LANで使用することのできる全てのプロトコルの検
索及び操作をすることができる。

【００７３】ステップＳ１００９において、PRETASK
は、ステップＳ１００７で復号したプロトコルに対応す
るプロトコルスタックをロードする。図１２の例では、
IPX/SPXプロトコルが復号されたので、PRETASKはフラッ
シュEPROM１７４からIPX/SPXプロトコルスタックをロー
ドする。ロードする前に、プロトコルスタックは、LSL
から受信したばかりのフレームタイプ、ここでは８０
２．２で初期化される。

【００７４】ステップＳ１０１０では、新たにロードさ
れたプロトコルスタックは、例えば図１３に示すよう
に、LSLに登録される。図に示すように、IPX/SPXプロト
コルスタックは８０２．２をLSLに登録する。上記のよ
うに登録することによって、登録されたフレームタイプ
（ここでは８０２．２）に適合する全てのフレームパケ
ットを新たにロードされたプロトコルスタックに提供す
るように、IPX/SPXは、LSLに通知する。

【００７５】そして、ブロードキャストトラフィックの
ために引き続きネットワークを観察するために、PRETAS
KはステップＳ１００５へ戻る。LSLが、PRETASKによっ
て登録された残りのフレームタイプに適合するフレーム
パケットを見つけると、LSLは、図１０に示す処理を行
うためにこれらのフレームタイプをPRETASKに供給す
る。このように、例えばTCP/IPプロトコルに関連するフ
レームタイプのような追加フレームタイプが見つかる度
に、フラッシュEPROM１７４から適切なプロトコルスタ
ックがロードされるように、これらのフレームはPRETAS
Kによって処理される。

【００７６】また、図１４に示すように、プロトコルス
タックは既にロードされているため、ネットワーク上で
の操作を開始する。特に、PRETASKが完全に受け身で、
ネットワーク通信をブロードキャストしないのに対し、
IPX/SPXはそれに関するSAPリクエストをブロードキャス
トする。PRETASKによってロードされた他のプロトコル
タスクは、それらに関連するリクエストをブロードキャ
ストしてもよい。例えば、TCP/IPプロトコルスタックが
ロードされた場合、最も近くのネットワークサーバーか
らそのアドレスを得るために、RARPSをブロードキャス
トする。 ［スマートフラッシュ］ローカルエリアネットワークが
より複雑になるにつれて、NEB１０１のようなネットワ
ークインターフェースカードを、最新の技術を用いてグ
レードアップする必要性が出てきた。従って、NEB１０
１は操作用ソフトウエアに組み込まれているため、その
ソフトウエアを後でLAN１００から再プログラムするこ
とができる。例えば、ネットワーク統括者は、統括者の
ＰＣ１０３から新しいデータをダウンロードすることに
よって、フラッシュEPROM１７４のROMファームウエアイ
メージデータを遠隔操作で変更することができる。その
新しいデータは、例えば、パッチコードと、製造テスト
ルーチンと、ファームウエア全体の更新と、異なる言語
バージョンとを含む。

【００７７】典型的なＰＣは、２つ以上のLANに接続さ
れている。例えば、図１５に示すように、ＰＣ１０３は
EthernetのLANであるLAN１００と、Token-ringLANであ
るLAN１９３とに接続しており、実際に両ネットワーク
のネットワーク統括者用ＰＣとして機能してもよい。そ
れぞれのLANはまた、独立したNEBをそれぞれ内蔵する複
数のプリンターに接続されていてもよい。また、他の再
プログラム可能な機器を、これらのLANの一方又は両方
に接続することもできる。従って、ネットワーク統括者
が潜在的に再プログラムすることができる、複数のNEB
や他の機器がある。

【００７８】ある特定のNEBを再プログラムする場合、
ネットワーク統括者はＰＣ１０３から、ネットワークに
接続されている全てのネットワーク機器から適切なフラ
ッシュターゲットを識別するために、そのネットワーク
のバインダリーをスキャンするためのプログラムを稼働
する。適するフラッシュターゲットは、フラッシュ機能
を持ち、Ethernet機器及びToken-ring機器を含む、NEB
のような機器を全て含む。ネットワーク統括者は、再プ
ログラムのために機器の一つを選択し、その機器とのネ
ットワーク通信を確立する。そしてボード上のフラッシ
ュEPROMは、新しいイメージデータでそれ自身を再プロ
グラムする。

【００７９】ネットワーク統括者が、ネットワークに接
続されたいくつかの再プログラム可能ボードをそれぞれ
含む、２つ以上のネットワークを統括している場合があ
るため、統括者は適切なイメージデータが目的のNEBに
送られたことを確認しなければならない。従って、ネッ
トワーク統括者が、NEB１０１上のフラッシュEPROM１７
４を再プログラムしたい場合（NEBはEthernet LANに接
続されている）、送信するイメージデータがEthernetイ
メージデータであることを確認し、NEB１０１の他の機
能と互換性があることを確認しなければならない。

【００８０】互換性がないイメージデータをダウンロー
ドした結果は、破壊的なものでありうる。例えば、ネッ
トワーク統括者が誤ってToken-ringイメージデータをNE
B１０１にダウンロードし、その後にNEB１０１がフラッ
シュEPROM１７４をそのイメージデータで再プログラム
した場合、フラッシュEPROM１７４はEthernet LAN１０
０上で通信を行うことが全くできなくなる。これはつま
り、NEB１０１がLAN１００から再プログラムすることさ
えできないことを意味する。Ethernet LANに関しては全
く「役立たず」のボードとなるわけである。例えば、ホ
ストインターフェース構成（NEBとそれが内蔵されてい
る周辺機器間のインターフェースのタイプ）や、製品構
成（NEBのボードのタイプ）や、プロセッサー構成（ボ
ード上のプロセッサーのタイプ及び速度）や、メモリ構
成（ボードメモリ上の様々な部品のサイズ及び消去性）
における非互換性は、問題となる可能性がある。従っ
て、ある製品の前世代のものがある場合、新しい世代の
ものでしか動かないフラッシングソフトウエアはやはり
「役立たず」のボードとなってしまうのである。

【００８１】互換性のないイメージデータがダウンロー
ドされた場合にこのような悲惨な結果を招かないように
するために、NEB１０１は、実際に再プログラムが行わ
れる前に、ダウンロードされたイメージデータが互換性
のあるものであるかを確認するソフトウエアコードを含
む。具体的には、NEB１０１のフラッシュEPROM１７４
は、NEB１０１のための構成情報を含むネットワーク情
報ファイル（NIF）ブロックを含む、現プログラムイメ
ージデータと、フラッシュEPROM１７４を再プログラム
するためのソフトウエアモジュールとを記憶する。マイ
クロプロセッサー１７３はネットワーク通信を送受信
し、そして新しいプログラムイメージデータをネットワ
ークから受信した時に、マイクロプロセッサー１７３は
その新しいプログラムイメージデータをDRAM１７５へダ
ウンロードし、その新しいプログラムイメージデータが
NIFブロック中の構成情報と互換性があることを確認
し、そして、互換性が確認された場合に限ってフラッシ
ュEPROM１７４を再プログラムする。

【００８２】更に詳しくは、NIFブロックは、恒常的な
アダプタ特有の構成情報を含み、それぞれの個別のNEB
に特有のものである。一例としては、NIFブロックはフ
ラッシュEPROM４１３中のメモリスペースのうち３２バ
イトを占め、それぞれ８バイトの４バンクに分けられ
る。図１６に示すように、NIFブロックは、MACアドレス
情報バンクと、ボードバージョン及び識別情報バンク
と、構成要素識別情報バンクと、一般情報バンクとを含
む。MACアドレス情報バンクは、その名が示すとおり、
ボードに特有のMACアドレスを記憶する。ボードバージ
ョン及び識別情報バンクは、４つのバンクに更に分割さ
れる。NEB以外のネットワークインターフェースカード
をLANにつなぐことも可能なため、製品カテゴリーバン
クはLANにつながれた製品のタイプを識別し、そしてボ
ード修正バンクは製品の修正番号を識別する。

【００８３】ネットワーク物理的媒体バンクは更に２つ
のバンクに分割される。これらは、ボードが使用されて
いる物理的媒体（例えば、Ethernet、Token-ring、FDDI
など）を識別する物理的ネットワークバンクと、ボード
が補助する物理的コネクタ（例えば、Ethernetネットワ
ークの場合は１０baseTと、１０base２と、１０base
５、そしてToken-ringの場合はUTP及びSTP）のタイプを
識別する補助接続バンクである。ホストインターフェー
ス方法バンクでは、ボードを内蔵する周辺機器（NEB１
０１の場合は、プリンター１０２等）へのインターフェ
ースのタイプを識別する。これらのインターフェースタ
イプの例としては、共用RAMや、小型コンピューターシ
ステムインターフェース（SCSI）や、標準パラレルイン
ターフェースや、ＲＳ−２３２Ｃシリアルインターフェ
ースや、セントロニクスパラレルインターフェース等が
ある。

【００８４】構成要素識別情報バンクもまた、いくつか
の更に小さいバンクに分けられている。これらのバンク
は、ボード上のROMや、DRAM及びNVRAMのサイズ及び細か
さと、ROMの消去性を識別する。また、ネットワーク制
御部（Ethernetの場合はＤＰ８３９０２チップ、Token-
ringの場合はTI３８９Ｃ２５）及びホスト制御部（調停
された共用RAM、ＮＣＲ５３Ｃ９０A SCSIコントローラ
ー又はＮＣＲ５３Ｃ８０ SCSIコントローラー）が識別
される。CPU識別バンクには、プロセッサーのタイプと
クロックスピードが記憶される。最後に、一般情報バン
クは、ハードウエア修正レベル等、ボードに関する追加
構成属性を識別するための他のデータを記憶する。

【００８５】次に図１７のフローチャートを参照して説
明する。ネットワーク統括者のＰＣ上のCPFLASHプログ
ラムがバインダリーをスキャンしたときに、NEB１０１
のフラッシュEPROM１７４の再プログラミングが開始さ
れ（ステップＳ１４０１）、潜在的なフラッシュターゲ
ットのリストを統括者に表示する。統括者はターゲット
を選択し（ステップＳ１４０２）、CPFLASHはそのター
ゲットとの通信を確立して、新しいフレームウエアイメ
ージデータをLANへダウンロードし、NEBのDRAM１７５に
記憶する（ステップＳ１４０３）。

【００８６】一度新しいイメージデータがDRAM１７５に
ダウンロードされると、現在実行されているプロトコル
スタックはプログラムされようと（少なくとも潜在的
に）しているので、プログラムされている間はネットワ
ーク通信を行うことができないので、NEBマイクロプロ
セッサー１７３は、そのプロトコルスタックをインアク
ティブにする（ステップＳ１４０４）。マイクロプロセ
ッサー１７３は次に、現在のNIFブロックをフラッシュE
PROM１７４からDRAM１７５にコピーし（ステップＳ１４
０５）、ソフトウエア再プログラミングモジュールを実
行する。

【００８７】そして、ソフトウエア再プログラミングモ
ジュールは、新しいイメージデータが互換性があること
を確認するために、現イメージデータNIFブロックに記
憶されている情報（DRAM１７５にコピーされた情報）を
参照して、その情報を新しいフレームウエアイメージNI
Fブロックに記憶されている情報と比較して、イメージ
データが互換性チェックを行う（ステップＳ１４０
６）。NIFブロックはNEB１０１に関する多量の情報を持
っているため、様々なチェックを行うことによってこの
ような互換性を判断することができる。

【００８８】最初の互換性チェックは、NIFブロックの
物理的ネットワークバンクに記憶されたデータを参照す
ることによって行う、新しいイメージデータが正しいネ
ットワーク媒体のタイプか否かを判断するためのネット
ワーク媒体構成チェックを含む。同様に、２番目の互換
性チェックは、NIFブロックのホストインターフェース
方法バンクとホストインターフェース制御部バンクに記
憶されたデータと新しいイメージデータとを比較するこ
とによって行う、新しいイメージデータが適切なホスト
（例えば、共有RAM又はSCSI）にインターフェースする
ためのイメージデータであるか否かを判断するためのホ
ストインターフェース構成チェックを含む。

【００８９】３番目の互換性チェックは、NIFブロック
の製品カテゴリーバンクとボード修正バンクを参照し、
そのデータを新しいイメージデータと比較することによ
って行われる、新しいイメージデータがEPROMが内蔵さ
れたボードのタイプの為のものであるか否かを判断する
ための製品構成チェックを含む。また、プロセッサー構
成チェックは、新しいイメージデータがボード上のプロ
セッサーと互換性があるか否かを判断するために、NIF
ブロックのCPUバンクを参照することによって行なうこ
とができる。更に、メモリ構成チェックは、新しいイメ
ージデータがボードのメモリと互換性があるか否かを判
断するために、NIFブロックのROMバンク、DRAMバンク、
及び／又はNVRAMバンクに記憶されているデータを新し
いイメージデータと比較することによって行なうことが
できる。NIFブロックに記憶された他の情報を使用する
ことによって、他の互換性チェックを行うこともでき
る。

【００９０】新しいイメージデータが互換性が無いと判
断された場合、現プロトコルスタックは再度アクティブ
にされ（ステップＳ１４０７、Ｓ１４０８）、LAN１０
０を通して、ネットワーク統括者のＰＣ１０３にエラー
を告げ、互換性が無いイメージデータを用いてNEB１０
１を再プログラムする試みがなされたことを知らせる
（ステップＳ１４０９）。

【００９１】反対に、新しいイメージデータが互換性が
ある場合、ボード特有の情報（MACアドレスやボード修
正番号等）を保持するために、新しいイメージデータの
NIFブロックのボード不変部分が、現イメージデータのN
IFブロックの対応する部分で置き換えられる（ステップ
Ｓ１４０７とＳ１４１０）。そしてプログラムは現イメ
ージデータをフラッシュEPROM１７４から消去し、上記
の処理によってオリジナルのNIFブロックを含んでい
る、DRAM１７５に記憶された新しいイメージデータでフ
ラッシュEPROM１７４を再プログラムする。

【００９２】この構成により、互換性の無いイメージデ
ータが誤ってLAN１００からダウンロードされた場合で
も、マイクロプロセッサー１７３が、互換性の無いイメ
ージデータでフラッシュEPROM１７４を再プログラムす
ることがなくなる。そればかりか、ネットワーク統括者
が互換性の無いイメージデータでNEB１０１を再プログ
ラムしようとした場合、NEB１０１は、互換性の無いこ
とを知らせるメッセージをネットワーク統括者に送る。
従って、このような人的なエラーに対応する、失敗する
ことのないメジャーが、安価で効率的な方法で供給され
る。 ［アービトレーション機器］図１８乃至図２０は、プリ
ンターインターフェースカード１５０又はボード上のNE
Bマイクロプロセッサー１７３からのアクセスリクエス
トに応答した、共有SRAM２００のアービトレーションを
説明する図である。

【００９３】図１８は、プリンターアドレス／データバ
ス（A/Dバス）７０１と、印刷アドレスラッチイネーブ
ル（ALE）信号７０２と、プリンターデータイネーブル
（DEN）信号７０４と、プリンタークロック線７０５
と、プリンター準備完了信号７０６とを示す。これらの
信号は全て、プリンターインターフェースコネクタ１７
０を介して、プリンターインターフェースカード１５０
から受信される。具体的には、例えば、A/Dバス７０１
は、プリンターインターフェースカード１５０に搭載さ
れたプリンターマイクロプロセッサー１５１の為のA/D
バスである。プリンターALE信号７０２は、有効なアド
レス情報がA/Dバス７０１上で運ばれた時を示す信号で
あり、そして、プリンターDEN信号７０４は、有効デー
タ情報がA/Dバス７０１上で運ばれた時を示す信号であ
る。プリンタークロック７０５はプリンターマイクロプ
ロセッサー１５１の為の主要クロック信号で、プリンタ
ー準備完了信号７０６は、それが「偽」である場合に、
メモリアクセスが完了していないことと、メモリアクセ
スが完了するまで続けるように、マイクロプロセッサー
１５１が待機状態を挿入しなければならないことを示す
信号である。

【００９４】また、図１５には、NEBアドレス／データ
バス（A/Dバス）７１１と、NEB ALE信号７１２と、読み
込み及び書き込み信号（ＷＲ及びＲＤ）７１４と、NEB
クロック７１５と、NEB準備完了信号７１６とが示され
ている。NEB A/Dバス７１１は、マイクロプロセッサー
１７３のための主要アドレスバスであり、NEB１０１に
搭載された全ての構成要素のアドレス及びデータ情報を
運ぶ。NEB ALE信号７１２は、有効なアドレス情報がA/D
バス７１１上に現われた時を示す信号であり、読み込み
及び書き込み信号７１４は有効データ情報がA/Dバス７
１１上に現われた時を示し、さらに、そのデータを読み
込むか書き込むかを示す信号であり、NEBクロック７１
５は水晶発振機１７２によって供給される主要クロック
信号であり、NEB準備完了信号７１６は、それが「偽」
である場合に、メモリアクセスがまだ行うことができな
いことと、メモリアクセスを行えるようになるまでマイ
クロプロセッサー１７３が待機状態を挿入するように、
NEBマイクロプロセッサー１７３に知らせる信号であ
る。

【００９５】上記のとおり、プリンターマイクロプロセ
ッサー１５１とNEBマイクロプロセッサー１７３は、共
有SRAM２００を介して通信する。共有SRAM２００へのア
クセスリクエストは、プリンターマイクロプロセッサー
１５１とNEBマイクロプロセッサー１７３によって、A/D
バス７０１及び７１１上にそれぞれ発行される。そして
上記のとおり、アービター制御論理回路４００によって
調停される。更に詳しくは、図６を参照して説明したと
おり、アービター制御論理回路４００は、NEB A/Dバス
７１１上のバスアクセスを制御するためのバス制御論理
回路４１０と、プリンターA/Dバス７０１上のバストラ
フィックを制御するためのバス制御論理回路４２０と、
A/Dバス７０１およびA/Dバス７１１上のアクセスリクエ
ストの調停を行うための共有メモリアービター４３０
と、プリンターA/Dバス７０１とNEB A/Dバス７１１を、
それぞれSRAMのためのアドレス及びデータバスにインタ
ーフェースするためのSRAMインターフェース４４０とを
含む。これらの部分のそれぞれは、以下に詳しく説明す
る。

【００９６】バス制御論理回路４１０は、ラッチされた
アドレス情報７１９を提供するために、NEB ALE信号７
１２に応答してNEB A/Dバス７１１上のアドレス情報を
ラッチする、ラッチ７１７を含む。復号部７２０は、読
み込み及び書き込み信号７１４がアクティブであるとき
に、NEB A/Dバス上のアドレス情報が共有SRAM２００の
アドレス空間に対応している場合に、NEBリクエスト信
号（NREQ信号）７２１を提供するために、ラッチされた
アドレス情報を復号する。

【００９７】同様に、バス制御論理回路４２０は、プリ
ンターALE信号７０２が高レベルであるときに、ラッチ
されたアドレス情報７２４を提供するために、プリンタ
ー A/Dバス７０１上のアドレス情報をラッチするラッチ
７２２を含む。復号部７２５は、プリンターDEN信号７
０４がアクティブであって、ラッチされたアドレス情報
が共有SRAM２００のアドレス空間に対応している場合
に、ラッチされたアドレス情報に応答し、プリンターリ
クエスト信号（PREQ）７２６を出力する。

【００９８】共有メモリアービター４３０は、PREQアク
セスリクエスト信号とNREQアクセスリクエスト信号を共
通のクロック（ここではNEBクロック７１５）に同期さ
せるための同期回路と、上記リクエスト信号のどちらか
に断片的なクロックディレイを鋏み込む遅延回路と、最
初に受信したリクエスト信号にアクセスを許可し、後で
受信されたアクセスリクエストを延期する延期回路と、
再同期回路とを含む。特に、NREQ７２１とPREQ７２６は
共に、共通のクロックに同期させるためにNEBクロック
７１５に同期させる同期回路に入力する。ここで示す一
例では、プリンタークロック信号７０５に固有に同期さ
れたPREQは、NEBクロック信号７１５に同期される。遅
延信号７２９は、オフセットリクエスト信号を生成する
ために、アクセスリクエスト信号のどちらか一方（ここ
ではプリンターからのアクセスリクエスト信号）に挿入
される。遅延回路は、２つのアクセスリクエストが共に
全く同時に発行された場合でも、一方のアクセスリクエ
ストが延期回路７３０に他より必ず先に到着するよう
に、２分の１クロック遅延の様な、断片的なクロック遅
延信号を挿入する。

【００９９】延期回路７３０は、第１及び第２のアクセ
スリクエスト信号に応じて、第１及び第２アクセス許可
信号、PACK及びNACKを出力する。第１及び第２オフセッ
トリクエスト信号で先に受信された順番に応じて、第１
及び第２アクセス許可信号の厳密に一方がアクティブに
される。他の（つまり、後で受信された）オフセットリ
クエスト信号は、先に受信されたアクセスリクエスト信
号の処理が終了するまで延期される。延期されたマイク
ロプロセッサーにアクセスが拒否されたことを示すため
に、準備未完了信号が発行される。例えば、NEBアクセ
スリクエストが、プリンターアクセスリクエストより後
に受信された場合、延期回路７３０はプリンターにアク
セス許可を与え、NEBからのアクセスを延期する。この
場合、NEB準備完了信号７１６は取り下げられ、アクセ
ス許可がおりるまで待機状態を挿入するように、マイク
ロプロセッサー１７３に示す。反対に、NEBアクセスリ
クエストが、プリンターアクセスリクエストより先に受
信された場合、延期回路７３０はNEBにアクセス許可を
与え、プリンターのアクセスを延期する。この場合、延
期回路７３０はプリンター準備完了信号を遅らし、マイ
クロプロセッサー１５１にアクセス許可がおりるまで待
機状態を挿入するように指示する。

【０１００】プリンターのためのPACKアクセス許可信号
は、同期しないように制御された信号をそれ自身のクロ
ックに再同期するように、再同期回路７３１へ入力され
る。この再同期された信号はFPACKとして指示される。
再同期されたアクセス許可信号FPACK及びNACKは、アク
セス許可を受けたマイクロプロセッサーと共用SRAM２０
０との間の適切なインターフェースを提供する、SRAMイ
ンターフェース４４０に入力される。

【０１０１】共用メモリアービター４３０は、Ｄタイプ
フリップフロップ及び標準の論理回路で構成することが
好ましい。好ましい構成の一つを図１９に示す。図１９
に示されるように、プリンターからのアクセスリクエス
ト信号７２６は、NEBクロック信号７１５にクロックさ
れる、同期するＤタイプフリップフロップ７２８aに入
力され、その後、第２のＤタイプフリップフロップ７２
８bに入力する。同時に、NEBからのアクセスリクエスト
信号７２１は、Ｄタイプフリップフロップ７２７aに入
力され、その後、第２のＤタイプフリップフロップ７２
７bに入力する。これら２つのフリップフロップ７２７a
及びフリップフロップ７２７bは、アクセスリクエスト
信号７２１に適した同期及び遅延を確認するために提供
される。立下がり制動Ｄタイプフリップフロップ７２９
は、プリンターからのアクセスリクエスト信号７２６
に、１．５クロックの遅延を挿入するために供給されて
いる。フリップフロップ７２９の出力は、アクセス許可
信号がNEBに既に供給されている場合（つまり、NACK信
号が高レベル）に供給されるリセット信号７３２によっ
て、低レベルに保たれる。反対に、NEBに対してアクセ
ス許可が下りていない場合、プリンターからのアクセス
リクエスト信号は、PACK信号を形成するために、クロッ
クスルー（clocked through）される。このPACK信号
は、プリンタークロック７０５によってクロックされる
再同期フリップフロップ７３１へ送られる。同時に、PA
CK信号は、クロックされたNEBアクセスリクエスト信号
に連動するNANDゲート７３４に供給される。プリンター
にアクセス許可が下りると、NANDゲート７３４は、アク
セスリクエストがあったとしても、PACKが低レベルに変
わるまで、NEBのアクセスが拒絶されたことを確認す
る。

【０１０２】図１９に示す構成により、延期回路７３０
が第１及び第２の許可信号を出力したとしても、一時
に、これら２つの許可信号のうちのどちらか一方のみが
アクティブにされる。つまり、プリンターにアクセス許
可が下りると、NEBのアクセスは延期される。逆に、NEB
にアクセス許可が下りると、プリンターのアクセスは延
期される。

【０１０３】図１８に戻ると、SRAMインターフェース４
４０は再同期されたプリンターアクセス許可信号FPACK
と、NEBアクセス許可信号NACKとを受信し、この信号の
うちどちらがアクティブにされているかに基づいて、プ
リンターマイクロプロセッサー１５１とNEBマイクロプ
ロセッサー１７３の間での、共有SRAM２００へのアクセ
スを調整する。

【０１０４】更に詳しくは、図１８に示すとおり、NEB
アクセス許可信号NACKはマルチプレクサ７３５へ供給さ
れる。このマルチプレクサ７３５は、ラッチされたNEB
アドレス情報７１９又はラッチされたプリンターアドレ
ス情報７２４のどちらかを、NACK信号に基づいて選択
し、選択されたアドレス情報を内部アドレスバス７３６
へ供給する。NACKがアクティブである場合、マルチプレ
クサ７３５は、ラッチされたNEBアドレス情報７１９の
１３ビット全てを、内部アドレスバス７３６へ供給す
る。反対に、NACKがアクティブでない場合（つまり、プ
リンターがアクセス権を持つ）、マルチプレクサ７３５
は、ラッチされたプリンターアドレス情報７２４の１３
ビットの内、１２ビットを内部アドレスバス７３６へ供
給する。第１３番目のビット、ここではAOは、ジェネレ
ーター７４７によって、以下に示す方法で供給される。

【０１０５】バッファ７３７は、内部アドレスバス７３
６からのアドレス情報をSRAMアドレスバス７４０にバッ
ファする。バッファ７３７はORゲート７３９の出力によ
り、アクティブにされる。ORゲート７３９は、NEBアク
セス許可信号NACKを入力の一つとして受け付ける。これ
により、NACKが高レベルになるとすぐに、バッファ７３
７は、内部アドレスバス７３６上のアドレス情報をSRAM
アドレスバス７４０にバッファする。

【０１０６】読み込み又は書き込みのどちらがリクエス
トされたかによって、つまり、読み込み又は書き込み信
号７１４の状態に応じて、SRAM２００はデータ情報を、
データバス７４１から受信またはデータバス７４１へ送
出する。このデータ情報は、両方向バッファ７４２を介
して内部データバス７４４へ送信される。両方向バッフ
ァ７４２は、NEBアクセス許可信号NACKを入力の一つと
して受け付ける、ORゲート７４５からの出力によってア
クティブにされる。従って、NACKが高レベルになると、
ORゲート７４５の出力も高レベルになり、SRAMデータバ
ス７４１から内部データバス７４４へのデータ情報の送
信を許可することになる。内部データバス７４４上のデ
ータ情報は、NEBアクセス許可信号NACKによってアクテ
ィブにされる両方向バッファ７４６を介して、NEB A/D
バス７１１へ送出される。NEBアクセス許可信号NACK
は、読み込み又は書き込み信号７１４によって起動され
る復号部７２０から最終的に導き出されるため、バス７
１１が有効なアドレスデータが出現することを期待せ
ず、有効なデータ情報が出現することを期待するので、
NEB A/Dバス７１１上のデータ情報のタイミングは適切
である。

【０１０７】従って、まとめると、NEBが共有SRAM２０
０にアクセスする許可を受けると、ラッチ７１７からの
ラッチされたアドレス情報は、マルチプレクサ７３５及
びバッファ７３７を介して、SRAMアドレスバス７４０に
バッファされ、データ情報は、両方向バッファ７４２及
び７４６を介して、NEB A/Dバス７１１へ（から）SRAM
データバス７４１から（へ）バッファされる。NEBのた
めのアクセス操作が終了すると、プリンターからの延期
されたアクセスリクエストが処理される。

【０１０８】プリンターマイクロプロセッサー１５１
が、共有SRAM２００にアクセスする許可を受けている場
合には、NEBマイクロプロセッサー１７３が使用するの
と同じ１３ビット幅のアドレスを、プリンターマイクロ
プロセッサー１５１が使用していたとしても、プリンタ
ーマイクロプロセッサー１５１はSRAM２００のデータバ
ス幅と異なるものを持っているため、これらのビット幅
の差を解決するために、上位又は下位バイトバッファが
必要とされる。詳しくは、上記のとおり、プリンターマ
イクロプロセッサー１５１は、規則に基づいて１６ビッ
ト幅の共有RAMデータアクセスを通して外部機器と通信
する、３２ビットのインテル８０９６０ＫＢRISCマイク
ロプロセッサーである。プリンターマイクロプロセッサ
ー１５１の内部３２ビットフォーマットへの１６ビット
アクセスの問題解決は、プリンターマイクロプロセッサ
ーに依存する。しかし、８ビット幅の共有SRAM２００へ
の、プリンターマイクロプロセッサー１５１からの１６
ビットデータアクセスの問題解決は、SRAMインターフェ
ース４４０及び上記の上位又は下位バイトバッファに依
存する。この構造を以下に更に詳しく説明する。

【０１０９】具体的には、ラッチ７２２でラッチされた
アドレス情報については、マルチプレクサ７３５は１３
ビット中の１２ビットを、内部アドレスバス７３６へ送
信する。第１３番目のビット、ここではAOは、ジェネレ
ーター７４７から供給される。ジェネレーター７４７
は、ストローブ（strobe）ジェネレーター７５１からの
下位ストローブ出力７５０及び上位ストローブ出力７５
２によってアクティブにされる。ストローブジェネレー
ター７５１は、共有メモリアービター４３０からのFPAC
Kアクセス許可信号の受信に応じて、２つの連続する信
号、つまり下位ストローブ７５０及び上位ストローブ７
５２を供給するように構成されている。下位ストローブ
信号７５０はジェネレーター７４７へ供給され、ジェネ
レーター７４７は二値の０ビットを第１３番目のアドレ
スビットのために、マルチプレクサ７３５へ供給する。
マルチプレクサ７３５は、これらの１３のアドレスビッ
トを選択し、内部アドレスバス７３６へ出力する。内部
アドレスバス７３６に関するアドレス情報は、上述した
とおり、バッファ７３７を介してSRAMアドレスバス７４
０へラッチされる。バッファ７３７は下位ストローブ７
５０及び上位ストローブ７５２をその入力として含む、
ORゲート７３９の出力によってアクティブにされる。従
って、続く下位ストローブ７５０及び上位ストローブ７
５２に応じて、ORゲート７３９はバッファ７３７へ信号
を出力し、これにより、内部アドレスバス７３６上のア
ドレス情報が、SRAMアドレスバス７４０へ送信されるこ
とになる。

【０１１０】上位アドレスストローブ７５２は、ジェネ
レーター７４７へも供給され、ジェネレーター７４７は
二値の１を第１３番目のアドレスビットとして生成し、
マルチプレクサ７３５へ供給する。マルチプレクサ７３
５は、内部アドレスバス７３６へ出力する、これらの１
３ビットを選択する。ORゲート７３９による上位ストロ
ーブ７５２の受信に続いて、この更新されたアドレス情
報は、SRAM２００のアドレスバス７４０へ送出される。

【０１１１】データ情報の取り扱いは、プリンターマイ
クロプロセッサー１５１によって読み込み、書き込みの
どちらがリクエストされたかによって変わる。書き込み
の場合、ストローブジェネレーター７５１は、バッファ
７５４へ下位ストローブ信号７５０を供給する。バッフ
ァ７５４はプリンターA/Dバス７０１に関するデータ情
報の下位バイトを内部データバス７４４にバッファす
る。そしてプリンターアクセス許可信号FPACKをその入
力の一つとして受け入れるORゲート７４５の出力によっ
てアクティブにされる両方向バッファ７４２を介して、
このデータ情報はSRAMデータバス７４１にバッファされ
る。従って、プリンターA/Dバス７０１上にあるデータ
情報の下位バイトはバッファ７５４を介して、内部デー
タバス７４４、それからSRAMデータバス７４１にバッフ
ァされる。

【０１１２】プリンターA/Dバス７０１上にあるデータ
情報の上位バイトは、ストローブジェネレーター７５１
からの上位ストローブ７５２によってアクティブにされ
るバッファ７５５によってバッファされる。上記と同様
に、データ情報の上位バイトは両方向バッファ７４２を
介して、内部データバス７４４、それからSRAMデータバ
ス７４１に送信される。

【０１１３】プリンターマイクロプロセッサー１５１が
SRAMデータの読み込みをリクエストした場合、下位スト
ローブ信号７５０と上位ストローブ信号７５２はそれぞ
れ遅延回路７５６及び７５７によって遅延され、遅延さ
れたストローブはそれぞれラッチ７５８及び７５９を制
御する。これらのラッチは、SRAM２００のデータバス７
４１から供給された、それぞれ下位及び上位バイトをラ
ッチし、上位及び下位バイトをプリンターA/Dバス７０
１へアセンブルし、アセンブルされたデータ情報をプリ
ンターマイクロプロセッサー１５１に供給する。

【０１１４】従って、要約すると、プリンターマイクロ
プロセッサー１５１が共有SRAM２００へのアクセスを許
可されると、ラッチ７２２にラッチされたアドレス情報
はSRAM２００のアドレスバスに供給され、また、SRAM２
００へ書き込まれた（または、SRAM２００から読み込ま
れた）データ情報は、下位及び上位バッファ７５４及び
７５５によって、SRAMデータバス７４１用のデータ情報
へ分解される（または、ラッチ７５８と７５９によっ
て、データバス７４１からのデータ情報からアセンブル
される）。プリンターマイクロプロセッサー１５１によ
るアクセスが終了すると、NEBからの延期されていたア
クセスリクエストが処理される。

【０１１５】ORゲート７６０は、チップ選択信号７６１
を共有SRAM２００へ出力する。ORゲート７６０への入力
は、下位アドレスストローブ７５０と、上位アドレスス
トローブ７５２と、NEBアクセス許可信号NACKである。
従って、これらの信号のどれかに対応して、チップ選択
信号７６１は発行される。図２０は、アービター制御論
理回路４００に入力される信号のタイミングを示す、タ
イミング図である。詳しくは、プリンター側では、上記
のとおり、アービター制御論理回路４００には、プリン
タークロック７０５と、プリンターALE信号７０２と、
プリンターA/Dバス７０１と、プリンターDEN信号７０４
と、プリンター準備完了信号７０６とが供給される。共
用SRAM２００のアドレス空間に対応し、プリンターALE
信号７０２が高レベルになったときに有効でありラッチ
され、プリンターDEN信号７０４が低レベルになったと
きにプリンターリクエスト信号７２６（図１８）を生成
する、プリンターA/Dバス７０１上のアドレス情報に対
応して、アービター制御論理回路４００の延期回路７３
０は、プリンター準備完了信号７０６を生成する。これ
により、SRAM２００へのアクセスが許可され、プリンタ
ーDEN信号が高レベルになることによって示される有効
データがプリンターA/Dバス７０１上に現われるまで、
プリンターマイクロプロセッサー１５１は待機状態を発
行するようになる。

【０１１６】NEB側では、共用SRAM２００のアドレス空
間に対応し、NEB ALE信号７１２が低レベルになったと
きに有効でありラッチされ、NEB書き込み信号７１４
（不図示）が低レベルになったときにNEBリクエスト信
号７２１を生成する、NEB A/Dバス７１１上のアドレス
情報に応答して、SRAM２００へのアクセスが許可され、
有効データがNEB A/Dバス７１１上に現われるまで、NEB
準備完了信号７１６は生成される。 ［共有メモリ内のバス競合の削減］上記のとおり、アー
ビター制御論理回路４００は、NEB１０１の設計に欠く
ことのできないものであり、その内部で、ある与えられ
た時点で一つのプロセッサーのみが、共有SRAM２００へ
アクセスすることを許可する。これにより、同じメモリ
セルへの同時アクセスは回避され、データ破壊を防ぐこ
とができる。しかし、この調停は、必要上、メモリー列
全体について行われ、個々のメモリセルについて行われ
るわけではない。従って、２つの参照されたアドレスが
お互いに異なっていたとしても、一方のプロセッサー
は、他方のプロセッサーがメモリにアクセスしている
間、待たなければならない。これはメモリアクセス時間
を非常に遅くすることとなり、特に、印刷データがネッ
トワークから、NEBマイクロプロセッサー１７３によっ
て、プリンターマイクロプロセッサー１５１へ、共有SR
AM２００を介して送信されているときは顕著である。

【０１１７】図２１は、SRAM２００中の使用可能なメモ
リが、どのように論理スペースに分割されているかを示
す図である。印刷ジョブデータや、コマンドや、状態リ
クエストを含む、NEB１０１からプリンター１０２へ送
信された全てのデータは、NEBマイクロプロセッサー１
７３によって、プリンターデータ領域２０１へ書き込ま
れる。この領域からは、プリンターマイクロプロセッサ
ー１５１によってデータが読み込まれている。反対に、
プリンター１０２からNEB１０１へ送信された全てのデ
ータは、プリンターマイクロプロセッサー１５１によっ
て、メッセージデータ領域２０２へ書き込まれる。この
領域からは、NEBマイクロプロセッサー１７３によって
データが読み込まれる。

【０１１８】図２１に示すように、プリンターデータ領
域２０１は、リングバッファとして構成されている。こ
の領域においては、最後に達したときに、アドレス付与
が自動的に最初から再スタートするように、線形メモリ
ーアレイは巡回してアドレス付与される。このようなメ
モリ構造は２つのポインタを必要とする。一つは「プッ
ト」ポインタで、次にデータを書き込むアドレスをマー
クし、もう一つは「ゲット」ポインタで、次のデータを
読み込むアドレスをマークする。これらのポインターの
値は、SRAM２００中の状態メッセージ領域２０３に記憶
されている。送信側のプロセッサーは、リングバッファ
に新しいデータを書き込む度にプットポインタの値を進
めることによって、プットポインタの値を制御する。ま
た、受信側のプロセッサーは、データをコピーして取り
出す度に、ゲットポインタの値を進めることによって、
ゲットポインタの値を制御する。

【０１１９】データは、リングバッファに２５６バイト
のブロック単位で、次のブロックの始まる場所を示すプ
ットポインタ及びゲットポインタと共に書き込まれる。
例えば、図２１において、プットポインタはブロック２
０１１を示し、そのブロックが、NEBマイクロプロセッ
サー１７３が書き込むことのできる次のメモリ領域であ
ることを示す。また、ゲットポインタはブロック２０１
２を示し、そのブロックが、プリンターマイクロプロセ
ッサー１５１が次に読み込むべきメモリ領域であること
を示す。データブロックをメモリに書き込む前に、NEB
マイクロプロセッサー１７３は、プットポインタ及びゲ
ットポインタの値を状態メッセージ領域２０３から読み
込み、リングバッファ中に使用可能な領域があるか否か
を判断するために、これらの値を比較する。同様に、プ
リンターマイクロプロセッサー１５１は、プットポイン
タ及びゲットポインタの値を状態メッセージ領域２０３
から読み込み、読み込むべきデータがあるか否かを判断
するためにこれらの値を比較する。

【０１２０】従って、一方のプロセッサーから他方のプ
ロセッサに、リングバッファを使用してデータを送信す
る場合において、受信側のプロセッサーは送信側のプロ
セッサーを「リングをまわりながら」追跡し、書き込ま
れたデータを読み出す。受信側のプロセッサーは運転し
ているプリンターの速さによって制限を受け、送信側の
プロセッサーは、通常、受信側のプロセッサーが読み出
しするよりも速い速度で書き込むため、従来のシステム
においては、プットポインターがリングを回って、後に
あるゲットポインタに追い付いてしまう傾向がある。こ
のような場合、送信側プロセッサーは、リングバッファ
のメモリー空間が使用可能になるまで待つ。この待機時
間に、従来のシステムにおいて、送信側のプロセッサー
は、空間が使用可能になったか否かを判断するために、
プットポインター及びゲットポインターを周期的に読み
込み、比較する。送信側のプロセッサーによるこのよう
なポーリングは、送信側のプロセッサーが共有メモリに
アクセスしてポインターの値を読み込まなければならな
いために、受信側プロセッサーの処理速度を低下させ
る。これによってプリンターによるアクセスが妨害さ
れ、システム全体の機能を低下させる。

【０１２１】NEB１０１では、プットポインタをゲット
ポインタよりも一定量以上先にならないようにし、ゲッ
トポインタが追い付くまで待機することによって、バス
の競合は削減される。NEBは、ゲットポインタがプット
ポインタに追い付いた時を判断するたの共有SRAM２００
のポーリングせず、他の機器に依存する。ここでは割り
込み制御レジスタ４５０が、ゲットポインタが追い付い
た時の通知をする。特に、プリンターインターフェース
の特徴として、印刷データは、プリンターが受信通知
を、割り込み制御レジスタ４５０を介してNEBへ発行す
るように命令するコマンドを含んでもよい。NEBは、プ
リンターへ送信する印刷データの最終ブロックにこのコ
マンドを挿入し、割り込み制御レジスタ４５０からの受
信通知をポーリングの変わりに使用する。具体的には、
NEBは印刷データをプリンターに以下の方法によって送
信する。即ち、（１）共有RAM中に、印刷データの為の
使用可能なスペースがあるか否かを、受信通知の受信予
定カウンターを参照することによって決定し、（２）使
用可能なスペースがある場合はゲットポインタ及びプッ
トポインタを読み出し、プットポインタが、リングバッ
ファを分割して得られた部分の数に対応する複数の部分
インデックスのうちの一つと等しいか否かを判断し、
（３）プットポインタの値が、予め設定された複数のイ
ンデックスの内の一つと等しい場合に、受信通知を発行
するように受信プロセッサー（プリンター）にリクエス
トするコマンドを書き込み、（４）共有メモリのプット
ポインタの位置に、印刷データブロックを書き込み、
（５）プットポインタの値を更新する。NEB１０１が、
受信通知を発行するようにプリンターにリクエストする
コマンドを書いたときに、受信通知の受信予定カウンタ
ーに１を加えることによって、プリンターから受信する
ことが期待される受信通知の数が更新される。プリンタ
ーから受信通知を受信すると、受信通知の受信予定カウ
ンターは、１減少する。このカウンターは共有SRAM２０
０には記憶されておらず、バス競合の問題の無い、NEB
マイクロプロセッサー１７３が持つDRAM１７５中に記憶
されている。このように、NEB１０１は、カウンター中
に記憶されている受信通知の受信予定数と、リングバッ
ファを分割して得られた部分の数とを比較することによ
って、リングバッファに使用可能なスペースがあるか否
かを判断する。受信通知の受信予定数が、分割部分の数
以上ならば、リングバッファは満杯であり、NEB１０１
は印刷情報をリングバッファに追加で書き込まない。そ
の代わりに、プリンターがリングバッファの一部分をク
リアし、新しい印刷情報を記憶できる部分ができたこと
を示す受信通知が受信されるまで待機する。反対に、受
信通知の受信予定数が、分割部分の数より少なければ、
リングバッファ内に使用可能なスペースがまだあること
を示す。図２２は、NEB１０１の送信側プロセッサー
（つまり、NEBマイクロプロセッサー１７３）が、共有S
RAM２００にデータを書き込む手順を示す。この処理
は、印刷ジョブがLANから受信されたときに開始する
（ステップＳ１９０２）。印刷ジョブを受信すると、NE
Bマイクロプロセッサー１７３は、印刷データのために
使用可能なスペースが、リングバッファにあるか否かを
判断する。この判断は、プリンターからの受信通知の受
信予定数を数えることによって行われる。具体的には、
上記のとおり、NEBマイクロプロセッサー１７３は、割
り込み制御レジスタ４５０を介してプリンターからNEB
マイクロプロセッサー１７３へ送られる受信通知をプリ
ンターに発行させるコマンドを、印刷データに挿入する
ことができる。NEBマイクロプロセッサー１７３は、受
信通知の受信予定数、つまり、受信通知のために発行さ
れたコマンドの数から、実際に受信された受信通知の数
を引いた数を追跡する。受信通知の受信予定数が、リン
グバッファを分割して得られた部分の数よりも少いなら
ば（ここではリングバッファは２つに分割されてい
る）、印刷データのために更に使用可能なスペースがリ
ングバッファに存在することになる。反対に、未処理の
受信通知の数が、リングバッファを分割して得られた部
分の数以上ならば、使用可能なスペースは無く、NEBマ
イクロプロセッサー１７３は、受信通知を受信するまで
待機する。

【０１２２】従って、ステップＳ１９０３において、NE
Bマイクロプロセッサー１７３は、プリンターから受信
通知を受信したか否かを判断する。受信通知が受信され
た場合、処理はステップＳ１９０４へ分岐し、受信通知
の受信予定数を更新する。そしていづれの場合もステッ
プＳ１９０５へ進み、NEBマイクロプロセッサー１７３
は、ステップＳ１９０２で受信された印刷データの為の
スペースが、リングバッファ中にあるか否かを判断す
る。上述したように、NEBマイクロプロセッサー１７３
は、プットポインタ及びゲットポインタにアクセスする
ことによってスペースがあいているか否かを判断するこ
とはしない。なぜなら、このようなアクセスは、不必要
なバスの競合を招くからである。そのかわりに、NEBマ
イクロプロセッサー１７３は、受信通知の受信予定数
と、リングバッファを分割して得られた部分の数とを比
較することによって、使用可能なスペースがあるか否か
を判断する。受信通知の受信予定数が、リングバッファ
を分割して得られた部分の数よりも少なくなければ、リ
ングバッファに使用可能なスペースがなく、処理は、追
加の受信通知が受信されるまで、ステップＳ１９０３へ
戻る。反対に、受信通知の受信予定数が、リングバッフ
ァを分割して得られた部分の数よりも少いならば、リン
グバッファに使用可能なスペースがあり、処理はステッ
プＳ１９０６へ進む。

【０１２３】ステップＳ１９０６ではプットポインタ及
びゲットポインタが、共有SRAM２００の状態メッセージ
領域２０３から読み込まれる。ステップＳ１９０７で
は、プットポインタが分割されたインデックスと等しい
場合、つまり、プットポインタが、図２１のインデック
スA及びインデックスＢのように、リングバッファの一
部分の最後を示す場合、NEBマイクロプロセッサー１７
３は、プリンターに受信通知を発行させるようにコマン
ドを挿入する。具体的には、プットポインタが分割され
たインデックスの一つに等しいならば、処理はステップ
Ｓ１９０８に分岐し、NEBマイクロプロセッサー１７３
は、印刷データの次のブロックをプットポインタが指定
するメモリ位置に書き込み、そのブロックに、受信側の
プロセッサー（つまり、プリンターマイクロプロセッサ
ー１５１）に受信通知を発行させるコマンドを入れる。
NEBマイクロプロセッサー１７３は、次に、プットポイ
ンタの値を更新し（ステップＳ１９０９）、そして、受
信通知の受信予定数を更新する（ステップＳ１９１
０）。処理はステップＳ１９１１へ進み、印刷データを
更にプリンターへ送る必要があるか否かを判断する。デ
ータを更に送信する必要がある場合、処理はステップＳ
１９０３へ戻り、NEBマイクロプロセッサー１７３は、
受信通知の受信予定数を参照することによって、リング
バッファ内に使用可能なスペースがあるか否かを判断す
る。

【０１２４】反対に、ステップＳ１９０７で、プットポ
インタが分割されたインデックスのどれにも等しくない
場合は、ステップＳ１９１２へ進み、NEBマイクロプロ
セッサー１７３は、プットポインタに指定されたメモリ
へ、印刷データの次のブロックを単純に書き込み、プッ
トポインタの値を更新し（ステップＳ１９１３）、ステ
ップＳ１９１１へ進み、プリントデータを更にプリンタ
ーへ送る必要があるか否かを判断する。

【０１２５】受信側のプロセッサーは、共有メモリから
通知受信の発行コマンドを含むデータブロックを読み込
むと、受信通知を発行する。具体的には、図２３を参照
すると、受信側のプロセッサーは、ゲットポインタ及び
プットポインタの値を共有メモリから読み込むことによ
って、データのリトリーブを開始する（ステップＳ２０
０１）。リトリーブするべきデータがある場合は（ステ
ップＳ２００２）、受信側のプロセッサーは、ゲットポ
インタによって指定されているメモリ位置からデータブ
ロックを読み込み（ステップＳ２００２からＳ２００
４）、ゲットポインタの値を更新する（ステップＳ２０
０５）。

【０１２６】そして、受信側プロセッサーは、例えば受
信通知発行コマンドなどの、そのデータブロックに含ま
れているコマンドを全て実行する（ステップＳ２００
６）。受信側プロセッサーは、アービター制御論理回路
４００の一部である割り込み制御レジスタ４５０に１ビ
ットを書き込むことによって、この受信通知を送信側プ
ロセッサーへの割り込みとして発行する。送信側のプロ
セッサーは、この割り込みを受信すると、上述したよう
に、受信通知の受信予定数を更新する。

【０１２７】これにより、リングバッファが２つの部分
に分割されると、送信側のプロセッサーは、一回にリン
グバッファの半分だけにブロックを書き込み、受信側の
プロセッサーが残り半分を読み終えたかを確認し、それ
ぞれのインデックス毎に、受信側のプロセッサーが追い
付くまで、共有メモリへのアクセスをやめる。別の例で
は、２つのリングセグメントでは不充分な場合に、リン
グを更に細かく分割することができる。これらの場合、
図２４の（a）から（c）に示すように、追加のインデッ
クスを使用することができる。

【０１２８】この構成により、NEBマイクロプロセッサ
ー１７３は待機中、共有SRAM２００に全くアクセスしな
いので、NEBマイクロプロセッサー１７３の待機は、プ
リンターマイクロプロセッサー１５１の読み込み処理を
妨害しない。これにより、非常に多くのデータ処理を達
成できるだけでなく、プリンターインターフェースマイ
クロプロセッサー１５１がより速くそのタスクを達成す
ることができるので、NEBマイクロプロセッサー１７３
をプットポインタ及びゲットポインタのポーリングから
開放することができ、これにより共有SRAM２００を使用
しない他のワークを行なうことができるようになる。 ［シリアルポート］上述のとおり、シリアルポートコネ
クタ６００は、外部プロセッサー、特にNEB１０１のた
めのデバッグサービスに関連して使用されるプロセッサ
ーとのシリアル通信を行うために、供給されている。具
体的には、NEB１０１がデバッグ状態にセットされたと
きに、シリアルポートコネクタ６００を介して、外部プ
ロセッサーはNEB１０１によって送信されるデバッグ情
報をリトリーブすることができる。この情報は、例え
ば、内部NEBレジスタの状態や、ネットワークインター
フェース３０１（又は３０２、割り込み可能にされた
方）のネットワークブロードキャスト及びトラフィック
の状態や、印刷情報の状態や、共有SRAM２００に書き込
まれた印刷情報の状態などを含む。

【０１２９】シリアルポートコネクタ６００が、デバッ
クサービスに関連して使用されるために、NEBマイクロ
プロセッサー１７３の割り込み能力に関わらず、そのポ
ートを介してのシリアル通信をNEBマイクロプロセッサ
ー１７３によって応答することを避けることができな
い。例えば、プリンター１０２が受信通知を発行するま
で、新しい印刷データのSRAM２００への書き込みを待つ
ことによってバスの競合を減らす場合、上記のとおり、
プリンターが間違えてそのような受信通知を発行しない
可能性がある。こういう場合、NEBマイクロプロセッサ
ー１７３は、受信通知が受信されるまでループを実行し
続ける。通常、そのような状態にあるプロセッサーは
「ロックアップ（錠を掛けられた；locked-up）」され
たことになる。ロックアップとはどのような割り込みに
も応じない状態を示す。ロックアップされた状態では、
通常、電力を一旦止めて再度投入する必要がある。しか
し、このようなエラーのある動作が、シリアルポートコ
ネクタ６００上でデバッグ情報が望まれる動作の種類そ
のものであるため、NEBマイクロプロセッサー１７３
が、そのようなシリアル通信に応答できるようにするこ
とを避けることはできない。

【０１３０】図２５は、受信チャンネルの信号が、NEB
マイクロプロセッサー１７３のマスク不可能な割り込み
（NMI）ピンに送信される、シリアルポートの構成を示
す。マスク不可能な割り込み特性は、インテルプロセッ
サー８０Ｘ８６ライン等の、最新のプロセッサーに搭載
されており、現状の処理状態に関わらず、プロセッサー
に割り込みを掛ける手段を有している。つまり、NMIピ
ンがアクティブにされた時には、プロセッサーは、現在
行っている動作の如何に関わらず、その割り込みに応答
しなければならない。

【０１３１】更に具体的には、図２５に示すように、本
発明におけるシリアルポート構成は、上述の通り、マス
ク不可能な割り込み（NMI）ピン１７３１を含みNEB制御
論理回路５２０へバス１８１を介して接続されている、
NEBマイクロプロセッサー１７３を含む。NEB制御論理回
路５２０は、アドレス復号論理回路５２３を含む。この
アドレス復号論理回路５２３は、バス１８１上のアドレ
ス信号を復号し、NEB制御論理回路５２０の内部レジス
タへの接続を提供する。特に、ここでは、３つのレジス
タを考慮する。それらは、送信レジスタ５２４と、受信
レジスタ５２５と、NMIイネーブルレジスタ５２６とで
ある。

【０１３２】送信レジスタ５２４は、シリアルポートの
送信ピン６０２に接続されている送信ビットを含む。具
体的には、送信ビットは、その二値の１又は０に応じ
て、NEBマイクロプロセッサー１７３によって、バス１
８１及びアドレス復号論理回路５２３を介して書き込み
可能となる。二値の１又は０は、＋５ボルト又は０ボル
トの電圧として、送信ターミナル６０２に現れる。

【０１３３】受信レジスタ５２４は、ソフトウエアシリ
アルポートの受信ピン６０１に接続されている受信ビッ
トを含む。更に詳しくは、受信ターミナル６０１に現れ
る電圧のレベルに従って、受信ビットは二値の１又は０
にセットされ、この受信ビットは、バス１８１及びアド
レス復号論理回路５２３を介して、NEBマイクロプロセ
ッサー１７３によって読み込まれる。

【０１３４】NMIイネーブルレジスタ５２６は、NEBマイ
クロプロセッサー１７３によって制御されるスイッチ
で、受信ターミナル６０１とNMIピン１７３１との間に
接続されている。NEBマイクロプロセッサー１７３の制
御下で、バス１８１及びアドレス復号論理回路５２３を
介して、NMIイネーブルレジスタ５２６は、受信ターミ
ナル６０１上の信号をNMIピン１７３１へ接続する割り
込み可能状態又は、受信ターミナル６０１上の信号をブ
ロックする割り込み禁止状態を、スイッチで選択する。

【０１３５】送信レジスタ５２４と、受信レジスタ５２
５と、NMIイネーブルレジスタ５２６は、物理的に、一
つのレジスタから構成することもできるが、通常は、図
２５に示すように、別個にアドレスすることのできるレ
ジスタとして供給される。図２６は、シリアル受信モー
ドでのシリアルポート処理を示すフローチャートであ
る。図２６における処理ステップは、DRAM１７５に記憶
されたソフトウエアの命令に応じて、NEBマイクロプロ
セッサー１７３によって実行される。

【０１３６】ステップＳ２３０１において、受信ターミ
ナル６０１上の信号を直接NMIピン１７３１へ送信でき
るように、NEBマイクロプロセッサー１７３は、NMIイネ
ーブルレジスタ５２６を割り込み可能にする。そしてス
テップＳ２３０２で、NEBマイクロプロセッサー１７３
は、NMI信号が現われるのを確認のためにNMIピン１７３
１を観察する。マスク不可能な割り込みを受信すると、
NEBマイクロプロセッサー１７３は、コンピューターに
よって制御されたLANとプリンター間のネットワークを
介した印刷処理のような、進行中の処理を続行する（ス
テップＳ２３０３）。

【０１３７】反対に、NMI信号がNMIピン１７３１で受信
されると、処理はステップＳ２３０４へ進み、NEBマイ
クロプロセッサー１７３は、進行中の処理を中断する。
図２７は、シリアル受信モードでの信号のタイミングを
示す図である。図２７に示すように、NMIイネーブルレ
ジスタ５２６は割り込み可能にされているため、NMI信
号は、受信ターミナル６０１の開始ビットに対応して受
信される。従って、図２７にあるとおり、最初のビット
に対応する電圧レベル６１０が受信ターミナル６０１に
現れると、NMIイネーブルレジスタ５２６が割り込み可
能状態であるために、最初のビットはNMIピン１７３１
へ送信される。同時に、最初のビットの電圧レベル６１
０のために、受信レジスタ５２５の受信ビットは二値の
１にスイッチされる。

【０１３８】再び図２６に戻って説明を続ける。NEBマ
イクロプロセッサー１７３が進行中の処理を中断した後
（ステップＳ２３０４）、マイクロプロセッサー１７３
は、ステップＳ２３０５で、NMI割り込み取り扱い処理
を実行開始し、受信ターミナル６０１からNMIピン１７
３１への信号の送信を遮るために、NMIイネーブルレジ
スタ５２６を割り込み禁止にする。そして、この割り込
み取り扱い処理は、受信ターミナル６０１に最初のデー
タビットが現れることのできるように、シリアル送信期
間中、待機する。シリアル送信が１９．２ＫＨｚで行わ
れた場合、あらかじめ設定されたシリアル送信周期は、
１／１９．２ＫＨｚ、つまり５２msである。あらかじめ
設定されたシリアル送信周期が過ぎると、処理はステッ
プＳ２３０７へ進み、受信レジスタ５２５の受信ビット
が読み込まれる。これは図２７において、表現上、最初
データビットは受信ターミナル６０１の高電圧値に対応
して、二値の１である。受信ビットは受信レジスタ５２
５からリトリーブされ、８データビットが受信されるま
で、ステップＳ２３０６及びＳ２３０７の処理を繰り返
す（ステップＳ２３０８）。送信された停止ビット（例
えば図２７の６１１）はどれも無視される。

【０１３９】８ビットのデータが受信されると、処理は
ステップＳ２３０９へ進み、割り込み取り扱い処理は、
受信ターミナル６０１で受信された８ビットバイトデー
タを記憶する。次に、ステップＳ２３１０で、次のシリ
アル通信の受信に備えるために、NEBマイクロプロセッ
サー１７３は、NMIイネーブルレジスタ５２６を割り込
み可能にする。１バイトのシリアルデータを受信するた
めの、このシリアル通信サイクルは、これで完了する。

【０１４０】ステップＳ２３１１では、NEBマイクロプ
ロセッサー１７３は、ステップＳ２３０９で記憶された
８ビットバイトが、処理中のソフトウエアタスクに非同
期に割り込みのリクエストをしているか否かを判断す
る。詳しくは、上記のNMI割り込み取り扱い処理が中断
されると、処理は通常、CPSOCKET等の、MONITORによっ
て制御されている、進行中の処理へもどる。しかし、NM
Iによって動かされるシリアルポートの利点は、問題が
起きている最中に、実行中のプログラムへ割り込むこと
ができることである。例えば、NEBが、予期しないソフ
トウエアの問題によってクラッシュしたときは、NEBの
状態はしばしばわからないままである。デバッグメッセ
ージを送信することができないほど、非常にタイトなマ
イクロプロセッサーループ中にある可能性もある。NEB
をリセットすることが、しばしば唯一、マイクロセッサ
ーループに割り込む方法であるが、そうすることによっ
て、現状を失ってしまい、また、クラッシュの原因など
の情報が全く供給されないこともある。このような場
合、NMIによって動作するシリアルポートを介して割り
込む機能と、システムを検査する機能は、非常に価値の
あるものである。

【０１４１】従って、ステップＳ２３１１において、シ
リアルポートコネクタで受信されるバイトが非同期の割
り込みをリクエストするものであるか否かを判断する。
例えば、すでに設定されている規則を用いると、感嘆符
（「！」）の送信が非同期の割り込みを特定することを
判断することができる。この場合、NEBマイクロプロセ
ッサー１７３は、進行中の処理の一時停止を続け、イン
タラクティブデバッガーに入る。このインタラクティブ
デバッガーは、ROMに保存されているプログラムで、ユ
ーザーがメモリアドレスや、CPUレジスタ及びI/Oポート
を観察したり、変更したりすることができる。更に、こ
のインタラクティブデバッガーではコード中に２つの中
断点を設定することができ、このようなどの中断点から
も実行開始する機能を持つ。このすべては、シリアルポ
ートコネクタ６００を介して、達成される。

【０１４２】従って、非同期の割り込みにより、トラブ
ルがおこった場合に、トラブルシューターがNEBの現在
の状態を分析することができる。シリアル通信の最初の
ビットによりNMI信号が生成されるので、非同期の割り
込みにより、システム状態を分析することを許可するた
めに非常にタイトに結ばれたマイクロプロセッサールー
プにさえも割り込むことのできる、インタラクティブデ
バッグのセッションを開始することができる。

【０１４３】反対に、ステップＳ２３０９で記憶された
８ビットバイトが、非同期な割り込みをリクエストして
いない場合は、NEBマイクロプロセッサー１７３は、受
信したバイトを単純に記憶し、ステップＳ２３０３へ戻
り、ステップＳ２３０４で一時停止された進行中の処理
の実行を再開する。典型的には、CPSOCKETなどの、NEB
マイクロプロセッサー１７３でアクティブな他のソフト
ウエアモジュールは、８ビットバイトが記憶されたデー
タバッファを観察する。例えば、新しいソフトウエアモ
ジュールをシリアルポートコネクタ６００上にダウンロ
ードする、ダウンロードサービスのリクエストを、すで
に設定されている規則によって、文字列「DNLD」の送信
が特定することを判断することができる。このような場
合、CPSOCKETは、「DNLD」のそれぞれ文字が受信される
度に反応し、その後にダウンロードモードに入るように
構成してもよい。

【０１４４】図２８は、ソフトウエアシリアルポートの
送信モードにおける処理の流れを示す図であり、図２９
は、送信レジスタ５２４に書き込まれた送信ビットに関
連して、送信ターミナル６０２に現われる信号を示す図
である。ステップＳ２４０１において、NEBマイクロプ
ロセッサー１７３は二値の１の開始ビットを、送信レジ
スタ５２４の送信ビットに書き込む。この送信ビット
は、送信ターミナル６０２に接続しているため、送信タ
ーミナル６０２は＋５ボルトの電圧を表すことになる。

【０１４５】処理はステップＳ２４０２へ進み、NEBマ
イクロプロセッサー１７３は、あらかじめ設定されたシ
リアル送信期間待機する。この送信期間は、１９．２Ｋ
Ｈｚのシリアルレートで、１／１９．２ＫＨｚであるの
で、５２msである（１インタービット時間）。必要期間
待機した後、NEBマイクロプロセッサー１７３は送信ワ
ードの最初のビットを、送信レジスタ５２４の送信ビッ
トへ書き込む（ステップＳ２４０３）。送信されたワー
ドの８ビットすべてが書き込まれるまで（ステップＳ２
４０４）、NEBマイクロプロセッサー１７３は、シリア
ル通信期間は待機し、次のデータビットを送信レジスタ
５２４の送信ビットへ書き込む、ステップＳ２４０２及
びＳ２４０３の処理を繰り返す。８ビットのすべてが書
き込まれると、処理はステップＳ２４０５へ進み、イン
タービット送信期間中待機した後、送信レジスタ５２４
へ停止ビットを書き込む。そしてステップＳ２４０６へ
進み、ポイントシリアル通信は終了する。

【０１４６】上記の説明は、特定の例を参照してなされ
たが、本発明は上記の実施の形態によって限定されるも
のではない。関係分野の当業者には、発明の精神と範囲
を越えない程度で、上記の説明から多数の変形例が可能
であることは明らかであろう。

【０１４７】

【発明の効果】以上述べた様に本発明によれば、所定の
位置で送信側プロセッサーにメモリへの書き込みをやめ
させ、受信側プロセッサーが送信側プロセッサーが書き
込んだデータを読み込む間、待機させることによって、
共有メモリにデータを書き込む送信側プロセッサーと、
共有メモリからデータを読み出す受信側プロセッサー間
の競合を削減する方法を提供することができるという効
果がある。

【図面の簡単な説明】

【図１】ネットワークボードがつながれたローカルエリ
アネットワークとワイドエリアネットワークを示す図で
ある。

【図２】キャノンＬＢＰ１２６０レーザープリンターに
嵌め込まれたネットワークボードを示す断面図である。

【図３】プリンターとローカルエリアネットワーク間に
つながれたネットワークボードを示すブロック図であ
る。

【図４】ネットワークボード上の構成要素の配置を示す
図である。

【図５】ネットワークボードのフェースプレートを示す
図である。

【図６】ネットワークボードの機能を示すブロック図で
ある。

【図７】フラッシュEPROMに記憶されるソフトウエアモ
ジュールの例を示す図である。

【図８】どのコネクタがネットワークに接続しているか
を判断するための構成を示すブロック図である。

【図９】どのコネクタがネットワークに接続しているか
を判断するための方法を示すフローチャートである。

【図１０】PRETASKソフトウエアモジュールの動作を示
すフローチャートである。

【図１１】様々なネットワークモジュール間で可能な関
係を示す図である。

【図１２】様々なネットワークモジュール間で可能な関
係を示す図である。

【図１３】様々なネットワークモジュール間で可能な関
係を示す図である。

【図１４】様々なネットワークモジュール間で可能な関
係を示す図である。

【図１５】Ethernetローカルエリアネットワーク及びTo
ken-ringローカルエリアネットワークに接続したＰＣを
示すブロック図である。

【図１６】構造情報を記憶するための、ネットワーク情
報ファイルブロックの内容を示す図である。

【図１７】フラッシュEPROMの再プログラミングを示す
フローチャートである。

【図１８】メモリアービトレーション機器のブロック図
である。

【図１９】メモリアービトレーション機器の共有メモリ
アービターの好ましい構成の一例を示すブロック図であ
る。

【図２０】メモリアービトレーション機器に供給される
信号のタイミングを示す図である。

【図２１】共有メモリの構成を示す図である。

【図２２】共有メモリへの書き込みに関する手順を示す
フローチャートである。

【図２３】共有メモリからの読み込みに関する手順を示
すフローチャートである。

【図２４】共有メモリの構成の別の例を示す図である。

【図２５】シリアルポートのブロック図である。

【図２６】シリアルポートを介してシリアル通信の送受
信に関する手順を示すフローチャートである。

【図２７】シリアル送受信モードにおける信号のタイミ
ングを示す図である。

【図２８】シリアルポートを介してシリアル通信の送受
信に関する手順を示すフローチャートである。

【図２９】シリアル送受信モードにおける信号のタイミ
ングを示す図である。

Claims (10)

【特許請求の範囲】
1. 【請求項１】 共有メモリを介してプットポインタ及び
   ゲットポインタを使用して、送信側プロセッサーから受
   信側プロセッサーへデータを送るデータ送信方法であっ
   て、前記プットポインタの値は前記共有メモリ中で前記
   送信側プロセッサーが書き込むべき次の位置を示し、前
   記ゲットポインタの値は前記共有メモリから前記受信側
   プロセッサーが読み込むべき次の位置を示し、前記送信
   方法は、 （１）共有RAM中に、印刷データの為の使用可能なスペ
   ースがあるか否かを、受信通知の受信予定カウンターを
   参照することによって決定し、（２）使用可能なスペー
   スがある場合は前記ゲットポインタ及び前記プットポイ
   ンタを読み出し、前記プットポインタが、前記共有メモ
   リを分割して得られた部分の数に対応する複数の部分イ
   ンデックスのうちの一つと等しいか否かを判断し、
   （３）前記ゲットポインタの値が、予め設定された複数
   の部分インデックスの内の一つと等しい場合に、受信通
   知を発行するように前記受信側プロセッサーにリクエス
   トするコマンドを書き込み、前記受信通知の受信予定カ
   ウンターを１加算することによって更新し、（４）前記
   共有メモリの前記プットポインタの位置に、データブロ
   ックを書き込み、（５）前記プットポインタの値を更新
   するステップを含むデータ送信処理を前記送信側プロセ
   ッサーによって実行する工程と、 前記受信通知の受信予定カウンターが、共有メモリ中に
   不十分なスペースしか空いていないことを示す場合は、
   前記データ送信処理を延期する工程と、 前記受信側プロセッサーから受信通知を受信して前記受
   信通知の受信予定カウンターを１減少することによって
   更新する工程と、 前記受信側プロセッサーが受信通知を発行した後に、前
   記データ送信処理を再実行する工程とを含むことを特徴
   とする、データ送信方法。
2. 【請求項２】 前記受信側プロセッサーは、 前記ゲットポインタの値及び前記プットポインタの値を
   読み込み、 前記共有メモリ内にリトリーブするべきデータがあるか
   否かを判断し、 前記共有メモリ内にデータがある場合は、前記共有メモ
   リの前記ゲットポインタが示す位置からデータブロック
   を読み込み、そして、前記ゲットポインタの値を更新
   し、 受信通知を発行するコマンドを含む、前記送信側プロセ
   ッサーが発行したコマンドを実行し、 データリトリーブ処理を再実行することによって、デー
   タリトリーブ処理を実行することを特徴とする請求項１
   に記載のデータ送信方法。
3. 【請求項３】 前記受信側プロセッサーは、割り込み信
   号を前記送信側プロセッサーに送信することにより、受
   信通知を発行するコマンドを実行することを特徴とする
   請求項２に記載のデータ送信方法。
4. 【請求項４】 前記ゲットポインタの値及び前記プット
   ポインタの値は、前記共有メモリに記憶されていること
   を特徴とする請求項３に記載のデータ送信方法。
5. 【請求項５】 前記共有メモリは、前記送信側プロセッ
   サーと前記受信側プロセッサー間でデータを通信するた
   めのデータを記憶するための第１領域と、前記ゲットポ
   インタの値及び前記プットポインタの値とを記憶するた
   めの第２領域に分割されていることを特徴とする請求項
   ４に記載のデータ送信方法。
6. 【請求項６】 前記第１領域はリングバッファとして構
   成されていることを特徴とする請求項５に記載のデータ
   送信方法。
7. 【請求項７】 前記予め設定された複数の部分インデッ
   クスは、前記リングバッファの最初にある第１インデッ
   クスと、前記リングバッファの半ばにある第２インデッ
   クスとを含むことを特徴とする請求項６に記載のデータ
   送信方法。
8. 【請求項８】 前記予め設定された複数の部分インデッ
   クスは、少なくとも３つのインデックスを含むことを特
   徴とする請求項６に記載のデータ送信方法。
9. 【請求項９】 前記予め設定された複数の部分インデッ
   クスは、少なくとも４つのインデックスを含むことを特
   徴とする請求項６に記載のデータ送信方法。
10. 【請求項１０】 前記予め設定された複数の部分インデ
    ックスは、少なくとも１０のインデックスを含むことを
    特徴とする請求項６に記載のデータ送信方法。