JPH08223612A - Communication line switching system - Google Patents

Communication line switching system

Info

Publication number
JPH08223612A
JPH08223612A JP2804495A JP2804495A JPH08223612A JP H08223612 A JPH08223612 A JP H08223612A JP 2804495 A JP2804495 A JP 2804495A JP 2804495 A JP2804495 A JP 2804495A JP H08223612 A JPH08223612 A JP H08223612A
Authority
JP
Japan
Prior art keywords
input
output
matrix switch
signal
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2804495A
Other languages
Japanese (ja)
Inventor
Shinichi Miyazaki
信一 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Denshi KK
Original Assignee
Hitachi Denshi KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Denshi KK filed Critical Hitachi Denshi KK
Priority to JP2804495A priority Critical patent/JPH08223612A/en
Publication of JPH08223612A publication Critical patent/JPH08223612A/en
Pending legal-status Critical Current

Links

Landscapes

  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

PURPOSE: To reduce the burden of a software and to shorten the time of communication interruption caused by switching by defining either transmission or reception as a basic layer and defining the result, for which only the signal polarities of input and output are stitched in the same order as the arrangement of input signal sequence and output signal sequence in that layer, as the arrangement of input and output signal sequences in the other layer. CONSTITUTION: This system is composed of a transmission system matrix switch 13 having 4×2 constitution composed of four systems of input signal sequences and two systems of output signal sequences in a transmission system and a reception system matrix switch 16 having 2×4 constitution. The transmission system matrix switch 13 selects one signal from fourinput signal sequence terminals 1-4 while using two four-input/one-output selector circuits 14 and 15 and outputs that signal to output signal sequence terminals 5 and 6. On the other hand, since the constitution of the reception system matrix switch 16 is inverted in comparison with that of the transmission system matrix switch 13, this matrix switch 16 can be composed of four pieces of two-input/one-output selector circuits 17-20. At such a time, the arrangement of input and output sequences is made equal with the transmission system and only the signal polarities of input and output are switched.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ポイント・ツウ・ポイ
ント方式の複数の通信制御回線の切換方式に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a point-to-point system for switching a plurality of communication control lines.

【0002】[0002]

【従来の技術】一般に、伝送ネットワークの形態として
は、二点間での1対1の伝送方式(ポイント・ツウ・ポ
イント方式)から、1組の伝送路を複数のシステムで共
用するローカル・エリア・ネットワーク方式(LAN方
式)まで種々の形式がある。ネットワークをLAN方式
で構成すると、LANインターフェース部分での回路が
複雑となること、また通信プロトコルも複雑になるた
め、小規模のシステムではあまり採用されない。このた
めポイント・ツウ・ポイント方式が主流であり、ノード
の切換はマトリクススイッチで行なう。図2に基本とな
るマトリクススイッチ13とそれを制御する回路22〜
26を示す。図2では入力列1〜4の4系統、出力列
5,6の2系統の4×2の構成のマトリクススイッチ1
3で説明する。入力列1〜4は、マトリクススイッチ1
3の構成要素であるセレクタ回路14,15により所定
の入力番号の信号が選択されて、出力列5、出力列6に
出力される。
2. Description of the Related Art Generally, as a form of a transmission network, from a one-to-one transmission system between two points (point-to-point system), a local area in which one transmission line is shared by a plurality of systems -There are various types up to the network system (LAN system). If the network is configured by the LAN system, the circuit in the LAN interface part becomes complicated and the communication protocol becomes complicated, so that it is not often adopted in a small-scale system. For this reason, the point-to-point method is the mainstream, and switching of nodes is performed by matrix switches. FIG. 2 shows a basic matrix switch 13 and a circuit 22 for controlling it.
26 is shown. In FIG. 2, a matrix switch 1 having a 4 × 2 configuration having four systems of input columns 1 to 4 and two systems of output columns 5 and 6
This will be explained in Section 3. Input columns 1 to 4 are matrix switches 1
A signal having a predetermined input number is selected by the selector circuits 14 and 15 which are the constituent elements of No. 3, and are output to the output column 5 and the output column 6.

【0003】次に、セレクタ回路14,15を制御する
回路について説明する。外部より、マトリクススイッチ
13の設定状態を通信ポート21を介してマイクロコン
ピュータ22に与える。これを基に、データバスで接続
されている入力列1〜4の状態を保持する入力列レジス
タ24と出力列5,6の状態を保持する出力レジスタ2
5を、各アドレスバスをデコーダ23でデコードするこ
とでストローブ信号を発生させ、各々のデータを各レジ
スタに保持する。次に、これらのデータを、クロスポイ
ントレジスタ26において、各出力列に対する入力信号
番号をデコーダ23からのストローブ信号で記憶させる
構成となっている。さらに詳しい説明を図3を用いて行
う。マトリクススイッチ13は、4入力、1出力のセレ
クタ回路14,15で構成されている。4系統の入力信
号列1〜4は、2組のセレクタ回路14,15に共通に
入力し、マトリクス設定状態によりそれぞれの出力が選
択され、出力列5,6となる。
Next, a circuit for controlling the selector circuits 14 and 15 will be described. The setting state of the matrix switch 13 is externally given to the microcomputer 22 via the communication port 21. Based on this, the input column register 24 that holds the states of the input columns 1 to 4 and the output register 2 that holds the states of the output columns 5 and 6 connected by the data bus
5, the address bus is decoded by the decoder 23 to generate a strobe signal, and each data is held in each register. Next, in the crosspoint register 26, these data are stored in the strobe signal from the decoder 23 as the input signal number for each output column. A more detailed description will be given with reference to FIG. The matrix switch 13 is composed of four-input, one-output selector circuits 14 and 15. The four input signal trains 1 to 4 are commonly input to the two sets of selector circuits 14 and 15, and the respective outputs are selected according to the matrix setting state to become the output trains 5 and 6.

【0004】次に、制御回路について説明する。入力列
レジスタ24の値は、2組のクロスポイントレジスタ2
8,29に共通に入力される。出力列レジスタ25で設
定された値は、デコーダ27で2本の制御線にデコード
され、それぞれをクロスポイントレジスタ28,29の
イネーブル端子に接続される。次に、マイクロコンピュ
ータ22からのストローブ信号をクロスポイントレジス
タ28,29に入力し、所定の出力列に対する入力列の
番号を記憶する。この動作を全ての出力列に対して設定
を行う。図4に、クロスポイントレジスタの設定フロー
を示す。出力列の1番目より順に、最大出力列数になる
迄、出力列、入力列、クロスポイントレジスタの3項目
を設定する。これ迄の説明では、通信回線の片系統の説
明であるが、実際には送信系と受信系の2系統となるた
め、回路規模は2倍となる。また、ソフトウェアの負担
も増大する。
Next, the control circuit will be described. The value of the input string register 24 is the value of the two sets of crosspoint registers 2
It is commonly input to 8 and 29. The value set in the output column register 25 is decoded by the decoder 27 into two control lines, which are connected to the enable terminals of the crosspoint registers 28 and 29, respectively. Next, the strobe signal from the microcomputer 22 is input to the cross point registers 28 and 29, and the number of the input string for the predetermined output string is stored. This operation is set for all output columns. FIG. 4 shows a flow of setting the crosspoint register. In order from the first output column, the three items of output column, input column, and crosspoint register are set until the maximum number of output columns is reached. In the above description, only one system of the communication line has been described, but since the system actually has two systems of the transmission system and the reception system, the circuit scale is doubled. Also, the burden on the software increases.

【0005】[0005]

【発明が解決しようとする課題】前述の従来技術では、
通信回線が双方向という性質から、送信、受信系でそれ
ぞれ独立したマトリクススイッチが必要であり、これに
伴い、制御回路も2組必要となる。さらに、ソフトウェ
アもそれぞれの系に対応した設計が要求される。本発明
はこれらの欠点を除去し、マトリクススイッチの層が送
信、受信の2層となっても、ソフトウェア上で1層とし
て管理できるような通信回線切換方式を提供することを
目的とする。
In the above-mentioned prior art,
Due to the bidirectional nature of the communication line, separate matrix switches are required for the transmission and reception systems, and two control circuits are required accordingly. Furthermore, software is also required to be designed for each system. It is an object of the present invention to eliminate these drawbacks and to provide a communication line switching system in which even if the matrix switch layer has two layers of transmission and reception, it can be managed as one layer on software.

【0006】[0006]

【課題を解決するための手段】本発明は上記の目的を達
成するため、送信、受信のいずれか一方を基本レイヤと
し、そのレイヤの入力信号列と出力信号列の配置と同一
順序で入力と出力の信号極性のみを入れ換えたものをも
う一方のレイヤの入出力信号列の配置とする。そして基
本レイヤでの入力信号列レジスタと出力信号列レジスタ
をもう一方のレイヤでも共通に利用し、このレイヤでは
入力信号列レジスタを出力信号列レジスタに、出力信号
レジスタを入力信号レジスタとするようにしたものであ
る。
In order to achieve the above object, the present invention uses either transmission or reception as a basic layer, and inputs and outputs signals in the same order as the arrangement of input signal sequences and output signal sequences in that layer. The input and output signal trains in the other layer are arranged by exchanging only the output signal polarities. Then, the input signal string register and the output signal string register in the base layer are commonly used in the other layer, and in this layer, the input signal string register is used as the output signal string register and the output signal register is used as the input signal string register. It was done.

【0007】[0007]

【作用】その結果、レジスタの種類を1/2とすること
ができ、ソフトウェア上で一層構造として管理すること
ができるので、ソフトウェアの負担を軽減できるだけで
なく、マトリクススイッチの切換に要する時間が、従来
に比べ約1/2で行えるようになる。
As a result, the number of registers can be halved, and the structure can be further managed by software. Therefore, not only the load on software can be reduced, but also the time required for switching the matrix switch can be reduced. It can be done in about half compared to the conventional method.

【0008】[0008]

【実施例】以下、この発明の一実施例を図1により説明
する。図1では、送信系の入力信号列4系統、出力信号
列2系統の4×2構成の送信系マトリクススイッチ13
と、2×4構成の受信系マトリクススイッチ16の構成
である。送信系マトリクススイッチ13は2組の4入
力、1出力のセレクタ回路14,15により4組の入力
信号列端子1〜4より1つの信号を選択して、出力信号
列端子5,6に出力する。一方の受信系マトリクススイ
ッチ16は、送信系マトリクススイッチ13と入出力の
構成が逆となるので、4組の2入力、1出力のセレクタ
回路17〜20で構成できる。このときの、入力と出力
列の配置は送信系でのものと同一順序とし、入出力の信
号極性のみ入れ換えるようにする。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIG. In FIG. 1, a transmission system matrix switch 13 having a 4 × 2 configuration of four input signal trains and two output signal trains for the transmission system.
2 is a configuration of the reception system matrix switch 16 having a 2 × 4 configuration. The transmission system matrix switch 13 selects one signal from four sets of input signal string terminals 1 to 4 by two sets of four-input and one-output selector circuits 14 and 15 and outputs it to the output signal string terminals 5 and 6. . One of the reception system matrix switches 16 has an input / output configuration opposite to that of the transmission system matrix switch 13, and thus can be configured by four sets of 2-input and 1-output selector circuits 17 to 20. At this time, the arrangement of the input and output columns is in the same order as in the transmission system, and only the input and output signal polarities are switched.

【0009】すなわち、送信系の出力信号列の1番目を
出力信号列端子5、2番目を端子6とし、入力信号列の
1番目から4番目をそれぞれ端子1,2,3,4に割り
当てた時、受信系の入力信号列の1番目を端子7、2番
目を端子8に、出力信号列の1番目から4番目をそれぞ
れ端子9,10,11,12に配置する。このような配
置にすることで、送信系のマトリクススイッチ13の設
定のみで、自動的に受信系の設定が行なえるようにな
る。具体的に送信系で入力信号列として4番目の端子
4、出力信号列として1番目の端子5を設定する場合、
受信系では、入力信号列の1番目の端子7、出力信号列
として4番目の端子12を設定する必要があるが、受信
系の入出力列の配置を前記規則により行なっているた
め、送信系の出力信号列と入力信号列を入れ換えるだけ
で、受信系の入出力信号列の設定となる。
That is, the first output signal train of the transmission system is the output signal train terminal 5, the second is the terminal 6, and the first to fourth input signal trains are assigned to the terminals 1, 2, 3, and 4, respectively. At this time, the first input signal sequence of the receiving system is arranged at the terminal 7, the second is arranged at the terminal 8, and the first to fourth output signal sequences are arranged at the terminals 9, 10, 11, 12 respectively. With this arrangement, the receiving system can be automatically set only by setting the transmitting system matrix switch 13. Specifically, when setting the fourth terminal 4 as the input signal string and the first terminal 5 as the output signal string in the transmission system,
In the receiving system, it is necessary to set the first terminal 7 of the input signal sequence and the fourth terminal 12 as the output signal sequence, but since the input / output sequence of the receiving system is arranged according to the above rules, the transmission system The input / output signal train of the receiving system can be set only by exchanging the output signal train and the input signal train of.

【0010】次に、制御回路について説明する。制御回
路は、外部よりマトリクススイッチの設定状態を通信ポ
ート21を介してマイクロコンピュータ22に与える。
この情報をもとに、データバスで接続されている入力列
レジスタ24、出力列レジスタ25を設定する。この設
定は、マイクロコンピュータ22とアドレスバスで接続
されているデコーダ23により、それぞれ所定アドレス
でストローブ信号を出力させ、これをクロックとして、
各レジスタデータを保持する。次に、これらの入出力条
件のデータをクロスポイントレジスタ26、27に入力
する。このとき、受信側に入力する入出力条件は、入力
は出力に、出力は入力として条件設定する。次に、デコ
ーダ23よりクロスポイントレジスタ用のストローブ信
号を出力させ、マトリクススイッチの設定条件を記憶さ
せる。
Next, the control circuit will be described. The control circuit externally gives the setting state of the matrix switch to the microcomputer 22 via the communication port 21.
Based on this information, the input column register 24 and the output column register 25 connected by the data bus are set. In this setting, the decoder 23 connected to the microcomputer 22 via the address bus outputs strobe signals at predetermined addresses, and this is used as a clock.
Holds each register data. Next, the data of these input / output conditions are input to the crosspoint registers 26 and 27. At this time, the input / output conditions input to the receiving side are set such that the input is output and the output is input. Next, the strobe signal for the cross point register is output from the decoder 23 to store the setting condition of the matrix switch.

【0011】[0011]

【発明の効果】本発明は、ソフトウェアの負担を軽減す
ることができ、さらに、マトリクススイッチの切換に要
する時間が従来に比べ約1/2で行なえるため、スイッ
チングによる通信中断時間が短くなる。
According to the present invention, the load on the software can be reduced, and the time required for switching the matrix switch can be reduced to about 1/2 of that required in the prior art, so that the communication interruption time due to switching can be shortened.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の全体構成を示すブロック図。FIG. 1 is a block diagram showing the overall configuration of the present invention.

【図2】従来のマトリクススイッチの一構成例を示すブ
ロック図。
FIG. 2 is a block diagram showing a configuration example of a conventional matrix switch.

【図3】従来のマトリクススイッチの一構成例を示すブ
ロック図。
FIG. 3 is a block diagram showing a configuration example of a conventional matrix switch.

【図4】クロスポイントレジスタの設定フローチャー
ト。
FIG. 4 is a cross-point register setting flowchart.

【符号の説明】[Explanation of symbols]

13 送信系マトリクススイッチ 14,15 セレクタ回路 16 受信系マトリクススイッチ 17〜20 セレクタ回路 22 マイクロコンピュータ 23 デコーダ 24 入力列レジスタ 25 出力列レジスタ 26,27 クロスポイントレジスタ 13 transmission system matrix switch 14, 15 selector circuit 16 reception system matrix switch 17-20 selector circuit 22 microcomputer 23 decoder 24 input column register 25 output column register 26, 27 cross point register

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 複数の通信回線と複数の通信回線間を1
対1に任意に切換えて接続し送信、受信の双方向通信を
行なう通信回線切換方式において、送信あるいは受信の
いずれか一方を基準レイヤとし、該レイヤの入力信号列
と出力信号列の配置と同一順序で入出力の信号極性のみ
を入れ換えたものを他方のレイヤの入出力信号列の配置
とし、上記基準レイヤでの入力信号列状態を保持する記
憶回路と、出力信号列状態を保持する記憶回路を兼用
し、上記他方のレイヤでは、入出力信号列状態を入れ換
えて配置されていることを特徴とする通信回線切換方
式。
1. A connection between a plurality of communication lines and a plurality of communication lines
In a communication line switching method in which bidirectional communication of transmission and reception is performed by arbitrarily switching and connecting to pair 1, either transmission or reception is used as a reference layer, and the arrangement of the input signal sequence and output signal sequence of the layer is the same. A memory circuit that holds the state of the input signal string in the above-mentioned reference layer and a memory circuit that holds the state of the output signal string in which the input and output signal strings in the other layer are arranged by switching only the input and output signal polarities The communication line switching system is characterized in that the other layer is also arranged by exchanging the input / output signal train states.
JP2804495A 1995-02-16 1995-02-16 Communication line switching system Pending JPH08223612A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2804495A JPH08223612A (en) 1995-02-16 1995-02-16 Communication line switching system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2804495A JPH08223612A (en) 1995-02-16 1995-02-16 Communication line switching system

Publications (1)

Publication Number Publication Date
JPH08223612A true JPH08223612A (en) 1996-08-30

Family

ID=12237754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2804495A Pending JPH08223612A (en) 1995-02-16 1995-02-16 Communication line switching system

Country Status (1)

Country Link
JP (1) JPH08223612A (en)

Similar Documents

Publication Publication Date Title
US5717871A (en) Crossbar switch with input/output buffers having multiplexed control inputs
US6356111B1 (en) Crosspoint switch array with broadcast and implied disconnect operating modes
US4538269A (en) Programmable coding and decoding arrangement
JPH08223612A (en) Communication line switching system
US3876982A (en) Code programming device
JP3204450B2 (en) Address decoding circuit and address decoding method
JP2569765B2 (en) Signal processing integrated circuit device
JPH088571B2 (en) Network control method
JP2577484B2 (en) Signal path switching method in the device
JPH06201795A (en) Test circuit for semiconductor device
JPH0348701B2 (en)
JPH03282602A (en) Sequencer circuit
JPH0748892B2 (en) Amida-shaped sorting switch
JPH04102129A (en) Shift pass circuit
JPS6299834A (en) Selection and control system for system constitution
JPS58218230A (en) Selecting circuit of delay time
JPH05127983A (en) Semiconductor integrated circuit
JPH04330819A (en) Flip flop device
JPH08180668A (en) Memory system
JPH1091217A (en) Remote input and output system
JPH06349397A (en) Switch
JPH05313596A (en) Output circuit
JPH0246592A (en) Semiconductor memory
JPH0344961A (en) Semiconductor integrated circuit device
JPH04134860A (en) Ram block of gate array