JPH0822021B2 - Video amplifier circuit - Google Patents

Video amplifier circuit

Info

Publication number
JPH0822021B2
JPH0822021B2 JP5008306A JP830693A JPH0822021B2 JP H0822021 B2 JPH0822021 B2 JP H0822021B2 JP 5008306 A JP5008306 A JP 5008306A JP 830693 A JP830693 A JP 830693A JP H0822021 B2 JPH0822021 B2 JP H0822021B2
Authority
JP
Japan
Prior art keywords
transistor
resistor
blanking
circuit
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5008306A
Other languages
Japanese (ja)
Other versions
JPH06225177A (en
Inventor
浩 佐原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5008306A priority Critical patent/JPH0822021B2/en
Priority to KR1019940001032A priority patent/KR100323001B1/en
Priority to ITRM940028A priority patent/IT1271841B/en
Publication of JPH06225177A publication Critical patent/JPH06225177A/en
Priority to US08/554,799 priority patent/US5604404A/en
Publication of JPH0822021B2 publication Critical patent/JPH0822021B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Details Of Television Scanning (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、ブランキングをかけ
ることができるビデオ増幅回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video amplifier circuit capable of blanking.

【0002】[0002]

【従来の技術】従来、電子銃の中心軸に対して比較的小
さな角度で傾斜するように蛍光面が形成されている偏平
型陰極線管が知られている。図5は、この偏平型陰極線
管の駆動系を示している。
2. Description of the Related Art Conventionally, there is known a flat cathode ray tube in which a fluorescent screen is formed so as to be inclined at a relatively small angle with respect to a central axis of an electron gun. FIG. 5 shows a drive system of this flat cathode ray tube.

【0003】図において、1は偏平型陰極線管であり、
Kはカソード電極、G1は第1グリッド電極、G2は加
速電極を構成する第2グリッド電極、G3はフォーカス
電極を構成する第3グリッド電極、2は蛍光面である。
蛍光面2には、フライバックトランス(以下、「FB
T」という)より出力されるパルス電圧を整流して得ら
れる高圧HVが印加されている。
In the figure, 1 is a flat cathode ray tube,
K is a cathode electrode, G1 is a first grid electrode, G2 is a second grid electrode forming an accelerating electrode, G3 is a third grid electrode forming a focus electrode, and 2 is a fluorescent screen.
The phosphor screen 2 has a flyback transformer (hereinafter, “FB”).
A high voltage HV obtained by rectifying the pulse voltage output from the T.) is applied.

【0004】カソード電極Kとしては、一般の陰極線管
に採用されている傍熱形電極とは異なり、低パワーで動
作し、かつ立ち上がりの早い直熱形電極が採用されてい
る。このカソード電極KにはFBTよりパルス電圧をヒ
ータ電圧3として供給し、いわゆるパルス点火してい
る。
As the cathode electrode K, unlike the indirectly heated electrode used in a general cathode ray tube, a directly heated electrode which operates at low power and has a quick rising is adopted. A pulse voltage is supplied as a heater voltage 3 from the FBT to the cathode electrode K, and so-called pulse ignition is performed.

【0005】この場合、カソード電極KにFBTの巻線
が接続されることからカソード電極Kの浮遊容量が増加
し、カソード電極Kにビデオ信号を印加するカソードド
ライブ方式を採用するときには、ビデオ回路の損失が増
大する。つまり、周波数特性を良くするには、浮遊容量
の影響を無視できるようにビデオ回路の出力段のインピ
ーダンスを小さくする必要があり、エミッタフォロワ構
成等を採用することになるため、ビデオ回路の損失の増
大を招くことになる。
In this case, since the FBT winding is connected to the cathode electrode K, the stray capacitance of the cathode electrode K increases, and when the cathode drive system for applying a video signal to the cathode electrode K is adopted, Loss increases. In other words, in order to improve the frequency characteristics, it is necessary to reduce the impedance of the output stage of the video circuit so that the influence of the stray capacitance can be ignored, and the emitter follower configuration or the like will be adopted. Will lead to an increase.

【0006】そのため、浮遊容量が比較的小さな第1グ
リッド電極G1にビデオ信号を印加するG1ドライブ方
式が採られている。すなわち、4はビデオアンプを構成
するNPN形トランジスタであり、このトランジスタ4
のベースには端子5よりビデオ信号SVが供給される。
このトランジスタ4のエミッタは抵抗器6およびコンデ
ンサ7の並列回路を介して接地され、そのコレクタは抵
抗器8を介して電源端子+B(例えば50V)に接続さ
れる。そして、トランジスタ4のコレクタおよび抵抗器
8の接続点に得られるビデオ信号がコンデンサ9を介し
て陰極線管1の第1グリッド電極G1に印加される。
Therefore, a G1 drive system is adopted in which a video signal is applied to the first grid electrode G1 having a relatively small stray capacitance. That is, 4 is an NPN type transistor which constitutes a video amplifier.
The video signal SV is supplied from the terminal 5 to the base of the.
The emitter of this transistor 4 is grounded via a parallel circuit of a resistor 6 and a capacitor 7, and its collector is connected to a power supply terminal + B (for example, 50V) via a resistor 8. Then, the video signal obtained at the connection point of the collector of the transistor 4 and the resistor 8 is applied to the first grid electrode G1 of the cathode ray tube 1 via the capacitor 9.

【0007】また、電圧源+B1(例えば900V)
は、フォーカス調整用の可変抵抗器10、カットオフ調
整用の可変抵抗器11および抵抗器12の直列回路を介
して接地される。可変抵抗器10の可動端子に得られる
電圧は抵抗器13を介して陰極線管1の第3グリッド電
極G3に印加される。可変抵抗器11の可動子はコンデ
ンサ14を介して接地され、この可動子およびコンデン
サ14の接続点に得られる電圧は陰極線管1の第2グリ
ッド電極G2に印加される。
Voltage source + B1 (for example, 900V)
Is grounded via a series circuit of a variable resistor 10 for focus adjustment, a variable resistor 11 for cutoff adjustment, and a resistor 12. The voltage obtained at the movable terminal of the variable resistor 10 is applied to the third grid electrode G3 of the cathode ray tube 1 via the resistor 13. The mover of the variable resistor 11 is grounded via the capacitor 14, and the voltage obtained at the connection point between the mover and the capacitor 14 is applied to the second grid electrode G2 of the cathode ray tube 1.

【0008】また、電圧源+B2(例えば140V)
は、サブブライトネス調整用の半固定抵抗器15、抵抗
器16、ブライトネス調整用の可変抵抗器17および定
電流回路を構成する抵抗器18を介して接地される。可
変抵抗器17の可動子に得られる電圧は抵抗器19を介
してカソード電極Kに印加される。
Voltage source + B2 (for example, 140V)
Is grounded via a semi-fixed resistor 15 for adjusting the sub-brightness, a resistor 16, a variable resistor 17 for adjusting the brightness and a resistor 18 forming a constant current circuit. The voltage obtained at the mover of the variable resistor 17 is applied to the cathode electrode K via the resistor 19.

【0009】陰極線管1のカットオフ調整は第2グリッ
ド電極G2とカソード電極Kに印加される電圧を可変す
ることで行なわれる。すなわち、可変抵抗器11でもっ
て第2グリッド電極G2に印加する電圧を可変して陰極
線管1のカットオフを決めると共に、半固定抵抗器15
でもってカソード電極Kに印加する電圧を可変してサブ
ブライトネスを決めるものである。
The cutoff adjustment of the cathode ray tube 1 is performed by changing the voltage applied to the second grid electrode G2 and the cathode electrode K. That is, the voltage applied to the second grid electrode G2 is varied by the variable resistor 11 to determine the cutoff of the cathode ray tube 1 and the semi-fixed resistor 15
Therefore, the sub-brightness is determined by changing the voltage applied to the cathode electrode K.

【0010】このように半固定抵抗器15によるサブブ
ライトネス調整や可変抵抗器17によるブライトネス調
整によってカソード電極Kに印加される電圧が可変され
るため、抵抗器19の抵抗値は比較的高く、例えば10
0KΩとされている。しかし、周知のようにカソード電
極Kにはビデオ信号に比例したビーム電流が流れこんで
くるので、回路インピーダンスを下げておくことが必要
である。そのため、陰極線管1のカソード電極Kをコン
デンサ20を介して接地し、交流的にインピーダンスを
下げている。
As described above, since the voltage applied to the cathode electrode K is varied by the sub-brightness adjustment by the semi-fixed resistor 15 and the brightness adjustment by the variable resistor 17, the resistance value of the resistor 19 is relatively high, for example, 10
It is set to 0 KΩ. However, as is well known, since a beam current proportional to a video signal flows into the cathode electrode K, it is necessary to lower the circuit impedance. Therefore, the cathode electrode K of the cathode ray tube 1 is grounded via the capacitor 20 to lower the impedance in terms of AC.

【0011】また、21は水平ブランキングパルスHBL
Kが供給される端子、22は垂直ブランキングパルスVB
LKが供給される端子である。端子21は抵抗器23およ
びダイオード24を介してNPN形トランジスタ25の
ベースに接続される。端子22は抵抗器26を介してト
ランジスタ25のベースに接続される。このトランジス
タのベースは抵抗器27を介して接地され、そのエミッ
タは接地され、そのコレクタは抵抗器28を介してトラ
ンジスタ4および抵抗器8の接続点に接続される。
Reference numeral 21 is a horizontal blanking pulse HBL.
K is supplied to the terminal, 22 is a vertical blanking pulse VB
This is the terminal to which LK is supplied. The terminal 21 is connected to the base of the NPN transistor 25 via the resistor 23 and the diode 24. The terminal 22 is connected to the base of the transistor 25 via the resistor 26. The base of this transistor is grounded via a resistor 27, its emitter is grounded, and its collector is connected via resistor 28 to the junction of transistor 4 and resistor 8.

【0012】水平および垂直のブランキング期間には端
子21,22にブランキングパルス(正パルス)HBL
K,VBLKが供給されるため、トランジスタ25はオンと
なる。これにより、トランジスタ4および抵抗器8の接
続点の電圧は略0Vとなり、ブランキング動作が行なわ
れる。
During the horizontal and vertical blanking periods, a blanking pulse (positive pulse) HBL is applied to the terminals 21 and 22.
Since K and VBLK are supplied, the transistor 25 is turned on. As a result, the voltage at the connection point between the transistor 4 and the resistor 8 becomes approximately 0V, and the blanking operation is performed.

【0013】[0013]

【発明が解決しようとする課題】図5の例では、電源端
子+Bの電圧が高く、ブランキング回路を構成するトラ
ンジスタ25として高耐圧のものが必要となる。また、
トランジスタ25のオン期間には比較的大きな電流が流
れるため、パワー損失が大きくなる。また、トランジス
タ25のオフ期間である映像期間にはブランキング回路
が浮遊容量として加わるため、周波数特性の悪化につな
がる。さらに、第1グリッド電極G1との結合のための
コンデンサ9による時定数を持ち、トランジスタ25の
オン時には非常に高速に動作するが、オフ時には抵抗器
8およびコンデンサ9の時定数で充電するため動作が遅
く、ビデオ信号のレスポンス特性に影響を与える。
In the example of FIG. 5, the voltage of the power supply terminal + B is high, and the transistor 25 constituting the blanking circuit must have a high breakdown voltage. Also,
Since a relatively large current flows in the ON period of the transistor 25, the power loss becomes large. Further, since the blanking circuit is added as a stray capacitance during the video period which is the off period of the transistor 25, the frequency characteristic is deteriorated. Further, it has a time constant due to the capacitor 9 for coupling with the first grid electrode G1 and operates at a very high speed when the transistor 25 is turned on, but operates because it is charged by the time constant of the resistor 8 and the capacitor 9 when turned off. Is slow and affects the response characteristics of the video signal.

【0014】そこで、この発明では、ブランキング回路
に高耐圧のトランジスタを必要とせず、またブランキン
グ回路のパワー損失を少なくでき、しかも周波数特性や
レスポンス特性に影響を与えずにブランキングをかける
ことができるビデオ増幅回路を提供することを目的とす
る。
Therefore, in the present invention, the blanking circuit does not require a high breakdown voltage transistor, the power loss of the blanking circuit can be reduced, and the blanking is performed without affecting the frequency characteristic and the response characteristic. It is an object of the present invention to provide a video amplifier circuit capable of

【0015】[0015]

【課題を解決するための手段】この発明は、陰極線管の
第1グリッド電極G1のみにビデオ信号を供給するエミ
ッタ結合差動増幅器を有し、この差動増幅器を構成する
定電流源をブランキングパルスでスイッチング制御する
ことでブランキングをかけるものである。
The present invention has an emitter-coupled differential amplifier which supplies a video signal only to the first grid electrode G1 of a cathode ray tube, and a constant current source constituting this differential amplifier is blanked. Blanking is applied by switching control with pulses.

【0016】[0016]

【作用】この発明においては、差動増幅器を構成する定
電流源をブランキングパルスでスイッチング制御するも
のであり、従来のように高耐圧のトランジスタは不要と
なり、またオン期間に大きな電流が流れることもなく、
パワー損失も少なくなる。また、ビデオ増幅回路を差動
増幅器で構成したことにより、このビデオ増幅回路の動
作は安定であり、周波数特性、レスポンス特性に影響す
ることなく、ブランキングを実行し得る。
According to the present invention, the constant current source constituting the differential amplifier is switching-controlled by the blanking pulse, so that a transistor having a high withstand voltage as in the conventional case is not required and a large current flows during the ON period. None,
Power loss is also reduced. Further, since the video amplifier circuit is composed of the differential amplifier, the operation of the video amplifier circuit is stable, and the blanking can be executed without affecting the frequency characteristic and the response characteristic.

【0017】[0017]

【実施例】以下、図1を参照しながら、この発明の一実
施例について説明する。図1において、図5と対応する
部分には同一符号を付して示している。なお、カソード
電極K、第2グリッド電極G2、第3グリッド電極G3
の部分の接続は図5の例と同様であり、図示を省略して
いる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIG. In FIG. 1, parts corresponding to those in FIG. 5 are designated by the same reference numerals. The cathode electrode K, the second grid electrode G2, the third grid electrode G3
The connection of the part is the same as that of the example of FIG. 5, and the illustration thereof is omitted.

【0018】61はビデオ信号SVが供給される端子で
ある。端子61はコンデンサ62を介してNPN形トラ
ンジスタ63のベースに接続される。また、電源端子+
Vccと接地間には抵抗器64および65の直列回路が
接続され、これら抵抗器64および65の接続点がトラ
ンジスタ63のベースに接続され、これによりトランジ
スタ63にベースバイアスが供給される。
Reference numeral 61 is a terminal to which the video signal SV is supplied. The terminal 61 is connected to the base of the NPN transistor 63 via the capacitor 62. In addition, power supply terminal +
A series circuit of resistors 64 and 65 is connected between Vcc and ground, and the connection point of the resistors 64 and 65 is connected to the base of the transistor 63, whereby the base bias is supplied to the transistor 63.

【0019】また、トランジスタ63のコレクタは電源
端子+Vccに接続され、そのエミッタは抵抗器66を
介して接地されて、エミッタホロワ構成とされる。トラ
ンジスタ63のエミッタと抵抗器66の接続点はコント
ラスト調整用の可変抵抗器67、抵抗器68およびコン
デンサ69の直列回路を介して接地され、抵抗器68お
よびコンデンサ69の接続点はエミッタ結合差動増幅器
を構成する一方のNPN形トランジスタ70のベースに
接続される。可変抵抗器67の可動子はエミッタ結合差
動増幅器を構成する他方のNPN形トランジスタ71の
ベースに接続される。
The collector of the transistor 63 is connected to the power supply terminal + Vcc, and the emitter of the transistor 63 is grounded via the resistor 66 to form an emitter follower structure. The connection point between the emitter of the transistor 63 and the resistor 66 is grounded through a series circuit of a variable resistor 67 for contrast adjustment, a resistor 68 and a capacitor 69, and the connection point of the resistor 68 and the capacitor 69 is an emitter-coupled differential. It is connected to the base of one NPN transistor 70 which constitutes an amplifier. The mover of the variable resistor 67 is connected to the base of the other NPN transistor 71 which constitutes the emitter-coupled differential amplifier.

【0020】トランジスタ70のコレクタは抵抗器72
を介して電源端子+B(例えば50V)に接続される。
The collector of the transistor 70 is a resistor 72.
Is connected to the power supply terminal + B (for example, 50V) via.

【0021】トランジスタ71のコレクタは電源端子+
Vccに接続される。そして、トランジスタ70および
71のエミッタ間には抵抗器74および75の直列回路
が接続され、これら抵抗器74および75の接続点は定
電流源を構成するNPN形トランジスタ76のコレクタ
・エミッタおよび抵抗器77の直列回路を介して接地さ
れる。
The collector of the transistor 71 is the power supply terminal +
Connected to Vcc. A series circuit of resistors 74 and 75 is connected between the emitters of the transistors 70 and 71, and the connection point of the resistors 74 and 75 is the collector / emitter and resistor of the NPN transistor 76 that constitutes a constant current source. It is grounded through a series circuit of 77.

【0022】また、電源端子+Vccと接地間には抵抗
器78、抵抗器79およびNPN形トランジスタ80の
直列回路が接続され、抵抗器78および79の接続点は
トランジスタ76のベースに接続される。また、トラン
ジスタ80はそのコレクタとベースが接続されてダイオ
ード接続とされ、トランジスタ76および80で定電流
源としてのカレントミラー回路が構成される。
A series circuit of a resistor 78, a resistor 79 and an NPN transistor 80 is connected between the power supply terminal + Vcc and ground, and the connection point of the resistors 78 and 79 is connected to the base of the transistor 76. The collector and base of the transistor 80 are connected to form a diode connection, and the transistors 76 and 80 constitute a current mirror circuit as a constant current source.

【0023】また、81は水平ブランキングパルスHBL
K(例えば10〜12μsecのパルス幅の正パルス)が供
給される端子、82は垂直ブランキングパルスVBLK
(例えば1msecのパルス幅の正パルス)が供給される
端子である。端子81は、抵抗器83および84の直列
回路を介して接地され、これら抵抗器83および84の
接続点はダイオード85を介してトランジスタ76のベ
ースに接続される。また、端子82は抵抗器86を介し
てトランジスタ76のベースに接続される。
Reference numeral 81 is a horizontal blanking pulse HBL.
A terminal to which K (for example, a positive pulse having a pulse width of 10 to 12 μsec) is supplied, and 82 is a vertical blanking pulse VBLK
(For example, a positive pulse having a pulse width of 1 msec) is supplied to the terminal. The terminal 81 is grounded via a series circuit of resistors 83 and 84, and the connection point of these resistors 83 and 84 is connected to the base of the transistor 76 via a diode 85. The terminal 82 is also connected to the base of the transistor 76 via the resistor 86.

【0024】また、トランジスタ70のコレクタおよび
抵抗器72の接続点はコンデンサ87を介して陰極線管
1の第1グリッド電極G1に接続される。
The connection point between the collector of the transistor 70 and the resistor 72 is connected to the first grid electrode G1 of the cathode ray tube 1 via the capacitor 87.

【0025】本例は以上のように構成され、その他は図
5の例と同様に構成される。
The present example is constructed as described above, and the other parts are constructed similarly to the example of FIG.

【0026】以上の構成において、トランジスタ70お
よび71のベースには、それぞれトランジスタ63のエ
ミッタ出力より同一の直流電圧がバイアスとして供給さ
れる。また、トランジスタ71のベースには可変抵抗器
67の可動子よりビデオ信号が供給される。そのため、
トランジスタ70のコレクタと抵抗器72の接続点には
増幅されたビデオ信号が得られ、このビデオ信号がコン
デンサ87を介して陰極線管1の第1グリッド電極G1
に印加される。ここで、可変抵抗器67の可動子の位置
を移動することでトランジスタ71のベースに供給され
るビデオ信号の大きさが変化し、これによりコントラス
ト調整をすることができる。
In the above structure, the same DC voltage is supplied as a bias from the emitter output of the transistor 63 to the bases of the transistors 70 and 71. A video signal is supplied to the base of the transistor 71 from the mover of the variable resistor 67. for that reason,
An amplified video signal is obtained at the connection point between the collector of the transistor 70 and the resistor 72, and this video signal is transmitted via the capacitor 87 to the first grid electrode G1 of the cathode ray tube 1.
Is applied to Here, by moving the position of the mover of the variable resistor 67, the magnitude of the video signal supplied to the base of the transistor 71 changes, and the contrast can be adjusted accordingly.

【0027】ここで、端子81,82にブランキングパ
ルスHBLK,VBLKが供給されると、トランジスタ76が
オン状態となって、トランジスタ70のコレクタ電流が
増加するため、トランジスタ70のコレクタと抵抗器7
2の接続点にはブランキングレベルの電圧(帰線消去電
圧)が得られ、ブランキンブ動作が行なわれる。
When the blanking pulses HBLK and VBLK are supplied to the terminals 81 and 82, the transistor 76 is turned on and the collector current of the transistor 70 increases, so that the collector of the transistor 70 and the resistor 7 are connected.
A voltage of blanking level (retrace line erasing voltage) is obtained at the connection point of 2, and a blanking operation is performed.

【0028】図2は、エミッタ結合差動増幅器の部分の
等価回路を示している。Siはトランジスタ71のベー
スに供給される入力ビデオ信号、Soはトランジスタ7
0のコレクタと抵抗器72の接続点に得られる出力ビデ
オ信号である。図において、トランジスタ70,71の
ベースバイアス電圧をVB、トランジスタ76のベース
・エミッタ間電圧をVBE1、トランジスタ80のベース
・エミッタ間電圧をVBE2、抵抗器72,74,75,
77,78,79の抵抗値をそれぞれRL,Re2,Re
1,Re3,R1,R2としている。
FIG. 2 shows an equivalent circuit of the emitter-coupled differential amplifier. Si is the input video signal supplied to the base of the transistor 71, and So is the transistor 7
It is the output video signal obtained at the junction of the collector of 0 and the resistor 72. In the figure, the base bias voltage of the transistors 70 and 71 is VB, the base-emitter voltage of the transistor 76 is VBE1, the base-emitter voltage of the transistor 80 is VBE2, and the resistors 72, 74, 75,
The resistance values of 77, 78, 79 are RL, Re2, Re respectively.
1, Re3, R1 and R2.

【0029】ここで、トランジスタ76に流れるコレク
タ電流Icは、数1に示すようになる。
Here, the collector current Ic flowing through the transistor 76 is as shown in equation 1.

【0030】[0030]

【数1】 [Equation 1]

【0031】また、増幅器のゲインAは数2で表わさ
れ、出力ビデオ信号Soは数3で決定される。
Further, the gain A of the amplifier is represented by the equation 2, and the output video signal So is determined by the equation 3.

【0032】[0032]

【数2】 [Equation 2]

【0033】[0033]

【数3】 (Equation 3)

【0034】本例においては、トランジスタ70,71
で構成されるエミッタ結合差動増幅器において、定電流
源を構成するトランジスタ76のベースにブランキング
パルスHBLK,VBLKを供給してオン状態とし、これによ
りブランキングレベルの電圧を得るものである。そのた
め、ブランキング回路に高耐圧のトランジスタは不要と
なる。また、トランジスタ76のオン期間に大きな電流
が流れることがなく、パワー損失が少なくなる。また、
差動増幅器の動作は安定であり、周波数特性、レスポン
ス特性に影響することなく、ブランキングを実行でき
る。
In this example, the transistors 70, 71
In the emitter-coupled differential amplifier constituted by, the blanking pulses HBLK and VBLK are supplied to the base of the transistor 76 constituting the constant current source to turn it on to obtain a blanking level voltage. Therefore, the blanking circuit does not need a high breakdown voltage transistor. Further, a large current does not flow during the ON period of the transistor 76, and power loss is reduced. Also,
The operation of the differential amplifier is stable, and blanking can be executed without affecting the frequency characteristic and the response characteristic.

【0035】図3は、この発明の他の実施例を示す構成
図である。この図3において、図1と対応する部分には
同一符号を付し、その詳細説明は省略する。
FIG. 3 is a block diagram showing another embodiment of the present invention. 3, parts corresponding to those in FIG. 1 are designated by the same reference numerals, and detailed description thereof will be omitted.

【0036】図においては、抵抗器74,75の接続点
は定電流源を構成する抵抗器88を介して接地される。
この抵抗器88と並列に、ダイオード89およびNPN
形トランジスタ90のコレクタ・エミッタの直列回路が
接続される。トランジスタ90のベースは抵抗器91を
介して接地される。また、水平ブランキンパルスHBLK
が供給される端子81は抵抗器83およびダイオード8
5を介してトランジスタ90のベースに接続されると共
に、垂直ブランキングパルスVBLKが供給される端子8
2は抵抗器86を介してトランジスタ90のベースに接
続される。
In the figure, the connection point between the resistors 74 and 75 is grounded via a resistor 88 forming a constant current source.
In parallel with this resistor 88, a diode 89 and an NPN
The collector-emitter series circuit of the transistor 90 is connected. The base of the transistor 90 is grounded via the resistor 91. In addition, horizontal blankin pulse HBLK
Is supplied to the terminal 81 through the resistor 83 and the diode 8
A terminal 8 connected to the base of the transistor 90 via 5 and supplied with a vertical blanking pulse VBLK.
2 is connected to the base of the transistor 90 via the resistor 86.

【0037】本例は以上のように構成され、その他は図
1の例と同様に構成される。
The present example is constructed as described above, and the other parts are constructed similarly to the example of FIG.

【0038】本例において、端子81,82にブランキ
ングパルスHBLK,VBLKが供給されると、トランジスタ
90がオン状態となって、トランジスタ70のコレクタ
電流が増加するため、トランジスタ70のコレクタと抵
抗器72の接続点にはブランキングレベルの電圧が得ら
れ、ブランキング動作が行なわれる。
In this example, when the blanking pulses HBLK and VBLK are supplied to the terminals 81 and 82, the transistor 90 is turned on and the collector current of the transistor 70 increases, so that the collector and the resistor of the transistor 70 are increased. A blanking level voltage is obtained at the connection point of 72, and a blanking operation is performed.

【0039】図4は、エミッタ結合差動増幅器の部分の
等価回路を示しており、図2と対応する部分には同一符
号を付して示している。なお、図3の例において、ダイ
オード89は除去してもよい。
FIG. 4 shows an equivalent circuit of a portion of the emitter-coupled differential amplifier, and portions corresponding to those of FIG. 2 are designated by the same reference numerals. In the example of FIG. 3, the diode 89 may be removed.

【0040】本例においては、トランジスタ70,71
で構成されるエミッタ結合差動増幅器において、定電流
源を構成する抵抗器88に並列に接続されるトランジス
タ90のベースにブランキングパルスHBLK,VBLKを供
給してオン状態とし、これによりブランキングレベルの
電圧を得るものであり、図1の例と同様の作用効果を得
ることができる。
In this example, the transistors 70, 71
In the emitter-coupled differential amplifier configured by, the blanking pulse HBLK, VBLK is supplied to the base of the transistor 90 connected in parallel with the resistor 88 forming the constant current source to turn on the blanking level. Is obtained, and the same effect as that of the example of FIG. 1 can be obtained.

【0041】なお、上述実施例においては、偏平型陰極
線管1の第1グリッド電極G1にビデオ信号を供給する
場合に適用した例を示したが、この発明は他の陰極線管
の所定電極にビデオ信号を供給する場合にも同様に適用
して好適なものとなる。
In the above-described embodiment, an example in which a video signal is supplied to the first grid electrode G1 of the flat cathode ray tube 1 has been shown, but the present invention is applied to a predetermined electrode of another cathode ray tube. The same applies to the case of supplying a signal, which is suitable.

【0042】[0042]

【発明の効果】この発明によれば、差動増幅器を構成す
る定電流源をブランキングパルスでスイッチング制御す
るものであり、従来のようにブランキング回路に高耐圧
のトランジスタは不要となり、またオン期間に大きな電
流が流れることもなく、パワー損失も少なくできる。ま
た、ビデオ増幅回路を差動増幅器で構成したことによ
り、このビデオ増幅回路の動作は安定であり、周波数特
性、レスポンス特性に影響することなく、ブランキング
を実行できる等の効果がある。
According to the present invention, a constant current source forming a differential amplifier is switching-controlled by a blanking pulse, which eliminates the need for a high withstand voltage transistor in a blanking circuit as in the prior art, and it is turned on. No large current flows during the period, and power loss can be reduced. In addition, since the video amplifier circuit is configured by the differential amplifier, the operation of the video amplifier circuit is stable, and blanking can be performed without affecting the frequency characteristic and the response characteristic.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明に係るビデオ増幅回路の一実施例を示
す接続図である。
FIG. 1 is a connection diagram showing an embodiment of a video amplifier circuit according to the present invention.

【図2】図1の例の一部の等価回路を示す図である。FIG. 2 is a diagram showing a part of an equivalent circuit of the example of FIG.

【図3】この発明に係るビデオ増幅回路の他の実施例を
示す接続図である。
FIG. 3 is a connection diagram showing another embodiment of the video amplifier circuit according to the present invention.

【図4】図3の例の一部の等価回路を示す図である。FIG. 4 is a diagram showing a part of an equivalent circuit of the example of FIG.

【図5】偏平型陰極線管の駆動系を示す接続図である。FIG. 5 is a connection diagram showing a drive system of a flat cathode ray tube.

【符号の説明】[Explanation of symbols]

1 偏平型陰極線管 2 蛍光面 67 コントラスト調整用の可変抵抗器 70,71 エミッタ結合差動増幅器を構成するNPN
形トランジスタ 76,80 定電流源を構成するNPN形トランジスタ 88 定電流源を構成する抵抗器 90 スイッチング素子を構成するNPN形トランジス
タ G1 第1グリッド電極
DESCRIPTION OF SYMBOLS 1 Flat cathode ray tube 2 Phosphor screen 67 Variable resistor 70,71 for contrast adjustment NPN which comprises an emitter coupling differential amplifier
Type transistor 76, 80 NPN type transistor constituting a constant current source 88 Resistor constituting a constant current source 90 NPN type transistor constituting a switching element G1 First grid electrode

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】陰極線管の第1グリッド電極G1のみにビ
デオ信号を供給するエミッタ結合差動増幅器を有し、 上記差動増幅器を構成する定電流源をブランキングパル
スでスイッチング制御することでブランキングをかける
ことを特徴とするビデオ増幅回路。
1. An emitter-coupled differential amplifier for supplying a video signal only to a first grid electrode G1 of a cathode ray tube, wherein a constant current source constituting the differential amplifier is switching-controlled by a blanking pulse. Video amplifier circuit characterized by ranking.
【請求項2】 上記定電流源としてカレントミラー回路
を使用し、このカレントミラー回路を構成するトランジ
スタを上記ブランキング信号でスイッチング制御するこ
とを特徴とする請求項1記載のビデオ増幅回路。
2. The video amplifier circuit according to claim 1, wherein a current mirror circuit is used as the constant current source, and a transistor forming the current mirror circuit is switching-controlled by the blanking signal.
【請求項3】陰極線管の第1グリッド電極G1のみにビ
デオ信号を供給するエミッタ結合差動増幅器を有し、 上記差動増幅器を構成する定電流源と並列にスイッチ回
路を設け、 上記スイッチ回路をブランキングパルスでスイッチング
制御することでブランキングをかけることを特徴とする
ビデオ増幅回路。
3. A switch circuit provided with an emitter-coupled differential amplifier for supplying a video signal only to the first grid electrode G1 of the cathode ray tube, and a switch circuit provided in parallel with a constant current source constituting the differential amplifier. A video amplifier circuit characterized by applying blanking by controlling switching with a blanking pulse.
【請求項4】 上記スイッチ回路をダイオードおよびト
ランジスタの直列回路で構成することを特徴とする請求
項3記載のビデオ増幅回路。
4. The video amplifier circuit according to claim 3, wherein the switch circuit is composed of a series circuit of a diode and a transistor.
JP5008306A 1993-01-21 1993-01-21 Video amplifier circuit Expired - Fee Related JPH0822021B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5008306A JPH0822021B2 (en) 1993-01-21 1993-01-21 Video amplifier circuit
KR1019940001032A KR100323001B1 (en) 1993-01-21 1994-01-20 Cathode ray tube driving circuit
ITRM940028A IT1271841B (en) 1993-01-21 1994-01-21 Control circuit for a cathode ray tube
US08/554,799 US5604404A (en) 1993-01-21 1995-11-07 Drive circuit for a cathode ray tube

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5008306A JPH0822021B2 (en) 1993-01-21 1993-01-21 Video amplifier circuit

Publications (2)

Publication Number Publication Date
JPH06225177A JPH06225177A (en) 1994-08-12
JPH0822021B2 true JPH0822021B2 (en) 1996-03-04

Family

ID=11689474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5008306A Expired - Fee Related JPH0822021B2 (en) 1993-01-21 1993-01-21 Video amplifier circuit

Country Status (1)

Country Link
JP (1) JPH0822021B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6342905A (en) * 1986-08-01 1988-02-24 杉戸 和子 Clothing made of wistaria and its production

Also Published As

Publication number Publication date
JPH06225177A (en) 1994-08-12

Similar Documents

Publication Publication Date Title
KR100323001B1 (en) Cathode ray tube driving circuit
JP3292939B2 (en) Video signal processing device
US5034667A (en) Raster size regulating circuit
JPS6050112B2 (en) Color signal output circuit
JPH0822021B2 (en) Video amplifier circuit
GB2340707A (en) Dynamic focus voltage amplitude controller
KR100397907B1 (en) Display apparatus
US4651063A (en) Horizontal deflection circuit
JPS607871B2 (en) signal processing circuit
JPH07120142B2 (en) Flat cathode ray tube
JPH07107323A (en) Video display device
US4414574A (en) Video amplifier with blank stretching
US4771217A (en) Vertical deflection circuit for a cathode-ray tube having a vertical image-position adjustment circuit
JP3201476B2 (en) Television deflection device
JPH0666897B2 (en) Video signal processor
KR100599143B1 (en) Blanked dynamic focus power supply transient elimination
JP3470360B2 (en) Cathode ray tube display
JP2505821Y2 (en) Video output circuit
JPS62188568A (en) Focus adjusting circuit
JP2000165698A (en) Video imaging device
KR830001146B1 (en) Signal conversion circuit
JPH08710Y2 (en) Video output circuit
JP2002142172A (en) Crt display
JPH0746431A (en) Blanking circuit
JPH08223439A (en) Dynamic focus circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080304

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120304

Year of fee payment: 16

LAPS Cancellation because of no payment of annual fees