JPH08212081A

JPH08212081A - メモリ割り付け方法、並びにコンパイル方法およびコンパイラ

Info

Publication number: JPH08212081A
Application number: JP7043465A
Authority: JP
Inventors: Ichiro Kushima; 伊知郎久島; Takayoshi Iizuka; 孝好飯塚
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-02-08
Filing date: 1995-02-08
Publication date: 1996-08-20

Abstract

(57)【要約】（修正有）【目的】キャッシュメモリを有するコンピュータの利用
において、キャッシュライン競合によって生じるキャッ
シュミスにより大幅な性能低下を引き起こすプログラム
に対して、キャッシュ競合の発生を削減するメモリ割り
付け方法を提供する。【構成】記憶領域内でのシンボルの割り付け順序を決め
１０１、割り付け対象シンボルを、互いにキャッシュ競
合を避けるべきシンボルからなる部分集合に分類する１
０２。そして各シンボルについて、それが最初に割り付
けるシンボルならば通常のロケーションを割り当てる１
０５。そうでなければ仮のロケーションL'を求めた後１
０６、L'をもとに、部分集合中の他のシンボルとキャッ
シュ競合を起こさないようなロケーションを求め１０
７、それをシンボルテーブルに登録する１０８。これを
すべてのシンボルに対して繰り返す１０９。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、キャッシュメモリを有
するコンピュータの利用において、競合性のキャッシュ
ミスを削減するメモリ割り付け方法、並びにそのような
メモリ割り付け方法を適用したコンパイル方法およびコ
ンパイラに関する。

【０００２】

【従来の技術】多くの計算機システムでは、高速に動作
するCPU（中央処理装置）とアクセス速度の遅い主メモ
リ（以降、単にメモリとも呼ぶ）との速度のギャップを
埋めるために、キャッシュメモリと呼ばれるアクセス速
度の速い比較的小容量の記憶装置を備えている。キャッ
シュメモリに関しては、たとえば「情報処理、ボリュー
ム３３、ナンバー１１（１９９２）、第１３４８頁から
１３５７頁」に記載がある。

【０００３】上記文献に記載されているように、キャッ
シュメモリ（以下、単にキャッシュと呼ぶ）と主メモリ
との間の転送単位はブロックまたはラインと呼ばれる。
また、キャッシュ上のブロックはキャッシュブロック
（またはキャッシュライン）、主メモリ上のブロックは
メモリブロックと呼ばれる。ブロックのマッピング方
式、すなわちメモリ上のあるメモリブロックを、キャッ
シュ上のどのキャッシュブロックに置くかを決定する方
式に関しては、フルアソシアティブ方式、セットアソシ
アティブ方式、およびダイレクトマップ方式の３種類が
ある。

【０００４】ダイレクトマップ方式では、各メモリブロ
ックが１つのキャッシュブロックにマッピングされる。
そのため、一度キャッシュブロックに転送されたデータ
であっても、同一のキャッシュブロックにマッピングさ
れる別のメモリブロックの参照があると、キャッシュブ
ロック上のデータはキャッシュブロックから追い出さ
れ、次の参照ではキャッシュミスを生じる。このような
現象をキャッシュ競合またはキャッシュライン競合と呼
び、これによって生じるキャッシュミスを競合性キャッ
シュミスという。

【０００５】たとえばキャッシュメモリのサイズが２の
Ｎ乗バイトである場合、ダイレクトマップ方式では、メ
モリアドレスの下位Ｎビットによりキャッシュブロック
のアドレスを決めることが多い。よって２つのデータの
メモリアドレスの下位Ｎビットが偶然一致していた場
合、入るべきキャッシュブロックが同じになるので、そ
の２つのデータはキャッシュ競合を起こす。

【０００６】セットアソシアティブ方式では、各メモリ
ブロックが複数のキャッシュブロックにマッピングさ
れ、そのうち空いているどれか１つのキャッシュブロッ
クに置かれる。空いているキャッシュブロックがなけれ
ば、やはりキャッシュ競合が起きる。なお、１つのメモ
リブロックがｎ個のキャッシュブロックにマッピングさ
れるものをｎウェイ・セットアソシアティブと呼ぶ。ま
たｎを連想数と呼ぶ。

【０００７】ダイレクトマップ方式およびセットアソシ
アティブ方式のキャッシュでは、プログラムによっては
キャッシュ競合が多発し性能が大きく低下することがあ
る。これについて以下説明する。なお、以下では、ブロ
ック長が３２バイト、容量が３２キロバイトのダイレク
トマップ方式のキャッシュを仮定する。メモリアドレス
からキャッシュアドレス（キャッシュラインのキャッシ
ュ内でのアドレス）への変換は、メモリアドレス（３２
ビット）の下位１５ビット（２の１５乗＝３２キロ）を
とり、さらにそれを（１ブロックが３２バイトなので）
右に５ビットシフトした値をそのまま使うものとする。
言い換えればメモリアドレスの上位から数えて１８ビッ
ト目から２７ビット目までがキャッシュアドレスとな
る。

【０００８】図２は、キャッシュ競合が多発するFORTRA
Nプログラムの例を示したものである。以下、このプロ
グラムを簡単に説明する。

【０００９】２０１〜２０３は、要素が８バイトのREAL
（実数）型で、要素数が4096個の１次元配列A,B,C,D,E
をCOMMON領域（メモリ領域の１つ）に確保することを示
している。２０４はINTEGER（整数）型の変数I,Jを使用
することを示している。以上は変数の宣言部分で、２０
５〜２１０が実行部分である。２０５〜２０７はループ
で、変数Iを１から４０９６まで変えながら、B(I)+C(I)
を計算し、その値をA(I)に代入することを示している。
２０８〜２１０もループで、変数Jを１から４０９６ま
で変えながら、E(J)*2.0を計算し、その値をD(J)に代入
することを示している。２１１はプログラムの終わりを
意味する。

【００１０】ここで、ループ中の配列要素へのアクセス
A(I),B(I),C(I),D(I),E(I)は通常キャッシュ競合を起こ
す。なぜなら、配列A,B,C,D,Eのサイズはすべて３２キ
ロバイト（＝４０９６＊８バイト）であり、キャッシュ
サイズと同じであるので、これらの配列がメモリ上で並
べられた場合、その先頭要素のメモリアドレスの差がキ
ャッシュサイズの倍数となっているからである。これに
ついて図１６を用いてさらに詳しく説明する。

【００１１】図１６は、図２のプログラムを従来のコン
パイラでコンパイルしたときの、配列データA,B,C,D,E
のメモリへの割り付け状況を示した図である。１６０１
はメモリを表し、１つのセルが８バイト分のデータを保
持する。１６０２はメモリのロケーション（先頭を０と
したときのアドレス）を表している。１６０３はそのセ
ルに保持される配列要素を表している。

【００１２】図示するように、配列要素はメモリ上でA
(1),A(2),…,A(4096),B(1),…,B(4096),C(1),…,C(409
6),D(1),…,D(4096),E(1),…,E(4096)の順に隙間なく並
べられる。すると、たとえばA(1)のロケーションとB(1)
のロケーションの差は32768バイト、すなわち３２キロ
バイトとなる。よってキャッシュが３２キロバイトのダ
イレクトマップ方式では、同じキャッシュアドレスの差
が０、すなわちキャッシュ競合を起こすことになる。他
の配列も同様に、添字が同じ配列要素同士はすべてキャ
ッシュ競合を起こしていることがわかる。これにより実
行時にどのようにキャッシュミスが発生するかを、図１
７を用いて説明する。

【００１３】図１７は、図２のプログラムを実行したと
きに発生するキャッシュミス状況を示したものである。
１７０１は、プログラムの実行で行われる配列要素の参
照（メモリアクセス）を実行順に番号付けした番号を表
す。１７０２はそこで参照される配列要素を表す。１７
０３はその参照（メモリアクセス）がキャッシュミスと
なるかどうかを表す。１７０４は、キャッシュミスした
場合に、新たにメモリからキャッシュに持ってくるデー
タを表す。ここで、例えばA(1:4)はA(1),A(2),A(3),A
(4)の４つのデータを表す。１７０５は、新たにデータ
をキャッシュに持ってきたときに、キャッシュから追い
出されるデータがあればそれを示している。１７０６は
キャッシュミスが起こったときにそれが競合性キャッシ
ュミスかどうかを示す。

【００１４】たとえば参照番号１では、B(1)が参照さ
れ、B(1)は今までキャッシュに入っていないのでキャッ
シュミスを起こす。それによりメモリからB(1:4)がキャ
ッシュに持ってこられる（キャッシュブロックは３２バ
イトで配列要素は８バイトなので、１度に４要素分のデ
ータが持ってこられる）。次に、参照番号２でC(1)が参
照され、C(1)も今までキャッシュに入っていないのでキ
ャッシュミスを起し、それによりメモリからC(1:4)がキ
ャッシュに持ってこられる。ここで、先ほど示したとお
りB(1:4)とC(1:4)はキャッシュ競合を起こしているの
で、B(1:4)がキャッシュから追い出される。すると、参
照番号４でB(2)が参照されたとき、本来ならB(1:4)が一
度キャッシュに持ってこられたのでキャッシュヒットと
なるはずが、キャッシュ競合によりキャッシュから追い
出されているのでキャッシュミスとなる。すなわち競合
性のキャッシュミスが生じている。以降、このような状
況が連続発生し、図１７に示すように、結果としてすべ
ての配列要素参照がキャッシュミスを起こすことがわか
る。

【００１５】以上、図２のプログラムのループ内では、
すべての配列要素参照でキャッシュミスが発生すること
が分かる。なお、このような競合性キャッシュミスは、
ダイレクトマップ方式のキャッシュだけではなく、セッ
トアソシアティブ方式でも起こりうる。例えば図２のプ
ログラムの場合、連想数が２のセットアソシアティブで
もやはりキャッシュ競合によるキャッシュミスが生じ
る。なぜなら、図２のプログラムの最初のループ（２０
５〜２０７）では、A(I),B(I),C(I)の３つの要素のキャ
ッシュアドレスが等しくなっているのに対し、連想数が
２であるから、どうしてもキャッシュから追い出されて
しまうものが生じてしまうからである。

【００１６】このようなプログラムに関してキャッシュ
ミスを減少させるには、以下のような方法が考えられて
いる。

【００１７】（１）キャッシュサイズを増大する。

【００１８】（２）ダイレクトマップ方式でなくセット
アソシアティブ方式またはフルアソシアティブ方式を使
う。またはセットアソシアティブ方式の連想数を増大す
る。

【００１９】（３）キャッシュブロックアドレスを決定
するとき、単にメモリアドレスの下位Ｎビットを用いる
のではなく、下位Ｎビットと上位ビットとの排他的論理
和をとる（これにより、キャッシュブロックアドレスを
分散させる）ようにする。

【００２０】しかし、以上の方法は、すべてキャッシュ
装置そのものを変更するものであり、ハードウェアの変
更なしには達成できないものである。

【００２１】これに対して、キャッシュ装置を変更せず
に、メモリ割り付けの方法を変えることによりキャッシ
ュ競合を回避する方法が知られている。例えば図２のプ
ログラムのように、配列の要素数が２のべき乗になって
いる場合、キャッシュ競合がおきる可能性が高い（キャ
ッシュサイズも通常、２のべき乗である）。そこで、こ
れを避けるため、（４）プログラムで使用する配列の要素数を２のべき乗
にしないようにする（２のべき乗より少し大きい値にす
る）（５）要素数が２のべき乗の配列を複数宣言する場合
は、それらを並べて宣言するのではなく、間にパディン
グ（プログラムでは使用しない領域）用のデータ宣言を
入れるなどの方法を用いる。たとえば、図２のプログラ
ムでは、配列の大きさは４０９６でなく４０９７にする
とか、配列AとBの間にパディング用の小さな配列を宣言
することなどである。

【００２２】しかし、（４）および（５）の方法はソー
スプログラムを変更することが必要となる。

【００２３】これに対して、ソースプログラムは変更せ
ずに、（６）ソースプログラムをコンパイルするときに、適当
な場所にパディングを入れることを指示するという方法もある。たとえば「ＨＩ−ＵＸ／ＷＥ２最
適化ＦＯＲＴＲＡＮ使用の手引き（マニュアル番号３
０００−３−３０９−１０）（１９９４年）第８３頁」
には、これを可能とするようなコンパイルオプションの
記載がある。

【００２４】このオプションでは、「CPAD(L,P)」とい
う指定により、コモン領域の先頭からLの整数倍目で配
列が切り替わるとき、そこにPバイトのパディングを入
れることを指示する。例えば図２のプログラムの場合、
「CPAD(32768,10)」とコンパイル時に指定することによ
り、32768バイト目、すなわち配列Aが終わったところで
10バイトのパディングが埋め込まれることになる。これ
により、ソースプログラムを修正することなく、パディ
ングを埋め込むことができる。

【００２５】

【発明が解決しようとする課題】以上のように、ダイレ
クトマップ方式のキャッシュは、構成が簡単のため高速
化、大容量化が容易であるという利点があるが、プログ
ラムによってはキャッシュ競合が発生し性能が大幅に低
下するという欠点がある。また、セットアソシアティブ
方式のキャッシュでも、連想数が少ない場合には同じよ
うな欠点が発生する。

【００２６】このようなキャッシュ競合を回避する従来
技術のうち上述の（１）、（２）および（３）の方法
は、キャッシュ装置そのものの変更が必要であり、コス
トがかかるという問題点がある。キャッシュメモリのコ
ストは容量の同じ主メモリのコストと比較してかなり高
価なので、キャッシュ容量増大には限度がある。また、
連想数の大きいセットアソシアティブやフルアソシアテ
ィブ方式は、それを実現するハードウェアが複雑になる
ので、キャッシュのアクセス速度が低下し、大容量化も
困難である。

【００２７】一方、（４）および（５）の方法は、ソー
スプログラムの変更が必要となり、プログラムを作成す
るユーザにとって負担となるという問題点がある。つま
りユーザがキャッシュ競合のことを意識してプログラム
を書く必要が生じるし、またプログラムの変更によって
プログラムのわかりやすさが失われる恐れがある。

【００２８】（６）の方法についても、同様にユーザの
負担が残る。すなわち、パディングを入れる場所と入れ
る量をユーザ自身が判断して決めなければならないの
で、ユーザにキャッシュとプログラムに関する細かい知
識を要求する。また、プログラムの変更に伴いコンパイ
ルオプションも変更しなければならない。また、上記の
様な指定方法では、融通性が少ないという問題点があ
る。すなわち、ある場所には何バイト、またある場所に
は何バイト、といったようにパディングを挿入すること
が難しい。

【００２９】本発明の目的は、以上の問題点を解決しつ
つ、キャッシュ競合によって生じるキャッシュミスによ
り大幅な性能低下を引き起こすプログラムに対して、キ
ャッシュ競合の発生を削減する方法を提供することにあ
る。

【００３０】

【課題を解決するための手段】前記目的は、次のような
ステップから成るメモリ割り付け方法によりメモリ割り
付けを行うことによって達成される。すなわち、本発明
は、ソースプログラムをコンパイルしてオブジェクトプ
ログラムを生成するコンパイラにおけるメモリ割り付け
方法であって、プログラムで参照されているシンボル
を、その属性とともに、所定のテーブルに登録するステ
ップ(a)と、登録されたシンボルの集合を、互いにキャ
ッシュ競合を避けるべきシンボルからなる部分集合に分
類するステップ(b)と、上記各シンボルに対して、同じ
部分集合に属するシンボル同士でキャッシュ競合が発生
しないように、メモリ上のロケーションを決定するステ
ップ(c)とを備えたことを特徴とする。

【００３１】ロケーションを決定するステップ(c)は、
同じ部分集合に属するシンボル同士のキャッシュアドレ
スの差が所定値より小さくならないように各シンボルの
ロケーションを決定する。また、シンボルを登録するス
テップ(a)は、登録するシンボルの属性としてそのシン
ボルが参照されるループ情報を含むようにし、部分集合
に分類するステップ(b)は、そのループ情報を参照する
ことにより同じループ内で参照されるシンボル同士を同
じ部分集合に分類するようにする。

【００３２】シンボルを登録するステップ(a)において
登録するシンボルとして、プログラムで参照されている
配列を含むようにしてもよい。登録するシンボルが配列
である場合、部分集合に分類するステップ(b)は、該配
列の形、すなわち配列の次元数、下限値、および上限値
が、それぞれ等しい配列同士を同じ部分集合に分類す
る。また、ロケーションを決定するステップ(c)は、前
記配列の先頭要素同士のキャッシュアドレスの差が所定
値より小さくならないように各配列のロケーションを決
定する。

【００３３】特に、ロケーションを決定するステップ
(c)は、前記配列の先頭要素同士のキャッシュアドレス
の差が所定のしきい値Tより小さくならないように各配
列のロケーションを決定し、かつそのとき該しきい値T
の値はプログラム中でのその配列の参照状況に基づいて
決定するようにするとよい。

【００３４】さらに、ロケーションを決定するステップ
(c)は、同じ部分集合に属するシンボル同士でキャッシ
ュ競合が発生しないようにロケーションを決定するため
に、同じ部分集合に属するシンボルのキャッシュアドレ
スが、互いに一定間隔をおいて並ぶように各シンボルの
ロケーションを決定するようにしてもよい。

【００３５】

【作用】プログラムで参照されているシンボルをその属
性とともに登録するステップにより、そのシンボルと別
のシンボルでキャッシュ競合を積極的に回避すべきかを
判断する材料が得られる。属性とは、たとえばそのシン
ボルの記憶領域、データの型、そのシンボルが参照され
る手続き（サブルーチン）またはループ、そのシンボル
が配列ならばその次元数、各次元の下限値、上限値、要
素の型、要素のサイズなどである。

【００３６】登録されたシンボルを、互いにキャッシュ
競合を避けるべきシンボルからなる部分集合に分類する
ステップにより、２つのシンボルが与えられたとき、そ
の２つのシンボルのロケーションをキャッシュ競合を回
避するように調整すべきかどうかが判断できる。互いに
キャッシュ競合が起こらないようにするべきシンボルと
いうのは、たとえば同一のループ中で参照されるシンボ
ル同士などである。

【００３７】各シンボルに対してメモリ上のロケーショ
ンを決定するステップでは、同じ部分集合に属するシン
ボル同士でキャッシュ競合が発生しないようにロケーシ
ョンを決定する。そのためには、たとえば同じ部分集合
に属するシンボル同士のキャッシュアドレスの差がある
所定値より小さくならないように各シンボルのロケーシ
ョンを調整する。

【００３８】また、互いにキャッシュ競合を避けるべき
シンボルからなる部分集合に分類するステップでは、各
シンボルの属性にはプログラム内での参照状況に関する
情報（たとえばどのループで参照されるかなど）を含む
ことにより、単にシンボルの宣言部だけを見て判断する
よりも適切なロケーションを決められる。

【００３９】

【実施例】以下、本発明の一実施例を図面を用いて説明
する。

【００４０】図３に、本実施例に係る計算機システムの
構成を示す。

【００４１】図示するように、計算機システムは、CPU
３０１、主記憶装置３０２、外部記憶装置３０３、ディ
スプレイ装置３０４、およびキーボード３０５より構成
されている。外部記憶装置３０３には、ユーザにより記
述されたソースプログラム３０６と、コンパイラ３１１
が生成するオブジェクトプログラム３０７が格納され
る。主記憶装置３０２には、コンパイラ３１１、コンパ
イル処理過程で必要となる中間コード３０８、シンボル
テーブル３０９、および部分集合表３１０が保持され
る。

【００４２】コンパイラ３１１は、ソースプログラム３
０６およびキーボード３０５からのユーザコマンドを入
力とし、機械語またはアセンブリ言語で記述されたオブ
ジェクトプログラム３０７を生成（出力）する。コンパ
イル処理は、CPU３０１がコンパイラプログラム３１１
を実行することにより行われる。

【００４３】図４に、本実施例に係るコンパイラの処理
の流れを示す。

【００４４】コンパイラの処理は、構文解析４０１、メ
モリ割り付け４０２、コード生成４０３の順で行う。構
文解析４０１では、ソースプログラム３０６を読み込
み、コンパイラ内部で処理可能なように中間コード３０
８およびシンボルテーブル３０９を作成する。構文解析
処理４０１については、たとえば「エイホ、セシィ、ウ
ルマン著：コンパイラ１（サイエンス社、１９９０年）
第３０〜７４頁」に記載されているので、説明は省略す
る。

【００４５】メモリ割り付け処理４０２では、プログラ
ムで参照するデータに対して、メモリ領域中のロケーシ
ョンを割り当てる。本処理については、図１〜図１９を
用いて詳しく説明する。コード生成４０３では、中間コ
ード３０８およびシンボルテーブル３０９を基に、機械
語またはアセンブリ言語で記述されたプログラムを生成
する。コード生成処理４０３については、たとえば「エ
イホ、セシィ、ウルマン著：コンパイラ（サイエンス
社、１９９０年）第６２４〜７０７頁」に記載されてい
るので、説明は省略する。

【００４６】図５は、本実施例におけるコンパイラの中
間語の例である。中間語は構文解析４０１の処理により
作成される。なお、これは図２のプログラムに対応する
中間コードである。図５の中間コードは、基本ブロック
をエッジで結んだグラフで表現されている。このような
グラフは制御フローグラフと呼ばれている。

【００４７】図５において、５０１から５０８は基本ブ
ロックである。基本ブロックは、途中で分岐や飛び込み
のない、一連のコード列を表している。エッジは、基本
ブロック間の遷移を表している。たとえば基本ブロック
５０４から基本ブロック５０３にエッジが張られている
ので、基本ブロック５０４が終わった後で、基本ブロッ
ク５０３へ制御が移ることを示している。５０１および
５０８は、それぞれ、開始ブロックおよび終了ブロック
と呼ばれる特別な基本ブロックで、それぞれプログラム
の開始と終了を表す。なお、基本ブロックの解析方法な
どについては「エイホ、セシィ、ウルマン著：コンパイ
ラ２（サイエンス社、１９９０年）第６４２〜６４８
頁」に記載がある。

【００４８】図６は、基本ブロック５０４の中身をより
詳細に示したものである。

【００４９】図５の基本ブロック５０４は６０４から６
０８の５個の文から成り、また各文は文番号６０１、処
理の内容を表す文６０２、および文で参照されるシンボ
ル（のリスト）６０３の３つの要素から成る。文番号６
０１は、プログラム全体で各文に一意に付けられた番号
である。文６０２は、処理の内容を３番地コードで表し
たものである。３番地コードについては、「エイホ、セ
シィ、ウルマン著：コンパイラ２（サイエンス社、１９
９０年）第５６７〜５６８頁」に記載がある。たとえ
ば、文６０４は、配列要素「B(I)」を一時変数t1に代入
する（「:=」で示される）処理を表す。一時変数は、コ
ンパイラが処理の都合のために内部で新たに生成した変
数のことである。６０３のフィールドは、文で参照され
るシンボル（のリスト）を表している。たとえば、文６
０４では「B(I)」でBとIが参照されているので、この２
つのシンボルが登録されている。本実施例の中間コード
では、コンパイラが生成した一時変数についてはこのフ
ィールドに登録しないことにしている。

【００５０】図７は、コンパイラのシンボルテーブル３
０９の例である。シンボルテーブル３０９には、プログ
ラム中に出現するすべてのシンボル（識別子）に関する
情報を保持する。図７は、図２のプログラムに対応する
シンボルテーブルで、図４におけるメモリ割り付け処理
４０２を行う前の状態を示している。

【００５１】図示するように、シンボルテーブル３０９
に登録されている情報は、名称７０１、型７０２、記憶
領域７０３、サイズ７０４、ロケーション７０５、およ
び参照ループ７０６である。

【００５２】名称７０１は、シンボルの名称を記憶す
る。型７０２は、変数の型を表し、たとえば「array (r
eal*8, 1:4096)」は、「要素の型が８バイトreal（浮動
小数点型）で、添字の範囲が１から４０９６までの配
列」という型を表す。なお、「1:4906」の１を（配列添
字の）下限値、４０９６を上限値と呼ぶ。

【００５３】記憶領域７０３は、このデータを割り付け
るべき記憶領域を表している。COMMONというのは、コモ
ン領域と呼ばれる静的な記憶領域である。STACKという
のは、プログラム実行時に動的に確保されるスタック領
域を表す。データをどの記憶領域に割り付けるかは、ソ
ースプログラムの言語仕様からほぼ自動的に決定され
る。図２のプログラムでは、変数A,B,C,D,EはCOMMONと
指定されているのでコモン領域に、I,Jは特に指定がな
いのでスタック領域に割り付けられる。

【００５４】サイズ７０４は、データのサイズをバイト
数で表したものである。ロケーション７０５は、データ
が割り付けられる記憶領域内での、そのデータのアドレ
スを表す。各記憶領域での先頭を０とする。ロケーショ
ンは、メモリ割り付け処理４０２により決定される。図
７は、まだメモリ割り付けをしていない時点でのシンボ
ルテーブルを示したものであるので、ロケーション情報
はまだ空である。参照ループ７０６は、本シンボルを参
照しているループ集合（ループ番号のリスト）を保持す
る。本フィールドもメモリ割り付け処理４０２により設
定される。

【００５５】次に、図４のメモリ割り付け処理４０２の
処理を詳しく説明する。

【００５６】図８は、メモリ割り付け処理４０２を詳し
く示したフローチャートである。

【００５７】まずステップ８０１で、シンボルテーブル
（図７）中のシンボルに対して、そのシンボルが出現す
るループのループ番号を登録する。プログラムが図５の
ような制御フローグラフで表現されているとき、プログ
ラムに含まれるループを解析する方法については「エイ
ホ、セシィ、ウルマン著：コンパイラ２（サイエンス
社、１９９０年）第７３４〜７４１頁」に記載がある。
それによれば、与えられた基本ブロックがどのループに
属するかを判定することができる。したがって、シンボ
ルがどの基本ブロックに出現しているかがわかれば、ど
のループに出現しているかも容易に判定できる。シンボ
ルがどの基本ブロックに出現しているかは、各基本ブロ
ック（たとえば図６）中のフィールド６０３を調べれば
よい。

【００５８】図２のプログラムでは基本ブロック５０
３、５０４で構成されるループ（ループ番号を１とす
る）と、基本ブロック５０６、５０７で構成されるルー
プ（ループ番号を２とする）の２つのループがある。前
者のループではシンボルI,A,B,Cが参照され、後者のル
ープではシンボルJ,D,Eが参照される。したがって、図
７のシンボルテーブルでは、シンボルI,A,B,Cの参照ル
ープ７０６にループ１を登録し、シンボルJ,D,Eの参照
ループ７０６にはループ２を登録する。

【００５９】次に、ステップ８０２で、まだロケーショ
ンを割り付けていない記憶領域があるかどうかを調べ
る。ある場合はステップ８０３で、その記憶領域に対し
てメモリ割り付け（ロケーション決定）処理を行う。そ
して、ステップ８０２へ戻る。未割り付けの記憶領域が
残っていない場合は、そこでメモリ割り付け処理を終了
する。

【００６０】ステップ８０３の処理については、図１で
さらに詳しく説明する。図２のプログラムの場合は図７
のシンボルテーブルを見ればわかるように、「COMMON」
と「STACK」の２つの記憶領域があるので、この２つの
記憶領域に対してステップ８０３のメモリ割り付けを行
うことになる。

【００６１】次に、記憶領域に対するメモリ割り付け処
理８０３の処理を図１を用いて詳しく説明する。

【００６２】図１は、ステップ８０３の処理を詳しく示
したフローチャートである。

【００６３】まず、ステップ１０１で、本メモリ領域に
含まれる変数シンボル（の集合）に対して、ロケーショ
ンの割り付け順序を決める。割り付け順序が早いほど、
割り付けられるロケーション（記憶領域内のアドレス）
の値は小さいものとする。ロケーション割り付け順序
は、たとえばシンボルテーブルの中でシンボルが現れる
順序に合わせればよい。たとえば図７のシンボルテーブ
ルではCOMMON領域に対する割り付け順序は「A,B,C,D,
E」の順とする。

【００６４】次にステップ１０２で、本メモリ領域に含
まれる変数シンボル（の集合）を、変数シンボルの部分
集合に分類する。どのような基準をもとに分類するか
は、図９を用いて後でさらに詳しく説明するが、簡単に
言うと、１つの部分集合に属するシンボル同士はキャッ
シュ競合が起きないような割り付けを行うように分類す
る。図２のプログラム例の場合は、COMMON領域に{A,B,
C,D,E}の５つの変数シンボルが含まれるが、それが{A,
B,C}と{D,E}の２つの部分集合に分類される。

【００６５】次にステップ１０３で、本メモリ領域に属
する変数シンボルを１つ取り出す。取り出す順番は、ス
テップ１０１で定めた割り付け順序に従う。取り出した
シンボルをａとする。次にステップ１０４で、ａが、本
メモリ領域で最初に取り出したシンボルかどうかを調べ
る。最初のシンボルならばステップ１０５に進み、ａの
ロケーションL←0として、ステップ９０８に進む。

【００６６】ａが最初のシンボルでなければ、ステップ
１０６で、ａの仮のロケーションL'を求める。L'は「直
前に割り付けた変数シンボルのロケーション＋直前に割
り付けた変数シンボルのサイズ」とする。たとえば、直
前に割り付けた変数のロケーションが20で、そのサイズ
が10ならば、L'は30（＝20+10）となる。次に、ステッ
プ１０７で、仮のロケーションL'を基に、キャッシュ競
合回避のためのロケーションLを求める。この処理につ
いては、図１２を用いて後で詳しく説明する。ステップ
１０７の後、ステップ１０８に進む。

【００６７】ステップ１０８では、求められたロケーシ
ョンLをシンボルテーブルのシンボルａのロケーション
７０５の欄に設定する。そしてステップ１０９で、本記
憶領域に、まだロケーションを決めていない変数シンボ
ルが残っているかを調べ、残っていればステップ１０３
に戻る。残っていなければ終了する。

【００６８】次に、シンボル集合を部分集合に分類する
処理１０２について、図１０と図９を用いて詳しく説明
する。

【００６９】図１０は、部分集合表３１０の一例を示し
た図である。

【００７０】部分集合表３１０は、１つの記憶領域に属
する変数の集合を、キャッシュ競合を回避したい変数シ
ンボルの部分集合に分類するときの、各部分集合の情報
を保持する表である。１００１は部分集合番号（部分集
合を特定する番号）を表す。１００２はその部分集合に
属する要素（シンボル）の数である。１００３はその部
分集合に属する要素（シンボル）のリストである。各リ
ストのノードは、リストの次の要素を指すポインタ１０
０４と、そのシンボルに対応するシンボルテーブルのエ
ントリを指すポインタ１００５から成る。なお、図１０
では、シンボルテーブルへのポインタの代わりにシンボ
ル名称を書いている。図１０では、部分集合１に{A,B,
C}の３つのシンボルが、部分集合２に{D,E}の２つのシ
ンボルが、それぞれ含まれる。部分集合表３１０は、ス
テップ１０２の処理を行うことにより作成される。

【００７１】図９は、ステップ１０２の処理を詳しく示
したフローチャートである。この処理では、２つのシン
ボルの間のキャッシュ競合を回避すべきか判断し、回避
すべきと判断されたとき、その２つのシンボルが同じ部
分集合に含まれるように部分集合表３１０を作成してい
く。

【００７２】まずステップ９０１で、変数シンボルを１
つ取り出す。取り出す順番は、ステップ１０１で定めた
割り付け順序に従う。このシンボルをａとする。次にス
テップ９０２で、部分集合表３１０に部分集合が既に１
つ以上登録されているか否かを調べる。登録されていれ
なければステップ９０３に進み、新たな部分集合エント
リを部分集合表３１０に追加作成し、その部分集合に属
するシンボルとしてａを登録する（すなわち、ａのみか
ら成るリストを作成する）。

【００７３】部分集合表３１０に部分集合が既に１つ以
上登録されていれば、ステップ９０２からステップ９０
４に進み、部分集合を１つ取り出す。この部分集合をX
とする。次にステップ９０５で、Xに属する変数シンボ
ルを１つ（始めは、リストの最初のシンボル）を取り出
す。このシンボルをｂとする。次にステップ９０６で、
シンボルａとシンボルｂとのキャッシュ競合を回避すべ
きかどうかを調べる。この処理は後で図１１を用いてさ
らに詳しく説明する。

【００７４】ステップ９０６でシンボルａとシンボルｂ
とのキャッシュ競合を回避すべきだと判定された場合
は、ステップ９０７に進み、シンボルａを部分集合Xに
加える（リストの最後に追加する）。ステップ９０６で
競合を回避すべきだと判定されなかった場合は、ステッ
プ９０８へ進み、Xに含まれる次のシンボル（リスト中
のｂの次のシンボル）があるか否かを調べ、あればステ
ップ９０９でその要素を新たにｂとし、ステップ９０６
から繰り返す。なければステップ９０２から次の部分集
合に対して上記の処理を繰り返す。

【００７５】ステップ９０３またはステップ９０７が終
わると、シンボルａについての分類の処理が終わったこ
とになる。その後はステップ９１０に進み、処理すべき
次の変数シンボルが存在するか否かを調べ、存在すれば
ステップ９０１から繰り返す。存在しなければ終了す
る。以上の処理により、すべてのシンボルがいずれかの
部分集合に属するように分類される。

【００７６】次にステップ９０６の処理、すなわち２つ
のシンボルの間のキャッシュ競合を回避すべきかどうか
を判定する処理を詳しく説明する。

【００７７】図１１は、ステップ９０６の処理をより詳
しく示したフローチャートである。この処理では、２つ
の変数シンボルａとｂが与えられたとき、この２つのシ
ンボルの間で生じる可能性のあるキャッシュ競合を回避
すべきかどうかを判定し、肯定的ならば真を、否定的な
らば偽を、返却値として返す。

【００７８】まずステップ１１０１で、２つのシンボル
がともに配列型かどうかを調べる。これは、シンボルテ
ーブル３０９を参照して、シンボルａとｂの型７０２を
調べることによって判定できる。２つのシンボルがとも
に配列型である場合はステップ１１０２に進み、そうで
ない場合（少なくともいずれか一方が配列型でない場
合）はステップ１１０５に進み、偽を返す。

【００７９】ステップ１１０２では、２つの配列の形
（shape）が等しいか否かを調べる。ここで配列の形が
等しいとは、配列の次元数と、各次元での上下限値がす
べて等しいことである。これも、シンボルａとｂのシン
ボルテーブルの型７０２を調べることにより判定でき
る。２つの配列の形が等しいときは、ステップ１１０３
に進む。そうでない場合は、ステップ１１０５に進み、
偽を返す。

【００８０】ステップ１１０３では、２つの変数シンボ
ルをともに参照しているループが存在するか否かを調べ
る。これは、シンボルテーブルエントリの参照ループ７
０６を調べることにより行う。すなわち、ａの参照ルー
プに含まれ、かつｂの参照ループにも含まれるループが
存在するかどうかを調べる。２つの変数シンボルをとも
に参照しているループが存在する場合は、ステップ１１
０４に進み真を返す。存在しない場合は、ステップ１１
０５に進み偽を返す。

【００８１】図１０の部分配列表は、実は図２のプログ
ラムに対するものである。ここではシンボルA,B,Cが１
つの部分集合に、またシンボルD,Eが１つの部分集合に
属する。シンボルAとBは、ともに配列型で、配列の形も
等しく、また参照されるループも等しい（ともにループ
１）。したがって同じ部分集合に含まれる。AとCも同様
である。一方、AとDは、ともに配列型で配列の形も等し
いが、参照されるループが異なるので、同じ部分集合に
は分類されない。DとEは同じ部分集合に分類される。

【００８２】次に、図１のステップ１０７の処理を、図
１２のフローチャートを用いてより詳しく説明する。こ
の処理では、シンボルａの仮のロケーションL'をもと
に、競合回避のためのロケーションLを求める。

【００８３】まずステップ１２０１で、部分集合表３１
０（図１０）を走査し、シンボルａをリストに含む部分
集合を求める。なお、図９の処理からわかるように、任
意のシンボルは必ずいずれかの１つの部分集合に属す
る。ステップ１２０１で求めた部分集合をXとする。次
にステップ１２０２で、部分集合Xの要素リスト中の最
初の要素を取出し、ｂとする。

【００８４】次にステップ１２０３で、シンボルａとｂ
が同じシンボルか否かを調べる。同じシンボルであれ
ば、ステップ１２０８へ進み、L←L'とし、終了する。
同じシンボルでなければ、ステップ１２０４で、シンボ
ルｂのロケーションをシンボルテーブルから求めそれを
Mとする。なお、ｂはａより先にロケーションが割り付
けられているので、この時点でｂのロケーションは定ま
っている。次にステップ１２０５で、ロケーションL'の
キャッシュアドレスとロケーションMのキャッシュアド
レスの差が、ある値より小さいか、すなわちロケーショ
ンL'とMとがキャッシュ競合を起こすかどうかを調べ
る。この判定処理については、図１３を用いてより詳し
く説明する。

【００８５】ステップ１２０５でキャッシュ競合を起こ
す場合は、ステップ１２０６に進み、L'←L'+eとし、ス
テップ１２０５から繰り返す。ここで、eは配列ａの要
素サイズである（たとえば図２のプログラムのAの場合
は８）。キャッシュ競合を起こさない場合は、ステップ
１２０７に進み、Xの要素リスト中でｂの次のシンボル
を求め、それを新たにｂとし、ステップ１２０３から繰
り返す。

【００８６】次に、図１３を用いてステップ１２０５の
判定処理をさらに詳しく説明する。この判定処理は、２
つのロケーションL'とMとがキャッシュ競合を起こすか
否か調べ、起こせば真を、起こさなければ偽を返す。な
お、ここではキャッシュはダイレクトマップ方式とし、
キャッシュアドレスは、メモリアドレスの下位ビット
（具体的には、メモリアドレス（３２ビット）の上位か
ら数えて１８ビット目から２７ビット目）で決まるもの
とする。

【００８７】まずステップ１３０１で、m ← (L'-M) ^
mod Cとする。ここでCはキャッシュサイズで,「^mod」
は、 u ^mod v = u mod v （u mod v ＜ v/2の場合） v - (u mod v) （そうでない場合）で定義される演算である。前に割り付けたシンボルｂの
ロケーションがMで、いまそのシンボルｂの後に新たに
シンボルａを割り付けようとしている。そのシンボルａ
の仮のロケーションがL'である。m ← (L'-M) ^mod C
は、要するに、ロケーションL'とMとの差をキャッシュ
サイズCで割った余りが、C/2以上であるときはその余り
の値をmとし、C/2以上でないときはCからその余りを引
いた値をmとするということである。

【００８８】次にステップ１３０３で、m<s+e-1かどう
かを調べる。ここで、sはキャッシュラインサイズ、eは
配列要素サイズである。m<s+e-1ならば、ステップ１３
０４に進みx←0とする。そうでなければ、ステップ１３
０５に進みx←m-(s+e+1)とする。いずれの場合も次にス
テップ１３０６に進み、xが予め定められたしきい値Tよ
りも小さいか否かを調べる。m=0ならシンボルａとｂと
はキャッシュ上で全く同位置に割り付けられていること
になる。m<s+e-1のときは、シンボルａとｂとがキャッ
シュライン上の両端付近に割り付けられていてキャッシ
ュ競合を起こす可能性があることになる。そこで、m<s+
e-1のときは、しきい値Tと比較するxに最小値である0を
セットするようにしている。

【００８９】Tは、コンパイラによりチューニング可能
な数で、値が大きいほど広い範囲のキャッシュ競合を回
避する。たとえば、A(i)とB(i)（iは任意の値）の間の
キャッシュ競合を回避したければTの値は０でよいが、
さらにA(i)とB(i+1)の間のキャッシュ競合も回避したけ
ればTの値は８とする（配列要素サイズが８の場合）。x
<Tならば、ステップ１３０７へ進み真を返す。そうでな
ければ、ステップ１３０８へ進み偽を返す。

【００９０】たとえば、C=32*1024（32キロバイト）、s
=32、e=8、T=16のとき、L'=0とM=32768がキャッシュ競
合を起こすかどうかを図１３のフローチャートに従って
調べると、まずステップ１３０１でm←0（=32768 ^mod
(32*1024)）となる。よってステップ１３０３でx←0と
なり、ステップ１３０５でx<16となり結局真、すなわち
キャッシュ競合ありと判定される。

【００９１】しきい値Tの決め方についてさらに説明す
る。しきい値Tは、競合を回避したい配列要素のロケー
ションの差から、配列先頭のロケーションの差を引いた
ものとすればよい。たとえば２次元配列A(1:N, 1:M)とB
(1:N, 1:M)を考える。配列要素A(i,j)とB(i,j)との間だ
けの競合を回避したければTの値は０でよい。なぜな
ら、要素A(i,j)とB(i,j)との間のロケーション差が、配
列Aの先頭ロケーションと配列Bの先頭ロケーションの差
に等しいからである。

【００９２】もし配列要素A(i,j)とB(i,j+1)との間のキ
ャッシュ競合も回避したければT=8とする。配列要素間
のロケーションの差は１要素（８バイト）分増えるから
である。さらに、A(i,j)とB(i+1,j)の間のキャッシュ競
合も回避したければT=8*Mとする。配列要素間のロケー
ションの差は配列の１列分（8*Mバイト）増えるからで
ある。しきい値Tの値は定数である必要はなく、コンパ
イルするプログラムの特性に応じて変えてもよい。たと
えばプログラム中の配列参照パターンを調べてTの値を
決定することもできる。

【００９３】図１４は、図２のプログラムに対し、以上
説明したメモリ割り付け方法にしたがってメモリ割り付
けした場合の、割り付け後のシンボルテーブルを示した
ものである。メモリ割り付け後であるので、ロケーショ
ン７０５のフィールドが設定されている。なお、ここで
はキャッシュサイズを３２キロバイト、キャッシュライ
ンサイズを３２バイト、しきい値Tの値を１６としてい
る。

【００９４】図１５は、図１４の割り付け結果に従った
ときの、図２のプログラムで使用されるデータのメモリ
１５０１中の配置を示したものである。１５０２はロケ
ーション、１５０３はそのロケーションに格納される配
列要素を示している。斜線で示される部分は、配列要素
が格納されない部分（パディング）を表している。図１
６の、従来のメモリ割り付け方式の場合のメモリ配置に
比べて、パディング部分が存在することがわかる。

【００９５】図１８は、上述の本実施例によるメモリ割
り付けを行った場合、図２のプログラムでどの配列参照
に対してキャッシュミスが生じるかを示したものであ
る。最初の３回の参照ではミスが起こっているが、それ
以降はキャッシュラインを有効利用しているためミスは
起こっていない。これは、B(1)とC(1),C(1)とA(1)など
がキャッシュライン競合を起こさなくなったためであ
る。たとえば、B(1)のロケーションは32824、C(1)のロ
ケーションは65648であり、その差は32824である。これ
をキャッシュサイズ32768(=32*1024)で割った余りは56
であり、キャッシュラインが１ライン以上（１ラインは
３２バイト）ずれている、すなわちキャッシュラインは
競合していない。図１８では、キャッシュミスは４回の
参照につき１回の割合で発生している。

【００９６】これに対し、図１７に示したように、従来
の割り付け方式ではキャッシュミスが毎回発生していた
ので、本実施例によれば、図２のプログラムの場合、キ
ャッシュミスが１／４に減少することがわかる。

【００９７】以上、本発明の一実施例を説明した。

【００９８】以上の実施例の説明では、ステップ１０７
の処理で、図１２のフローチャートに示される方法で、
キャッシュ競合を避けるようなロケーションLを求めて
いた。この方法では、仮のロケーションL'とLの差が、
なるべく小さくなるように（すなわち、パディングがな
るべく小さくなるように）Lを求めていた。しかし、本
発明はこの方法に限定されるものではなく、別の方法で
Lを求めることもできる。たとえば、１つの部分集合に
属するシンボルのロケーションが、キャッシュ上に等間
隔に並ぶように（すなわち、１つの部分集合に属するシ
ンボル同士のキャッシュアドレスが最大限離れるよう
に）ロケーションを定める方法をとることもできる。こ
れを図１９を用いて説明する。

【００９９】図１９は、図１のステップ１０７の処理
を、図１２で示される方法とは別の方法を使って行う場
合のフローチャートである。なお、この方法を使う場合
には、部分集合表３１０の各部分集合に対し、その部分
集合に属するシンボルの数をnとしたとき、n個の要素か
らなる配列U[1:n]を用意しておく（この配列は、部分集
合表の各部分集合エントリの中に領域を用意するものと
する）。また、配列の各要素は0で初期化しておく。す
なわち、U[1]←0, U[2]←0, ..., U[n]←0としておく。
以下、図１９の処理を説明する。

【０１００】まずステップ１９０１で、部分集合表３１
０（図１０）を走査し、シンボルａをリストに含む部分
集合を求める。この部分集合をXとする。次にステップ
１９０２で、シンボルａが、部分集合Xの要素リスト中
の最初のシンボルであるか否かを調べる。最初のシンボ
ルであれば、ステップ１９０３でU[1]←1とし、ステッ
プ１９０４でL←L'とし、終了する。

【０１０１】シンボルａが部分集合Xの最初のシンボル
でなければ、ステップ１９０５に進み、i←1とする。次
にステップ１９０６でi≦nかどうかを調べる（nはXに属
するシンボルの数）。i≦nであれば、ステップ１９０７
でU[i]=1かどうかを調べる。U[i]=1であれば、ステップ
１９１１へ進みi←i+1とし、ステップ１９０６から繰り
返す。ステップ１９０７でU[i]=1でない場合は、ステッ
プ１９０８で(L' modC)≦(C/n)*iであるか否かを調べ
る。ここで、Cはキャッシュサイズ（単位はバイト）で
ある。(L' mod C)≦(C/n)*iであれば、ステップ１９０
９でU[i]←1、ステップ１９１０でL←(C/n)*iとし、終
了する。

【０１０２】ステップ１９０６でi≦nでなければ、ステ
ップ１９１２で再びi←1とし、ステップ１９１３でU[i]
=1か否かを調べ、そうならばステップ１９１４でi←i+1
とし、ステップ１９１３から繰り返す。U[i]=1でない場
合は、ステップ１９０９へ進む。

【０１０３】要するに図１９の処理は、キャッシュサイ
ズCをシンボル数nで割ってi=1,2,3,…,nをかけた位置
（すなわち、(C/n)*i）に各シンボルを割り付けるよう
にし、特にL'をCで割った余り(L' mod C)を越える(C/n)
*iの位置にそのシンボルを割り付けるようにしたもので
ある。以上で、図１９の説明を終わる。

【０１０４】図１９に示すようなロケーション決定方法
を使うと、キャッシュアドレスの差が最大限に広がるよ
うにロケーションが定まるので、図１２で示した方法よ
りキャッシュ競合の可能性がより低減される（そのかわ
りプログラムが必要とするメモリ量は増大する）。

【０１０５】さらに、上記実施例の図９ステップ９０６
の処理では、２つのシンボルａとｂが与えられたとき、
この２つのシンボル間で生じる可能性のあるキャッシュ
競合を回避すべきかどうかを判定しており、その判定基
準では、図１１ステップ１１０３に示すように、２つの
変数シンボルをともに参照しているループが存在するか
を調べている。しかし、本発明はこれに限定されるもの
ではない。２つの変数シンボルをともに参照しているル
ープではなく、２つの変数シンボルをともに参照してい
る手続き（サブルーチン）またはコンパイル単位（ファ
イル）が存在するかどうかを調べてもよい。また、ステ
ップ１１０２では２つの配列の形（shape）が等しいか
どうかを調べているが、この処理を省略することもでき
る。

【０１０６】本実施例のメモリ割り付け方法による効果
について定量的に評価してみる。現在市場に出ているコ
ンピュータでは、通常１命令当たり１サイクルで実行を
終えるが、キャッシュミスを起こすと１０〜数十サイク
ル程度の時間がかかるので、仮にキャッシュミスサイク
ルを２０サイクルとして計算する。図２のプログラムを
例にとると、中間コードの１文が１命令で実行できると
すると、本実施例の方法を実施しない場合は、命令サイ
クルが約45000（≒4096*6+4096*5）サイクル、キャッシ
ュミスサイクルが約409600（≒4096*3*20+4096*2*20）
サイクル、合わせて約454600サイクルかかる。本実施例
の方法を実施すると、命令サイクルは変わらず、キャッ
シュミスサイクルが約102400（≒409600/4）、合わせて
約147400サイクルになり、約３倍高速化される。

【０１０７】

【発明の効果】以上説明したように、本発明によれば、
特にダイレクトマップ方式のキャッシュにおいて生じる
キャッシュ競合により大幅な性能低下を引き起こすプロ
グラムに対して、キャッシュ競合の発生を削減し、その
実行を高速化することができる。これは、セットアソシ
アティブ方式においても同様の効果を奏する。

【０１０８】また、本発明の方法では、キャッシュ装置
そのものを変更する必要はなく、ユーザは、プログラム
で使用する配列の要素数やソースプログラムに入れるパ
ディングについて意識する必要がなくなる。

【図面の簡単な説明】

【図１】記憶領域に対するメモリ割り付け処理の流れ
図。

【図２】キャッシュ競合が発生するプログラム例を示す
図。

【図３】本発明に係る計算機システムの構成図。

【図４】コンパイル処理の流れ図。

【図５】中間コードの例を示す図。

【図６】基本ブロックの例を示す図。

【図７】シンボルテーブルの例を示す図。

【図８】メモリ割り付け処理の流れ図。

【図９】部分集合への分類処理の流れ図。

【図１０】部分集合表の例を示す図。

【図１１】２つのシンボルの競合を回避すべきかの判定
処理の流れ図。

【図１２】競合回避のためのロケーションを求める処理
の流れ図。

【図１３】２つのロケーションが競合するかの判定処理
の流れ図。

【図１４】メモリ割り付け後のシンボルテーブルを示す
図。

【図１５】本発明のメモリ割り付け方法によるメモリ配
置図。

【図１６】従来のメモリ割り付け方法によるメモリ配置
図。

【図１７】従来のメモリ割り付けでのキャッシュミス状
況を示す図。

【図１８】本発明のメモリ割り付け方法でのキャッシュ
ミス状況を示す図。

【図１９】競合回避のためのロケーションを求める処理
（別の方法）の流れ図。

【符号の説明】

１０１…割り付け順序決定ステップ、１０２…部分集合
への分類ステップ、１０３…シンボル取り出しステッ
プ、１０４…最初のシンボルかどうかの判定ステップ、
１０６…仮のロケーションを求めるステップ、１０７…
競合回避のためのロケーションを求めるステップ、１０
８…シンボルテーブルへのロケーション登録ステップ、
３０６…ソースプログラム、３０７…オブジェクトプロ
グラム、３０８…中間コード、３０９…シンボルテーブ
ル、３１０…部分集合表。３１１…コンパイラ、４０１
…構文解析ステップ、４０２…メモリ割り付けステッ
プ、４０３…コード生成ステップ。

Claims

【特許請求の範囲】

【請求項１】ソースプログラムをコンパイルしてオブジ
ェクトプログラムを生成するコンパイラにおけるメモリ
割り付け方法であって、プログラムで参照されているシンボルを、その属性とと
もに、所定のテーブルに登録するステップ(a)と、登録されたシンボルの集合を、互いにキャッシュ競合を
避けるべきシンボルからなる部分集合に分類するステッ
プ(b)と、上記各シンボルに対して、同じ部分集合に属するシンボ
ル同士でキャッシュ競合が発生しないように、メモリ上
のロケーションを決定するステップ(c)とを備えたこと
を特徴とするメモリ割り付け方法。
【請求項２】前記ロケーションを決定するステップ(c)
は、同じ部分集合に属するシンボル同士のキャッシュア
ドレスの差が所定値より小さくならないように各シンボ
ルのロケーションを決定することを特徴とする請求項１
に記載のメモリ割り付け方法。
【請求項３】前記シンボルを登録するステップ(a)は、
前記登録するシンボルの属性として、そのシンボルが参
照されるループ情報を含むことを特徴とする請求項１に
記載のメモリ割り付け方法。
【請求項４】前記部分集合に分類するステップ(b)は、
前記ループ情報を参照することにより、同じループ内で
参照されるシンボル同士を同じ部分集合に分類すること
を特徴とする請求項３に記載のメモリ割り付け方法。
【請求項５】前記シンボルを登録するステップ(a)は、
前記登録するシンボルとして、プログラムで参照されて
いる配列を含むことを特徴とする請求項１に記載のメモ
リ割り付け方法。
【請求項６】前記部分集合に分類するステップ(b)は、
前記登録するシンボルが配列である場合、該配列の形、
すなわち配列の次元数、下限値、および上限値が、それ
ぞれ等しい配列同士を同じ部分集合に分類することを特
徴とする請求項５に記載のメモリ割り付け方法。
【請求項７】前記ロケーションを決定するステップ(c)
は、前記配列の先頭要素同士のキャッシュアドレスの差
が所定値より小さくならないように各配列のロケーショ
ンを決定することを特徴とする請求項５に記載のメモリ
割り付け方法。
【請求項８】前記ロケーションを決定するステップ(c)
は、前記配列の先頭要素同士のキャッシュアドレスの差
が所定のしきい値Tより小さくならないように各配列の
ロケーションを決定し、かつそのとき該しきい値Tの値
はプログラム中でのその配列の参照状況に基づいて決定
することを特徴とする請求項７に記載のメモリ割り付け
方法。
【請求項９】前記ロケーションを決定するステップ(c)
は、同じ部分集合に属するシンボル同士でキャッシュ競
合が発生しないようにロケーションを決定するために、
同じ部分集合に属するシンボルのキャッシュアドレス
が、互いに一定間隔をおいて並ぶように各シンボルのロ
ケーションを決定することを特徴とする請求項１に記載
のメモリ割り付け方法。
【請求項１０】請求項１から９に記載のメモリ割り付け
方法を用いることを特徴とするコンパイル方法。
【請求項１１】請求項１から９に記載のメモリ割り付け
方法を用いることを特徴とするコンパイラ。