JP2007200240A - 情報処理装置及び情報処理方法 - Google Patents
情報処理装置及び情報処理方法 Download PDFInfo
- Publication number
- JP2007200240A JP2007200240A JP2006021086A JP2006021086A JP2007200240A JP 2007200240 A JP2007200240 A JP 2007200240A JP 2006021086 A JP2006021086 A JP 2006021086A JP 2006021086 A JP2006021086 A JP 2006021086A JP 2007200240 A JP2007200240 A JP 2007200240A
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- source program
- weighting factor
- information processing
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Devices For Executing Special Programs (AREA)
Abstract
【解決手段】ソースファイルからソースプログラムのコードを読み込む入力手段と、ソースプログラムのコードの条件判断による分岐処理に基づいて、ソースプログラム中に含まれるシンボルの重み係数を求めるシンボル解析手段と、重み係数を出力する出力手段と、出力手段により出力される重み係数に基づいて、シンボルをメモリへ配置するシンボル配置手段とを備える。
【選択図】図1
Description
Claims (7)
- ソースファイルからソースプログラムのコードを読み込む入力手段と、
前記ソースプログラムのコードの条件判断による分岐処理に基づいて、前記ソースプログラム中に含まれるシンボルの重み係数を求めるシンボル解析手段と、
前記重み係数を出力する出力手段と、
前記出力手段により出力される重み係数に基づいて、前記シンボルをメモリへ配置するシンボル配置手段と
を備えたことを特徴とする情報処理装置。 - 前記メモリは、分割されていて、
前記シンボル配置手段は、前記重み係数に基づいて前記シンボル毎に順位付けを行い、当該順位に基づいて、前記シンボルを前記分割された各メモリに配置していくようにすることを特徴とする請求項1に記載の情報処理装置。 - 前記順位付けは、各シンボルの実行頻度に基づくことを特徴とする請求項2に記載の情報処理装置。
- 前記シンボル解析手段は、前記ソースプログラムコードの条件判断による分岐処理の数に応じて所定の係数を前記重み係数に対して乗算するようにすることを特徴とする請求項1に記載の情報処理装置。
- 前記シンボル解析手段は、前記シンボルが繰り返し処理の対象である場合は、繰り返し回数に応じて所定の係数を前記重み係数に対して乗算するようにすることを特徴とする請求項4に記載の情報処理装置。
- 前記シンボル解析手段は、前記シンボルが前記ソースプログラム中において出現する度に前記重み係数を求め、求めた重み係数の合計値を該シンボルの重み係数とすることを特徴とする請求項4または5に記載の情報処理装置。
- ソースプログラムからソースプログラムのコードを読み込むステップと、
前記ソースプログラムコードの条件判断による分岐処理に基づいて、前記ソースプログラム中に含まれるシンボルの重み係数を求めるステップと、
前記重み係数に基づいて、前記シンボルをメモリに配置するステップと
を具備することを特徴とする情報処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006021086A JP2007200240A (ja) | 2006-01-30 | 2006-01-30 | 情報処理装置及び情報処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006021086A JP2007200240A (ja) | 2006-01-30 | 2006-01-30 | 情報処理装置及び情報処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007200240A true JP2007200240A (ja) | 2007-08-09 |
Family
ID=38454756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006021086A Pending JP2007200240A (ja) | 2006-01-30 | 2006-01-30 | 情報処理装置及び情報処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007200240A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2463942A (en) * | 2008-10-03 | 2010-04-07 | Icera Inc | Disassembling an executable to analyse function calls to minimise cache misses |
KR101016755B1 (ko) * | 2008-07-18 | 2011-02-25 | 한국과학기술원 | 특정 기능에 관련된 함수 목록 작성 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08212081A (ja) * | 1995-02-08 | 1996-08-20 | Hitachi Ltd | メモリ割り付け方法、並びにコンパイル方法およびコンパイラ |
JPH10124325A (ja) * | 1996-10-25 | 1998-05-15 | Toshiba Corp | 変数の最適配置方法、変数の最適配置装置及び変数の最適配置プログラムを格納したコンピュータ読み取り可能な記録媒体 |
JP2000056983A (ja) * | 1998-08-13 | 2000-02-25 | Nec Corp | プログラムリンクシステム、方法及び記録媒体 |
JP2002099422A (ja) * | 2000-09-26 | 2002-04-05 | Toshiba Lsi System Support Kk | コンパイル装置、コンパイル方法、およびそのための処理が記録された記録媒体 |
-
2006
- 2006-01-30 JP JP2006021086A patent/JP2007200240A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08212081A (ja) * | 1995-02-08 | 1996-08-20 | Hitachi Ltd | メモリ割り付け方法、並びにコンパイル方法およびコンパイラ |
JPH10124325A (ja) * | 1996-10-25 | 1998-05-15 | Toshiba Corp | 変数の最適配置方法、変数の最適配置装置及び変数の最適配置プログラムを格納したコンピュータ読み取り可能な記録媒体 |
JP2000056983A (ja) * | 1998-08-13 | 2000-02-25 | Nec Corp | プログラムリンクシステム、方法及び記録媒体 |
JP2002099422A (ja) * | 2000-09-26 | 2002-04-05 | Toshiba Lsi System Support Kk | コンパイル装置、コンパイル方法、およびそのための処理が記録された記録媒体 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101016755B1 (ko) * | 2008-07-18 | 2011-02-25 | 한국과학기술원 | 특정 기능에 관련된 함수 목록 작성 방법 |
GB2463942A (en) * | 2008-10-03 | 2010-04-07 | Icera Inc | Disassembling an executable to analyse function calls to minimise cache misses |
GB2463942B (en) * | 2008-10-03 | 2012-08-08 | Icera Inc | Disassembling an executable to analyse function calls to minimise cache misses |
US8689197B2 (en) | 2008-10-03 | 2014-04-01 | Icera, Inc. | Instruction cache |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9383982B2 (en) | Data-parallel computation management | |
US8533698B2 (en) | Optimizing execution of kernels | |
US9921859B2 (en) | Runtime compiler environment with dynamic co-located code execution | |
US9195444B2 (en) | Compiler method and compiler apparatus for optimizing a code by transforming a code to another code including a parallel processing instruction | |
US8578355B1 (en) | Scenario based optimization | |
US20110047531A1 (en) | Methods and apparatuses for selective code coverage | |
JP6379654B2 (ja) | 処理実行プログラム、処理実行方法、及び情報処理装置 | |
US20090164764A1 (en) | Processor and debugging device | |
US8291397B2 (en) | Compiler optimized function variants for use when return codes are ignored | |
Kelefouras et al. | A Matrix–Matrix Multiplication methodology for single/multi-core architectures using SIMD | |
JP5440287B2 (ja) | シンボリック実行支援プログラム、方法及び装置 | |
CA2762563A1 (en) | Data prefetching and coalescing for partitioned global address space languages | |
Thoman et al. | Compiler multiversioning for automatic task granularity control | |
US11226798B2 (en) | Information processing device and information processing method | |
JP2007200240A (ja) | 情報処理装置及び情報処理方法 | |
Liu et al. | Potential impact of value prediction on communication in many-core architectures | |
JP4870956B2 (ja) | 組み込み用プログラム生成方法、組み込み用プログラム開発システム、及び情報テーブル部 | |
JP2012068869A (ja) | 繰返しシンボリック実行方法、プログラム及び装置 | |
CN113296788B (zh) | 指令调度方法、装置、设备及存储介质 | |
CN113141407B (zh) | 一种页面资源加载方法、装置和电子设备 | |
US20070011440A1 (en) | Processor and processing method | |
Mertz et al. | Satisfying increasing performance requirements with caching at the application level | |
Baloukas et al. | Mapping embedded applications on MPSoCs: the MNEMEE approach | |
US9606779B2 (en) | Data processing system and data simulation method in the system | |
JP6911544B2 (ja) | プログラム、情報処理装置及び情報処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20080902 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100721 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110607 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110808 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120321 |