JPH08205167A - 動きベクトル検出回路 - Google Patents

Abstract

(57)【要約】 【目的】 動きベクトルの検出効率を保ちながら、演算
量及び回路規模の削減が可能となる 【構成】 動きベクトル検出回路は、水平及び垂直方向
のそれぞれで０から３までの合計１６ポイントの動きベ
クトルを探索する。処理マクロブロックＭＢのデータは
シリアル・パラレル変換回路８６においてデータは並列
化され、更にデータ保持回路８８でマクロブロック周期
の間、データを保持する。ＰＥ回路８９では各タイムス
ロットごとに各ＰＥが各サンプリングの差分絶対値を計
算し、積算回路９０が処理マクロブロックと１つの候補
マクロブロック間で生じる１６サンプル分の差分絶対値
を加算し、差分絶対値和が計算される。最小値選択回路
９１では、計算された差分絶対値和が最小となる動きベ
クトルが選択される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば動画像の高能
率符号化におけるブロックマッチング法を用いた動きベ
クトル検出回路に関する。

【０００２】

【従来の技術】動きベクトルの検出方法の１つとして、
ブロックマッチング法が知られている。ブロックマッチ
ング法は、例えばマクロブロックが（１６×１６）画素
ごとの評価関数により動きベクトルを求める方法であ
る。一般的に評価関数の演算方法としては、差分絶対値
和が用いられる。例えば動画像データの時間方向の冗長
度を削減し、データ量の圧縮を行なう高能率符号化方式
において動きベクトルの検出が行なわれる。

【０００３】このブロックマッチング法による動きベク
トルの検出方法を図１１に示す。１４５は、処理される
フレームである。処理されるフレーム１４５は（１６×
１６）画素の処理マクロブロック１４６に分割され、こ
れらのマクロブロックごとに動きベクトルが検出され
る。参照フレーム１４１からは、サーチウィンドウ１４
２と呼ばれる動きベクトルを探索する範囲の画素データ
が切り出される。

【０００４】動きベクトルの評価関数の演算方法として
は、サーチウィンドウ内の処理マクロブロックと、処理
マクロブロックと同一位置或いはシフトされた位置の候
補マクロブロックとの差分絶対値和が一般的に用いられ
る。即ち、マクロブロック間で対応する位置の画素値の
差分が求められ、この差分の絶対値が１マクロブロック
分累算したものが差分絶対値和である。差分絶対値の代
わりに、差分の二乗和を累算したものを評価関数として
用いてもよい。

【０００５】図１１において、点線で示す候補マクロブ
ロック１４３は処理マクロブロック１４６と対応する位
置のものである。実線で示す候補マクロブロック１４４
は、評価関数の値が最小となるものである。この候補マ
クロブロック１４４の位置に応じた動きベクトルが求め
られる。図１１に示される動きベクトルの例は、右方向
及び下方向が正である座標で（−２，４）と表される。

【０００６】次に、ブロックマッチング法の演算量を削
減するため、サブサンプリングパターンを利用する方法
がある。マクロブロックが（１６×１６）画素の大きさ
の場合の１／２サブサンプリングパターンの例を図１２
に示す。また、マクロブロックが（４×４）画素の大き
さの場合の１／２サブサンプリングパターンの例を図１
３に示す。

【０００７】白丸及び黒丸は、第１フィールド（＃１）
の画素を示し、白い四角及び黒い四角は、第２フィール
ド（＃２）の画素を示す。差分絶対値和を計算する際
は、白丸及び白い四角の画素のみ差分絶対値和を計算す
る。これらの１／２サブサンプリングパターンの評価関
数を利用すれば、画素数が半分になるのと対応して演算
量を１／２に削減することができる。

【０００８】マクロブロックが（４×４）画素の大きさ
の場合の従来の動きベクトルの検出方法を図１４を参照
して説明する。上述と同様に、処理されるフレームは
（４×４）画素の処理マクロブロック１５２に分割さ
れ、動きベクトルが検出される。参照されるフレーム内
の点線で示す候補マクロブロック１５１が処理マクロブ
ロック１５２と対応する位置のものである。

【０００９】そして、複数の候補マクロブロック中の太
線で示す候補マクロブロック１５３に関する評価関数が
最小の場合には、右方向及び下方向が正である座標で
（１，２）と表される動きベクトルが求まる。ここで、
図１４に示す処理されるフレームの上側半分が処理スト
ライプＭＢのデータとされる。また、参照されるフレー
ムの上側半分が上段ストライプＳＷ１、下側半分が下段
ストライプＳＷ２のデータとされる。

【００１０】図１４に示す動きベクトル検出方法を実現
する、従来の動きベクトル検出回路の一例を図１５に示
す。図１５において、上段ストライプＳＷ１のデータが
上段ストライプ入力端子１６１からシリアル・パラレル
変換回路１６４を介して選択回路１６６に供給される。
下段ストライプＳＷ２のデータが下段ストライプ入力端
子１６２からシリアル・パラレル変換回路１６５を介し
て選択回路１６６に供給される。

【００１１】選択回路１６６の出力がＰＥ（Processor
Element 、処理要素）回路１６７に供給される。処理マ
クロブロックＭＢのデータが処理ストライプ入力端子１
６３からＰＥ回路１６７に供給される。ＰＥ回路１６７
の出力が最小値選択回路１６８を介して出力端子１６９
に供給される。

【００１２】この動きベクトル検出回路は、水平及び垂
直方向のそれぞれで０から３までの合計１６ポイントの
動きベクトルを探索する。選択回路１６６内の１６個の
セレクタは、２入力の一方を選択するセレクタである。
ＰＥ回路１６７では、各ＰＥごとに差分絶対値和が計算
される。最小値選択回路１６８では、各ＰＥで計算され
た差分絶対値和を最小とする動きベクトルが選択され
る。

【００１３】図１６にＰＥ回路１６７内の各ＰＥの回路
構成を示す。１７１は、ＰＥを全体として示す。入力端
子１７２から候補マクロブロック側の画素データが減算
器１７４に供給される。また、減算器１７４には入力端
子１７３から処理マクロブロック側の画素データが供給
される。減算器１７４の出力が絶対値回路１７５を介し
て加算器１７８に供給される。

【００１４】また、加算器１７８にはセレクタ１７７の
出力が供給される。加算器１７８の出力が出力端子１８
０に供給されると共に、遅延回路１７９を介してセレク
タ１７７に供給される。端子１７６からは、リセット入
力（全て“０”のデータ）がセレクタ１７７に供給され
る。これらの加算回路１７８、セレクタ１７７、遅延回
路１７９が差分絶対値和を形成する。

【００１５】図１７に処理マクロブロック側のＰＥ回路
１６７のＰＥ０からＰＥ１５に対する入力データシーケ
ンスを示す。図１８にサーチウィンドウ側のＰＥ回路１
６７のＰＥ０からＰＥ１５に対する入力データシーケン
スを示す。図１７及び図１８の太線１９２及び２０２と
点線１９１及び２０１のデータは、図１４に示す候補マ
クロブロック１５３と候補マクロブロック１５１にそれ
ぞれ対応している。

【００１６】図１５に示す動きベクトル検出回路は、１
つのＰＥが１つの候補マクロブロックの評価関数の演算
を受け持っている。即ち、１つの動きベクトルに対応し
ている。そして、各画素の差分絶対値和が時間方向の加
算で行なわれることによって、評価関数が求められてい
る。

【００１７】

【発明が解決しようとする課題】上述の動きベクトル検
出回路において、図１３に示すような１／２サブサンプ
リングパターンの処理マクロブロック（０、２、５、
７、８、１０、１３、１５）の番号の画素については、
差分絶対値を求める処理が不要である。

【００１８】しかしながら、従来の動きベクトル検出回
路で評価関数を求めるために、各画素の差分絶対値が時
間方向に加算されるので、サブサンプリングを利用して
も１６個のセレクタを含む選択回路１６６と、１６個の
ＰＥを含むＰＥ回路１６７を必要とし、回路規模を削減
することはできないという問題がある。更に、図１２及
び図１３に示す１／２サブサンプリングパターンより
も、動きベクトルの検出効率を保ちながら更なる演算量
及び回路規模の削減が可能となるサブサンプリングパタ
ーンが望まれる。

【００１９】従って、この発明の目的は、動きベクトル
の検出効率を保ちながら、演算量及び回路規模の削減が
可能となる動きベクトル検出回路を提供することにあ
る。

【００２０】

【課題を解決するための手段】この発明は、処理ブロッ
クとサーチウィンドウ内の複数の候補ブロックの各々と
の対応する画素毎に差分を求め、差分から評価関数を計
算し、評価関数の最小値から動きベクトルを検出するよ
うにした動きベクトル検出回路において、サブサンプリ
ングパターンに従って必要とする、処理ブロック内の各
画素データを１ブロック周期の間、並列に保持する保持
手段と、サブサンプリングパターンに従って必要とす
る、異なる候補ブロックの画素データを１ブロック周期
毎に並列に発生する並列化手段と、保持手段からの各画
素データが一方の入力として共通に供給されると共に、
並列化手段からの候補ブロックの並列化データの各画素
データが他方の入力として供給される複数の減算手段
と、複数の減算手段の出力を１ブロック周期毎に積算す
る積算手段と、各ブロック周期で積算手段によって求め
られた評価関数の中で最小値を検出する検出手段とから
なることを特徴とする動きベクトル検出回路である。

【００２１】

【作用】動きベクトル検出回路は、水平及び垂直方向の
それぞれで０から３までの合計１６ポイントの動きベク
トルを探索する。処理マクロブロックＭＢのデータはシ
リアル・パラレル変換回路においてデータは並列化さ
れ、更にデータ保持回路で１マクロブロック周期の間、
データを保持する。

【００２２】ＰＥ回路では各タイムスロット（１ブロッ
ク周期）ごとに各ＰＥが各サンプリングの差分絶対値を
計算し、積算回路が処理マクロブロックと１つの候補マ
クロブロック間で生じる１６サンプル分の差分絶対値を
加算し、差分絶対値和が計算される。最小値選択回路で
は、計算された差分絶対値和が最小となる動きベクトル
が選択される。

【００２３】

【実施例】先ず、この発明の動きベクトル検出回路を利
用する高能率符号化方式の一例の概要について説明す
る。符号化の方法としては、広く知られているＭＣ−Ｄ
ＣＴ（動き補償−離散コサイン変換）符号化方式を例と
して説明する。

【００２４】図１にＭＣ−ＤＣＴ符号化方式の回路構成
を示す。ディジタル画像信号が入力端子１から動きベク
トル検出回路５に供給されると共に、減算器２に供給さ
れる。また、減算器２には動き補償回路４の出力が供給
される。減算器２の出力がＤＣＴ（離散コサイン変換）
回路３を介して量子化器６に供給される。量子化器６の
出力が可変長符号化回路１１に供給されると共に、逆量
子化器７に供給される。可変長符号化回路１１の出力が
出力端子１２に供給される。

【００２５】逆量子化器７の出力が逆ＤＣＴ回路８を介
して加算器９に供給される。また、加算器９には動き補
償回路４の出力が供給される。加算器９の出力がフレー
ムメモリ１０に供給される。フレームメモリ１０の出力
が動き補償回路４に供給されると共に、動きベクトル検
出回路５に供給される。動きベクトル検出回路５の出力
（動きベクトル）が動き補償回路４に供給されると共
に、出力端子１３に供給される。

【００２６】図１において、減算器２で入力画像信号と
予測信号の誤差が計算される。予測信号は、フレームメ
モリ１０にある前フレームの信号から動き補償回路４で
動き補償されて得られる。動き補償に必要な動きベクト
ルは、動きベクトル検出回路５で検出される。ＤＣＴ回
路３では、マクロブロックが（８×８）画素程度のブロ
ックに対して２次元ＤＣＴが行なわれる。

【００２７】ＤＣＴ係数は量子化器６で量子化され、量
子化レベルを得る。この量子化レベルが可変長符号化回
路１１に供給され、可変長符号化回路１１ではハフマン
符号化などにより符号化が行なわれ、バッファメモリを
経て伝送、記録される。逆量子化器７でＤＣＴ係数を得
て、逆ＤＣＴ回路８で復号された復号信号を得る。ロー
カル復号されたデータは、フレームメモリ１０に蓄えら
れる。この発明は、動きベクトル検出回路５に関するも
のである。

【００２８】次に、この発明の一実施例について説明す
るが、理解の容易のための動きベクトル検出回路の一構
成例を図２を参照して説明する。一例として、マクロブ
ロックが（４×４）画素で図１４に示すように画素デー
タが配列されている。図２において、上段ストライプＳ
Ｗ１のデータ０〜３１が上段ストライプ入力端子２１か
らシリアル・パラレル変換回路２４を介して選択回路２
７に供給される。下段ストライプＳＷ２のデータ０〜３
１が下段ストライプ入力端子２２からシリアル・パラレ
ル変換回路２５を介して選択回路２７に供給される。

【００２９】選択回路２７の出力がＰＥ回路２９に供給
される。処理マクロブロックＭＢのデータ０〜１５が処
理ストライプ入力端子２３からシリアル・パラレル変換
回路２６及びデータ保持回路２８を介してＰＥ回路２９
に供給される。ＰＥ回路２９の出力が積算回路３０及び
最小値選択回路３１を介して出力端子３２に供給され
る。

【００３０】この動きベクトル検出回路は、水平及び垂
直方向のそれぞれで０から３までの合計１６ポイントの
動きベクトルを探索する。処理マクロブロックＭＢのデ
ータはシリアル・パラレル変換回路２６においてデータ
は並列化され、更にデータ保持回路２８で１マクロブロ
ック周期の間、データを保持する。データ保持回路２８
は、１６個の保持回路（ＳＤ）を有する。

【００３１】ＰＥ回路２９では各タイムスロット（１ブ
ロック周期）ごとに各ＰＥが各サンプリングの差分絶対
値を計算し、積算回路３０が処理マクロブロックと１つ
の候補マクロブロック間で生じる１６サンプル分の差分
絶対値を加算し、差分絶対値和が計算される。最小値選
択回路３１では、計算された差分絶対値和が最小となる
動きベクトルが選択される。

【００３２】図３にＰＥ回路２９内の各ＰＥの回路構成
を示す。この各ＰＥの回路構成は、後述するこの発明の
一実施例及び他の実施例の動きベクトル検出回路に共通
するものである。４１は、ＰＥを全体として示す。入力
端子４２の出力が減算器４４に供給される。また、減算
器４４には入力端子４３の出力が供給される。減算器４
４の出力が絶対値回路４５を介して出力端子４６に供給
される。

【００３３】図４にデータ保持回路２８内の各保持回路
の回路構成を示す。この各保持回路の回路構成は、後述
するこの発明の一実施例及び他の実施例の動きベクトル
検出回路に共通するものである。５１は、保持回路を全
体として示す。入力端子５２の出力がセレクタ５３に供
給される。また、セレクタ５３にはＤ−フリップフロッ
プ５４の出力が供給される。セレクタ５３の出力がＤ−
フリップフロップ５４に供給されると共に、出力端子５
５に供給される。

【００３４】図５に処理マクロブロック側のＰＥ回路２
９のＰＥ０からＰＥ１５に対する入力データシーケンス
を示す。図６にサーチウィンドウ側のＰＥ回路２９のＰ
Ｅ０からＰＥ１５に対する入力データシーケンスを示
す。

【００３５】図５及び図６の太線６２及び７２と点線６
１及び７１のデータは、図１４に示す候補マクロブロッ
ク１５３と候補マクロブロック１５１にそれぞれ対応し
ている。図２に示す動きベクトル検出回路は、１つのタ
イムスロットが１つの候補マクロブロックの評価関数の
演算、即ち、１つの動きベクトルに対応している。そし
て、各画素の差分絶対値和が各ＰＥの加算で行なわれ
る。

【００３６】従来の動きベクトル検出回路では、サブサ
ンプリングの評価関数を利用しても回路規模を削減する
ことができない。それに対して、図２に示す１クロック
周期が１つの動きベクトルの評価関数の演算処理に相当
するような動きベクトル検出回路であれば、サブサンプ
リングを利用して回路規模を削減することができる。

【００３７】１／２サブサンプリングパターンを利用す
る、この発明の一実施例を図７に示す。図７において、
上段ストライプＳＷ１のデータが上段ストライプ入力端
子８１からシリアル・パラレル変換回路８４に供給さ
れ、並列化したデータの中でサブサンプリングパターン
に従って必要とする、画素データのみが選択回路８７に
供給される。下段ストライプＳＷ２のデータが下段スト
ライプ入力端子８２からシリアル・パラレル変換回路８
５に供給され、必要とする画素データのみが選択回路８
７に供給される。

【００３８】選択回路８７の出力がＰＥ回路８９に供給
される。処理マクロブロックＭＢのデータが処理ストラ
イプ入力端子８３からシリアル・パラレル変換回路８６
及びデータ保持回路８８を介してＰＥ回路８９に供給さ
れる。この場合も、サブサンプリングパターンに従って
必要な画素データのみがデータ保持回路８８及びＰＥ回
路８９に供給される。ＰＥ回路８９の出力が積算回路９
０及び最小値選択回路９１を介して出力端子９２に供給
される。

【００３９】図７に示すこの発明の一実施例の動きベク
トル検出回路と図１５に示す従来の動きベクトル検出回
路とを比較すると、選択回路８７、ＰＥ回路８９におい
て演算量及び回路規模が半減していることが分かる。

【００４０】次に、ここまでの動きベクトル検出回路は
フレーム予測を前提に行なってきたが、フィールド予測
と呼ばれる方法も知られている。フレーム予測は、マク
ロブロック単位に動きベクトルを検出する方法である。
一方、フィールド予測はマクロブロックが（１６×１
６）画素の大きさの場合には、それぞれが（８×１６）
画素の奇数フィールドマクロブロックと偶数フィールド
マクロブロックに分け、それぞれ別個に動きベクトルを
検出する方法である。

【００４１】この発明の他の実施例を図８に示す。他の
実施例は、図２に示す動きベクトル検出回路をフィール
ド／フレーム予測対応としたものである。但し、サブサ
ンプリングは使用していない。図８において、上段スト
ライプＳＷ１のデータが上段ストライプ入力端子１０１
からシリアル・パラレル変換回路１０４を介して選択回
路１０７に供給される。下段ストライプＳＷ２のデータ
が下段ストライプ入力端子１０２からシリアル・パラレ
ル変換回路１０５を介して選択回路１０７に供給され
る。

【００４２】選択回路１０７の出力がＰＥ回路１０９に
供給される。処理マクロブロックＭＢのデータが処理ス
トライプ入力端子１０３からシリアル・パラレル変換回
路１０６及びデータ保持回路１０８を介してＰＥ回路１
０９に供給される。ＰＥ回路１０９の出力が積算回路１
１０に供給されると共に、積算回路１１１に供給され
る。

【００４３】積算回路１１０の出力が加算器１１２に供
給されると共に、最小値選択回路１１３を介して出力端
子１１６に供給される。積算回路１１１の出力が加算器
１１２に供給されると共に、最小値選択回路１１５を介
して出力端子１１８に供給される。加算器１１２の出力
が最小値選択回路１１４を介して出力端子１１７に供給
される。

【００４４】図８に示すこの発明の他の実施例の動きベ
クトル検出回路と図２に示す動きベクトル検出回路とを
比較すると、積算回路３０を第１フィールド（＃１）用
の積算回路１１１と第２フィールド（＃２）用の積算回
路１１０に分け、フィールドごとの差分絶対値和を求め
るが相違している。また、加算器１１２によって、２つ
のフィールドの差分絶対値和を加算することによって、
フレーム予測の差分絶対値和を計算することができる。

【００４５】そして、フィールド（＃１）用の最小値選
択回路１１５、フィールド（＃２）用の最小値選択回路
１１３、フレーム用の最小値選択回路１１４によりそれ
ぞれフィールド予測、フレーム予測の動きベクトルが選
択される。

【００４６】尚、この発明は一実施例及び他の実施例に
限定されるものではなく、１／４サブサンプリングパタ
ーンの評価関数を利用しても良い。この場合、動きベク
トルの検出効率を保つためには、空間的な散らばりのあ
るサブサンプリングパターンが望ましい。

【００４７】フレーム予測の場合に適したフレーム内で
の散らばりのある１／４サブサンプリングパターンの例
を図９に示す。このサブサンプリングパターンでは差分
絶対値和の演算量を１／４に削減できるにもかかわら
ず、動きベクトルの検出効率を保つことができる。

【００４８】また、フィールド予測の場合に適したフィ
ールド内での散らばりのある１／４サブサンプリングパ
ターンの例を図１０に示す。このサブサンプリングパタ
ーンでは差分絶対値和の演算量を１／４に削減できるに
もかかわらず、動きベクトルの検出効率を保つことがで
きる。このような種々の変形が考えられる。

【００４９】

【発明の効果】この発明は、フィールド予測、フレーム
予測等の種々の動きベクトルの検出方法に対応可能であ
る。また、この発明は、従来技術に比べ１／２或いは１
／４サブサンプリングパターンから動きベクトルの検出
効率を保ちながら、更に大きな演算量及び回路規模の削
減を可能とする。

【図面の簡単な説明】

【図１】この発明を説明するための高能率符号化方式の
ブロック図である。

【図２】この発明を説明するための動きベクトル検出回
路のブロック図である。

【図３】この発明の一実施例及び他の実施例に共通する
各ＰＥのブロック図である。

【図４】この発明の一実施例及び他の実施例に共通する
各保持回路のブロック図である。

【図５】この発明の処理マクロブロック側のＰＥ回路の
入力データシーケンスを示す略線図である。

【図６】この発明のサーチウィンドウ側のＰＥ回路の入
力データシーケンスを示す略線図である。

【図７】この発明の一実施例の動きベクトル検出回路の
ブロック図である。

【図８】この発明の他の実施例のフィールド／フレーム
予測対応の動きベクトル検出回路のブロック図である。

【図９】この発明に使用できるフレーム予測に適した１
／４サブサンプリングパターンの略線図である。

【図１０】この発明に使用できるフィールド予測に適し
た１／４サブサンプリングパターンの略線図である。

【図１１】ブロックマッチング法を説明するための略線
図である。

【図１２】マクロブロックが（１６×１６）画素の大き
さの場合の１／２サブサンプリングパターンの略線図で
ある。

【図１３】マクロブロックが（４×４）画素の大きさの
場合の１／２サブサンプリングパターンの略線図であ
る。

【図１４】マクロブロックが（４×４）画素の大きさの
場合の動きベクトルの検出方法を説明するための略線図
である。

【図１５】従来の動きベクトル検出回路のブロック図で
ある。

【図１６】従来の動きベクトル検出回路における各ＰＥ
のブロック図である。

【図１７】従来の動きベクトル検出回路を説明するため
の入力データシーケンスを示す略線図である。

【図１８】従来の動きベクトル検出回路を説明するため
の入力データシーケンスを示す略線図である。

【符号の説明】

２８、８８、１０８ データ保持回路 ３０、９０、１１０、１１１ 積算回路 ３１、９１、１１３、１１４、１１５ 最小値選択回路 １１２ 加算器

Claims (3)

【特許請求の範囲】
1. 【請求項１】 処理ブロックとサーチウィンドウ内の複
   数の候補ブロックの各々との対応する画素毎に差分を求
   め、上記差分から評価関数を計算し、上記評価関数の最
   小値から動きベクトルを検出するようにした動きベクト
   ル検出回路において、 サブサンプリングパターンに従って必要とする、上記処
   理ブロック内の各画素データを１ブロック周期の間、並
   列に保持する保持手段と、 サブサンプリングパターンに従って必要とする、異なる
   上記候補ブロックの画素データを１ブロック周期毎に並
   列に発生する並列化手段と、 上記保持手段からの各画素データが一方の入力として共
   通に供給されると共に、上記並列化手段からの上記候補
   ブロックの並列化データの各画素データが他方の入力と
   して供給される複数の減算手段と、 複数の上記減算手段の出力を１ブロック周期毎に積算す
   る積算手段と、 各ブロック周期で上記積算手段によって求められた評価
   関数の中で最小値を検出する検出手段とからなることを
   特徴とする動きベクトル検出回路。
2. 【請求項２】 請求項１に記載の動きベクトル検出回路
   において、 サブサンプリングパターンをフィールドまたはフレーム
   内で適当な空間的散らばりとなるように選定することを
   特徴とする動きベクトル検出回路。
3. 【請求項３】 処理ブロックとサーチウィンドウ内の複
   数の候補ブロックの各々との対応する画素毎に差分を求
   め、上記差分から評価関数を計算し、上記評価関数の最
   小値から動きベクトルを検出するようにした動きベクト
   ル検出回路において、 上記処理ブロック内の各画素データを１ブロック周期の
   間、並列に保持する保持手段と、 異なる上記候補ブロックの画素データを１ブロック周期
   毎に並列に発生する並列化手段と、 上記保持手段から第１のフィールドの各画素データが一
   方の入力として共通に供給されると共に、上記並列化手
   段からの上記候補ブロックの上記第１のフィールドの並
   列化データの各画素データが他方の入力として供給され
   る複数の第１の減算手段と、 上記保持手段から第２のフィールドの各画素データが一
   方の入力として共通に供給されると共に、上記並列化手
   段からの上記候補ブロックの上記第２のフィールドの並
   列化データの各画素データが他方の入力として供給され
   る複数の第２の減算手段と、 複数の上記第１の減算手段の出力を１ブロック周期毎に
   積算する第１の積算手段と、 複数の上記第２の減算手段の出力を１ブロック周期毎に
   積算する第２の積算手段と、 各ブロック周期で上記第１の積算手段によって求められ
   た評価関数の中で最小値を検出する第１の検出手段と各
   ブロック周期で上記第２の積算手段によって求められた
   評価関数の中で最小値を検出する第２の検出手段と上記
   第１の積算手段と上記第２の積算手段により求められた
   それぞれの評価関数を合成し、合成評価関数の中で最小
   値を検出する第３の検出手段からなり、 上記第１の検出手段および上記第２の検出手段によって
   上記第１のフィールドおよび第２のフィールドの動きベ
   クトルを求めると共に、上記第３の積算手段によってフ
   レームの動きベクトルを求めるようにしたことを特徴と
   する動きベクトル検出回路。