JPH08204004A - Manufacturing method for semiconductor device - Google Patents

Manufacturing method for semiconductor device

Info

Publication number
JPH08204004A
JPH08204004A JP982695A JP982695A JPH08204004A JP H08204004 A JPH08204004 A JP H08204004A JP 982695 A JP982695 A JP 982695A JP 982695 A JP982695 A JP 982695A JP H08204004 A JPH08204004 A JP H08204004A
Authority
JP
Japan
Prior art keywords
film
contact hole
aluminum
thin film
metal thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP982695A
Other languages
Japanese (ja)
Inventor
Koji Tanaka
耕治 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Hiroshima Ltd
Original Assignee
Hiroshima Nippon Denki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hiroshima Nippon Denki KK filed Critical Hiroshima Nippon Denki KK
Priority to JP982695A priority Critical patent/JPH08204004A/en
Publication of JPH08204004A publication Critical patent/JPH08204004A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE: To easily form a fine multilayer interconnection with high reliability by, at high temperature reflow after forming a metal thin film, applying ultrasonic vibration while a silicon substrate is heated, so that a part of the metal thin film is buried in a contact hole. CONSTITUTION: An inter-layer insulation film 3 is formed on the surface of a silicon substrate 1, and on the specified area of the inter-layer insulating film 3, a contact hole 4 is formed. With the inter-layer insulation film 3 and the contact hole 4 covered, a metal thin film 8 is formed. The petal thin film 8 consists of aluminum or alloy, made of aluminum, copper or germanium, etc. Using, for example, an aluminum metal film 8, after its film-forming, in high vacuum, a silicon substrate 1 is heated and applied with ultrasonic vibration 9 at the same time, so that a part of the aluminum metal film 8 is buried in the contact hole 4. By this, at high temperature reflow, thrusting of an aluminum metal through to a diffusion layer, and formation of rough surface of wiring, etc., are prevented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にコンタクト孔への導電体材の埋設を含む配線
の形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a wiring including burying a conductive material in a contact hole.

【0002】[0002]

【従来の技術】半導体素子の構造の微細化及び高密度化
は依然として精力的に推し進められている。微細化につ
いては、現在では0.15μm〜0.2μm寸法で形成
された半導体素子が用いられ、この寸法を設計基準にし
た1ギガビットDRAM等の開発検討がされている。高
密度化については、微細化による平面的な高密度化と共
に半導体素子の3次元化による方法が検討され、その中
で一部は既に実用に供されている。事実、この半導体素
子の3次元化は、電極配線の多層構造化あるいは拡散層
の多重構造化と共に、現在では半導体素子の中でキャパ
シタのような受動素子でも実用化され、製品レベルの半
導体装置において具現化されている。そして現在ではこ
の3次元化は、トランジスタ等の能動素子でも開発レベ
ルで検討されている。
2. Description of the Related Art Miniaturization and densification of the structure of semiconductor devices are still vigorously promoted. Regarding miniaturization, at present, a semiconductor element formed with a dimension of 0.15 μm to 0.2 μm is used, and development and study of a 1 Gbit DRAM or the like based on this dimension is being studied. Regarding the densification, a method of making the semiconductor element three-dimensional as well as a planar densification by miniaturization have been studied, and some of them have already been put to practical use. In fact, the three-dimensionalization of this semiconductor element has been practically applied to a passive element such as a capacitor among semiconductor elements, together with a multilayer structure of electrode wiring or a multi-layered structure of diffusion layers. Is embodied. At present, this three-dimensionalization is being studied at the development level even for active elements such as transistors.

【0003】このように微細化と3次元化は、半導体装
置の高集積化、高速化等による高性能化あるいは多機能
化にとって最も効果的な手法であり、今後の半導体装置
の製造にとって必須となっている。
As described above, miniaturization and three-dimensionalization are the most effective methods for achieving high performance or multi-functionalization of semiconductor devices by high integration, high speed, etc., and are essential for future manufacturing of semiconductor devices. Has become.

【0004】一方で、このような微細化と3次元化のた
めに、半導体素子の平坦性が悪くなり、前記の多層配線
の形成がその必要性にも拘らず益々難しくなってきてい
る。これは、3次元化と共に、半導体素子の横寸法に比
べ縦寸法がより増大し、半導体素子のあるところとない
ところでの段差が大きくなるためである。このために、
半導体基板表面の拡散層と配線間あるいは多層配線間の
層間絶縁膜の膜厚は増大し、この層間絶縁膜に形成され
るコンタクト孔のアスペクト比が増大する。そしてこの
コンタクト孔への金属の充填が難しくなる傾向にある。
そしてこの傾向は微細な半導体素子ほどより顕著に表れ
る。
On the other hand, due to such miniaturization and three-dimensionalization, the flatness of the semiconductor element is deteriorated, and it is becoming more and more difficult to form the above-mentioned multilayer wiring despite the necessity. This is because the three-dimensional structure increases the vertical dimension more than the lateral dimension of the semiconductor element, and the step difference between where the semiconductor element is present and where it is not is increased. For this,
The film thickness of the interlayer insulating film between the diffusion layer on the surface of the semiconductor substrate and the wiring or between the multilayer wiring increases, and the aspect ratio of the contact hole formed in the interlayer insulating film increases. Further, it tends to be difficult to fill the contact hole with metal.
And this tendency is more remarkable in a finer semiconductor device.

【0005】この拡散層と配線間あるいは多層配線間を
接続する方法及びコンタクト孔への導電体材の充填方法
については、アルミ金属をスパッタ法で堆積した後、高
真空中で熱処理を施す(以下、高温リフローと呼称す
る)アルミ金属膜の成膜方法が、コンタクト孔への導電
体材の埋設と金属の配線とを同時に行うために当面最も
量産適用され易い技術と考えられている。
Regarding the method of connecting between the diffusion layer and the wiring or between the multilayer wiring and the method of filling the contact hole with the conductive material, aluminum metal is deposited by the sputtering method, and then heat treatment is performed in a high vacuum (hereinafter The method of forming an aluminum metal film is called the technique for burying a conductor material in a contact hole and wiring a metal at the same time, and is considered to be the most easily applied technique for mass production for the time being.

【0006】以下、この高温リフローの方法を用いた従
来の配線の形成方法について説明する。図5はこの従来
技術を示した工程順の略断面図である。図5(a)に示
すようにシリコン基板41の所定の領域に拡散層42が
不純物のイオン注入と熱処理により形成される。このよ
うにした後、シリコン基板41の全面を被覆する層間絶
縁膜43が形成される。この層間絶縁膜43はCVD
(化学的気相成長)法でのシリコン酸化膜あるいはBP
SG(ボロンガラスとリンガラスを含むシリコン酸化
物)膜の成膜により行われる。そして、この層間絶縁膜
43の所定の領域に、公知のフォトリソグラフィ技術と
ドライエッチング技術とでコンタクト孔44が形成され
る。ここで、このコンタクト孔44は前述の拡散層42
の領域内に形成される。
A conventional wiring forming method using this high temperature reflow method will be described below. 5A to 5C are schematic cross-sectional views in the order of steps showing the conventional technique. As shown in FIG. 5A, a diffusion layer 42 is formed in a predetermined region of the silicon substrate 41 by ion implantation of impurities and heat treatment. After this, an interlayer insulating film 43 covering the entire surface of the silicon substrate 41 is formed. This interlayer insulating film 43 is formed by CVD.
Silicon oxide film or BP by (Chemical Vapor Deposition) method
It is performed by forming an SG (silicon oxide containing boron glass and phosphorus glass) film. Then, a contact hole 44 is formed in a predetermined region of the interlayer insulating film 43 by a known photolithography technique and dry etching technique. Here, the contact hole 44 corresponds to the diffusion layer 42 described above.
Formed in the region of.

【0007】次に、この拡散層42の表面でコンタクト
孔の形成された領域にシリサイド層45が形成される。
このようにした後、バリア層46が形成される。ここ
で、これらのシリサイド層45あるいはバリア層46は
チタン、窒化チタン等の高融点金属のスパッタ法で形成
される。次に、前述のシリサイド層45およびバリア層
46の形成に用いたマルチチャンバーを備えたスパッタ
装置の別のチャンバーでアルミ金属膜47が堆積され
る。
Next, a silicide layer 45 is formed on the surface of the diffusion layer 42 in the region where the contact hole is formed.
After doing so, the barrier layer 46 is formed. Here, the silicide layer 45 or the barrier layer 46 is formed by a sputtering method of a refractory metal such as titanium or titanium nitride. Next, the aluminum metal film 47 is deposited in another chamber of the sputtering apparatus equipped with the multi-chamber used for forming the silicide layer 45 and the barrier layer 46 described above.

【0008】次に、前述のスパッタ装置の更に別のチャ
ンバー内で高温リフローの処理が行われる。ここで、こ
の高温リフローの処理では、処理温度が500〜550
℃に設定されその真空度が10-6〜10-9Torrに設
定される。図5(b)に示すように、この高温リフロー
によりアルミ金属膜47の一部はコンタクト孔44に流
れこみ、コンタクト孔44がアルミ金属で埋設されるよ
うになる。このようにした後、公知のフォトリソグラフ
ィ技術とドライエッチング技術とによりアルミ金属膜4
7が加工され配線48が形成される。
Next, a high temperature reflow process is performed in another chamber of the above-mentioned sputtering apparatus. Here, in this high temperature reflow process, the processing temperature is 500 to 550.
The temperature is set to 0 ° C and the degree of vacuum is set to 10 -6 to 10 -9 Torr. As shown in FIG. 5B, a part of the aluminum metal film 47 flows into the contact hole 44 by this high temperature reflow, and the contact hole 44 is filled with the aluminum metal. After this, the aluminum metal film 4 is formed by the known photolithography technique and dry etching technique.
7 is processed to form the wiring 48.

【0009】以上のようにして、シリコン基板41の表
面に形成された拡散層42と配線48が、層間絶縁膜4
3に設けられたコンタクト孔を通して電気接続される。
以上の従来技術の説明では、拡散層に電気接続する配線
の形成についての説明がなされた。ここで、拡散層に替
えた多層配線の下層の配線と上層の配線とを電気接続す
る場合も同様に形成される。
As described above, the diffusion layer 42 and the wiring 48 formed on the surface of the silicon substrate 41 form the interlayer insulating film 4
Electrical connection is made through a contact hole provided in the No. 3.
In the above description of the prior art, the formation of the wiring electrically connected to the diffusion layer has been described. Here, when the lower layer wiring and the upper layer wiring, which are multilayer wirings replaced with the diffusion layers, are electrically connected, the same formation is performed.

【0010】[0010]

【発明が解決しようとする課題】上述した従来の配線の
形成方法では、図5に示すようにアルミ金属膜を埋設し
たコンタクト孔44にボイド49が一部に残存する場合
が発生する。更には、高温リフロー時にアルミ金属の拡
散層への突き抜け(以下、アルミスパイクと呼称する)
が生じたり、配線48の表面の配線凹凸50が形成され
たりする。これらは、従来の方法では高温リフローの温
度を高くする必要があり、その結果バリア層46のアル
ミニウムまたはシリコン原子に対するバリア効果が低下
すると共に高温リフロー後にアルミ金属膜47の表面ア
レが生じ易くなるためである。
In the above-described conventional wiring forming method, a void 49 may partially remain in the contact hole 44 in which the aluminum metal film is buried as shown in FIG. Furthermore, penetration through the diffusion layer of aluminum metal during high temperature reflow (hereinafter referred to as aluminum spike)
May occur, or wiring irregularities 50 on the surface of the wiring 48 may be formed. These are because in the conventional method, it is necessary to raise the temperature of high temperature reflow, and as a result, the barrier effect of the barrier layer 46 against aluminum or silicon atoms is lowered and the surface of the aluminum metal film 47 is likely to occur after high temperature reflow. Is.

【0011】このような配線の形成で生じるボイド4
9、アルミスパイクあるいは配線凹凸50は、半導体装
置の高集積化または高密度化に伴う半導体素子あるいは
多層配線の微細化への対応を難しくする。特にアルミ金
属膜で形成された配線の信頼性が著しく低下してくる。
The void 4 generated by the formation of such a wiring
9. The aluminum spikes or the wiring irregularities 50 make it difficult to deal with the miniaturization of the semiconductor element or the multilayer wiring due to the higher integration or higher density of the semiconductor device. In particular, the reliability of the wiring formed of the aluminum metal film is significantly reduced.

【0012】本発明の目的は、上述のような問題点を解
決し信頼性の高い微細な多層配線の形成を容易にするも
のである。
An object of the present invention is to solve the above problems and facilitate the formation of highly reliable fine multilayer wiring.

【0013】[0013]

【課題を解決するための手段】このために本発明の半導
体装置の製造方法は、半導体基板の表面に形成された層
間絶縁膜の所定の領域にコンタクト孔を形成する工程
と、前記層間絶縁膜および前記コンタクト孔を被覆して
金属薄膜を成膜する工程と、前記金属薄膜の成膜後、高
真空中において前記半導体基板を加熱すると同時に前記
半導体基板に超音波振動を印加して、前記コンタクト孔
に前記金属薄膜の一部を埋設する工程とを含む。
Therefore, a method of manufacturing a semiconductor device according to the present invention comprises a step of forming a contact hole in a predetermined region of an interlayer insulating film formed on the surface of a semiconductor substrate, and the interlayer insulating film. And a step of coating the contact hole to form a metal thin film, and after the metal thin film is formed, the semiconductor substrate is heated in a high vacuum and at the same time ultrasonic vibration is applied to the semiconductor substrate to form the contact. Burying a part of the metal thin film in the hole.

【0014】ここで、この半導体装置の製造において、
前記半導体基板の超音波振動が前記半導体基板の裏面か
ら印加され、前記超音波振動の振動方向が前記半導体基
板の表面に対し垂直な方向になるように設定される。
Here, in the manufacture of this semiconductor device,
Ultrasonic vibration of the semiconductor substrate is applied from the back surface of the semiconductor substrate, and the vibration direction of the ultrasonic vibration is set to be a direction perpendicular to the front surface of the semiconductor substrate.

【0015】あるいは、前記金属薄膜の成膜工程におい
て、前記半導体基板の表面に対し平行な方向に前記半導
体基板を超音波振動させながら、スパッタ法により前記
金属薄膜を堆積させた後、上述した一連の工程すなわち
コンタクト孔に金属薄膜の一部を埋設する工程が行われ
る。
Alternatively, in the step of forming the metal thin film, the metal thin film is deposited by a sputtering method while ultrasonically vibrating the semiconductor substrate in a direction parallel to the surface of the semiconductor substrate, and then the above-described series of steps is performed. That is, the step of burying a part of the metal thin film in the contact hole is performed.

【0016】そして、前記金属薄膜がアルミニウム又は
アルミニウムと銅若しくはゲルマニウムとの合金等で構
成される。
The metal thin film is made of aluminum or an alloy of aluminum and copper or germanium or the like.

【0017】[0017]

【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の実施例での製造方法を工程順に示す
断面図である。図1(a)に示すように、シリコン基板
1の所定の領域に拡散層2が形成される。このようにし
た後、層間絶縁膜3が形成される。ここで、この層間絶
縁膜3はCVD法で堆積される膜厚が500nm程度の
シリコン酸化膜あるいはBPSG膜である。次に、公知
のフォトリソグラフィ技術とドライエッチング技術でコ
ンタクト孔4が形成される。このコンタクト孔4の口径
寸法は0.2μm〜0.3μmに設定される。
Next, the present invention will be described with reference to the drawings. 1A to 1D are cross-sectional views showing a manufacturing method in the order of steps in an embodiment of the present invention. As shown in FIG. 1A, the diffusion layer 2 is formed in a predetermined region of the silicon substrate 1. After doing so, the interlayer insulating film 3 is formed. Here, this interlayer insulating film 3 is a silicon oxide film or a BPSG film with a film thickness of about 500 nm deposited by the CVD method. Next, the contact hole 4 is formed by a known photolithography technique and dry etching technique. The diameter of the contact hole 4 is set to 0.2 μm to 0.3 μm.

【0018】次に、拡散層2の表面のコンタクト孔4の
形成された領域にチタンシリサイド層5が形成される。
このチタンシリサイド層5はコリメーテッドスパッタ法
等で成膜される。このようにした後、CVD法により膜
厚が10nm〜50nmの窒化チタン層6が形成され
る。ここで、このCVD法による窒化チタン層6を成膜
する場合には、反応ガスとしてTiCl4 またはアルキ
ルTiとNH3 またはN2 2 の混合ガスが用いられ、
雰囲気ガスとしてN2 あるいはH2 ガスが用いられる。
またこの成膜温度は350〜600℃で設定される。こ
の窒化チタン層6を形成した後、この層を被覆するよう
に膜厚が10nm〜20nmのチタン層7が形成され
る。このチタン層7はTiCl4 とH2 の混合ガスを用
いたCVD法あるいはプラズマ励起のCVD法で堆積さ
れる。前述のコンタクト孔の口径寸法が大きな場合に
は、このチタン層7はスパッタ法で行っても窒化チタン
層6を被覆するように堆積できる。
Next, a titanium silicide layer 5 is formed on the surface of the diffusion layer 2 in the region where the contact hole 4 is formed.
The titanium silicide layer 5 is formed by a collimated sputtering method or the like. After this, the titanium nitride layer 6 having a film thickness of 10 nm to 50 nm is formed by the CVD method. Here, when forming the titanium nitride layer 6 by this CVD method, TiCl 4 or a mixed gas of alkyl Ti and NH 3 or N 2 H 2 is used as a reaction gas,
N 2 or H 2 gas is used as the atmosphere gas.
The film forming temperature is set at 350 to 600 ° C. After forming this titanium nitride layer 6, a titanium layer 7 having a film thickness of 10 nm to 20 nm is formed so as to cover this layer. The titanium layer 7 is deposited by a CVD method using a mixed gas of TiCl 4 and H 2 or a plasma excited CVD method. When the diameter of the contact hole is large, the titanium layer 7 can be deposited so as to cover the titanium nitride layer 6 even if the sputtering method is used.

【0019】次に、図1(b)に示すように前述のチタ
ン層7上にアルミ金属膜8が形成される。このアルミ金
属膜8の膜厚は500nm程度に設定されスパッタ法で
成膜される。
Next, as shown in FIG. 1B, an aluminum metal film 8 is formed on the titanium layer 7 described above. The thickness of the aluminum metal film 8 is set to about 500 nm and is formed by the sputtering method.

【0020】次に、後述するような処理装置を用いてア
ルミ金属膜8の高温リフローの処理が施される。この処
理は前述のアルミ金属膜のスパッタ装置内で別のチャン
バー内で行われる。ここで、この高温リフローの処理で
は、処理温度が350〜450℃に設定されその真空度
が10-6〜10-9Torrに設定される。そして、この
高温リフロー時にシリコン基板1には図1(c)に示す
超音波振動9が付加される。このようにして図1(c)
に示すように、アルミ金属膜8の一部はコンタクト孔4
に流れこみ、コンタクト孔4がアルミ金属膜で完全に埋
設されるようになる。このようにした後、公知のフォト
リソグラフィ技術とドライエッチング技術とによりアル
ミ金属膜8が加工され配線10が形成される。
Next, the aluminum metal film 8 is subjected to a high temperature reflow process using a processing apparatus described later. This processing is performed in another chamber in the above-described aluminum metal film sputtering apparatus. Here, in this high temperature reflow process, the processing temperature is set to 350 to 450 ° C. and the degree of vacuum is set to 10 −6 to 10 −9 Torr. Then, during the high temperature reflow, the ultrasonic vibration 9 shown in FIG. 1C is applied to the silicon substrate 1. Thus, FIG. 1 (c)
As shown in FIG.
And the contact hole 4 is completely filled with the aluminum metal film. After this, the aluminum metal film 8 is processed by the known photolithography technique and dry etching technique to form the wiring 10.

【0021】次に、図2に基づいて前述の本発明の高温
リフロー処理装置とこの処理方法について詳細に説明す
る。図2はこの処理装置の断面図である。図2に示すよ
うに均熱板21上に基板保持板22が接着するように設
けられ、この基板保持板22上にシリコン基板23が載
置される。そして、このシリコン基板23は真空チャッ
クによる吸引で固定され、Arガスで充満していた高真
空チャンバー24内は排気口25を通して真空排気され
る。ここで、この真空排気により高真空チャンバー24
内の真空度は10-6〜10-9Torrで設定保持され
る。
Next, the high temperature reflow processing apparatus of the present invention and the processing method thereof will be described in detail with reference to FIG. FIG. 2 is a sectional view of this processing apparatus. As shown in FIG. 2, the substrate holding plate 22 is provided so as to adhere to the soaking plate 21, and the silicon substrate 23 is placed on the substrate holding plate 22. Then, the silicon substrate 23 is fixed by suction with a vacuum chuck, and the inside of the high vacuum chamber 24 filled with Ar gas is evacuated through the exhaust port 25. Here, the high vacuum chamber 24 is generated by this vacuum exhaust.
The degree of vacuum inside is set and maintained at 10 −6 to 10 −9 Torr.

【0022】更に、加熱源26により均熱板21は加熱
され、基板保持板22を通してシリコン基板23が所定
の温度に保持されるようになる。ここで、加熱源26に
はヒーターあるいは加熱用ランプが用いられ、シリコン
基板23の温度は350〜500℃の設定温度に保持さ
れる。
Further, the soaking plate 21 is heated by the heating source 26, and the silicon substrate 23 is held at a predetermined temperature through the substrate holding plate 22. Here, a heater or a heating lamp is used as the heating source 26, and the temperature of the silicon substrate 23 is maintained at a set temperature of 350 to 500 ° C.

【0023】また、超音波が超音波発振器27で生成さ
れ伝達シャフト28を通してホルダ29に伝達され、シ
リコン基板23に超音波振動が付加される。ここで、こ
の超音波振動の周波数は1MHz〜10MHz、その振
幅は1μm程度にそれぞれ設定される。この超音波振動
の振動方向は、図2に示す処理装置の断面図で上下の方
向すなわちシリコン基板23の表面に対し垂直の方向に
なるようにして設定される。
Further, ultrasonic waves are generated by the ultrasonic oscillator 27 and transmitted to the holder 29 through the transmission shaft 28, and ultrasonic vibration is applied to the silicon substrate 23. Here, the frequency of this ultrasonic vibration is set to 1 MHz to 10 MHz, and its amplitude is set to about 1 μm. The vibration direction of this ultrasonic vibration is set to be the vertical direction in the cross-sectional view of the processing apparatus shown in FIG. 2, that is, the direction perpendicular to the surface of the silicon substrate 23.

【0024】このように、高真空中でシリコン基板を加
熱し且つ超音波振動する機構を有する高温リフロー処理
装置で先述したアルミ金属膜の高温リフローを行う。こ
の方法により高温リフローの温度は低温化される。例え
ば、従来の技術で温度が550℃の場合に本発明の方法
で必要な温度は350〜400℃に低下する。このよう
に処理温度が下ることにより、アルミスパイク等による
拡散層の劣化あるいはコンタクト孔内の電気抵抗の上昇
等が防止されるようになる。更に、高温リフローの処理
時間も短縮される。例えば、従来の技術で2分間の処理
時間が1分間程度になる。
In this way, the above-mentioned high temperature reflow of the aluminum metal film is performed by the high temperature reflow processing apparatus having a mechanism of heating the silicon substrate in a high vacuum and vibrating ultrasonically. By this method, the temperature of high temperature reflow is lowered. For example, when the temperature is 550 ° C. in the conventional technique, the temperature required by the method of the present invention is lowered to 350 to 400 ° C. By lowering the processing temperature in this way, deterioration of the diffusion layer due to aluminum spikes or the like, or increase in electrical resistance in the contact hole can be prevented. Furthermore, the processing time for high temperature reflow is also shortened. For example, with the conventional technique, the processing time of 2 minutes is about 1 minute.

【0025】以上の実施例では、アルミ金属膜8の成膜
がスパッタ法で行われる場合について説明したが、この
アルミ金属膜8がアルミCVD法で形成されても同様の
効果のあることに言及しておく。
In the above embodiments, the case where the aluminum metal film 8 is formed by the sputtering method has been described, but it is noted that the same effect can be obtained even if the aluminum metal film 8 is formed by the aluminum CVD method. I'll do it.

【0026】次に、本発明の第2の実施例を図3と図4
に基づいて説明する。ここで、図3は本発明の第2の実
施例の製造方法を工程順に示す断面図であり、図4は第
2の実施例の製造方法で用いる成膜連続処理装置の断面
図である。
Next, a second embodiment of the present invention will be described with reference to FIGS.
It will be described based on. Here, FIG. 3 is a cross-sectional view showing the manufacturing method of the second embodiment of the present invention in the order of steps, and FIG. 4 is a cross-sectional view of the continuous film forming apparatus used in the manufacturing method of the second embodiment.

【0027】初め第1の実施例で説明したように、シリ
コン基板1の所定の領域に拡散層2が形成される。そし
て層間絶縁膜3が形成される。ここで、この層間絶縁膜
3は第1の実施例と同様CVD法で堆積される膜厚が5
00nm程度のシリコン酸化膜あるいはBPSG膜であ
る。次に、公知のフォトリソグラフィ技術とドライエッ
チング技術でコンタクト孔4が形成される。このコンタ
クト孔4の口径寸法は0.2μmに設定される。
First, as described in the first embodiment, the diffusion layer 2 is formed in a predetermined region of the silicon substrate 1. Then, the interlayer insulating film 3 is formed. Here, this interlayer insulating film 3 has a film thickness of 5 deposited by the CVD method as in the first embodiment.
It is a silicon oxide film or a BPSG film having a thickness of about 00 nm. Next, the contact hole 4 is formed by a known photolithography technique and dry etching technique. The diameter of the contact hole 4 is set to 0.2 μm.

【0028】次に、拡散層2の表面のコンタクト孔の形
成された領域にチタンシリサイド層5が形成される。こ
のチタンシリサイド層5はコリメーテッドスパッタ法等
で成膜される。このようにした後、CVD法により膜厚
が20nm程度の窒化チタン層6が形成される。この窒
化チタン層6を形成した後、この層を被覆するように膜
厚が10nm程度のチタン層7が形成される。ここで、
このチタン層7はTiCl4 とH2 の混合ガスを用いた
CVD法あるいはプラズマ励起のCVD法で堆積され
る。
Next, a titanium silicide layer 5 is formed on the surface of the diffusion layer 2 in the region where the contact hole is formed. The titanium silicide layer 5 is formed by a collimated sputtering method or the like. After this, the titanium nitride layer 6 having a thickness of about 20 nm is formed by the CVD method. After forming the titanium nitride layer 6, a titanium layer 7 having a thickness of about 10 nm is formed so as to cover this layer. here,
The titanium layer 7 is deposited by a CVD method using a mixed gas of TiCl 4 and H 2 or a plasma excited CVD method.

【0029】次に、アルミ金属がスパッタ法で成膜され
る。この成膜では図3(a)に示すように、アルミ金属
のスパッタ時にシリコン基板1に超音波振動9aが付加
される。ここで、この超音波振動9aの振動周波数およ
び振幅はそれぞれ5MHz、2μmに設定され、その振
動の方向はシリコン基板の表面に対して平行になるよう
に設定される。このようにすることで、図3(a)に示
すようにスパッタによりチタン層7に達した付着アルミ
原子11には、先述の超音波振動が付加される。そし
て、この付着アルミ原子11の表面の動き易さが増大し
て、アルミ金属膜のステップカバレッジが向上する。な
お、チタン層7に達しないアルミ原子11aは、雰囲気
ガス(主にArガス)に擾乱されることなくそのまま直
進する。
Next, aluminum metal is deposited by sputtering. In this film formation, as shown in FIG. 3A, ultrasonic vibration 9a is applied to the silicon substrate 1 during sputtering of aluminum metal. Here, the vibration frequency and amplitude of this ultrasonic vibration 9a are set to 5 MHz and 2 μm, respectively, and the direction of the vibration is set to be parallel to the surface of the silicon substrate. By doing so, the ultrasonic vibration described above is applied to the attached aluminum atoms 11 that have reached the titanium layer 7 by sputtering as shown in FIG. Then, the easiness of movement of the surface of the attached aluminum atoms 11 is increased, and the step coverage of the aluminum metal film is improved. The aluminum atoms 11a that do not reach the titanium layer 7 go straight without being disturbed by the atmospheric gas (mainly Ar gas).

【0030】このようにすることで、図3(b)に示す
ようにアルミ金属膜8がチタン層7にカバレッジよく被
着する。ここで、このアルミ金属膜8の膜厚は300n
m程度に設定される。
By doing so, the aluminum metal film 8 is deposited on the titanium layer 7 with good coverage as shown in FIG. 3 (b). Here, the film thickness of the aluminum metal film 8 is 300 n.
It is set to about m.

【0031】次に、このアルミ金属膜8の高温リフロー
の処理が施される。この処理は前述のアルミ金属膜のス
パッタ装置と同一の高真空チャンバー内で行われる。こ
こで、この高温リフローの処理では、処理温度が350
〜400℃に設定されその真空度が10-6〜10-9To
rrに設定される。そして、この高温リフロー時にシリ
コン基板1には第1の実施で説明したと同様に超音波振
動9が付加される。このようにして図1(c)に示すよ
うに、アルミ金属膜8の一部はコンタクト孔4に流れこ
み、コンタクト孔4がアルミ金属膜で完全に埋設される
ようになる。このようにした後、公知のフォトリソグラ
フィ技術とドライエッチング技術とによりアルミ金属膜
8が加工され配線10が形成される。
Next, the aluminum metal film 8 is subjected to a high temperature reflow treatment. This process is performed in the same high vacuum chamber as the above-mentioned aluminum metal film sputtering apparatus. Here, in this high temperature reflow process, the processing temperature is 350.
It is set to ~ 400 ° C and the degree of vacuum is 10 -6 to 10 -9 To.
It is set to rr. Then, during this high temperature reflow, the ultrasonic vibration 9 is applied to the silicon substrate 1 as described in the first embodiment. Thus, as shown in FIG. 1C, part of the aluminum metal film 8 flows into the contact hole 4, and the contact hole 4 is completely filled with the aluminum metal film. After this, the aluminum metal film 8 is processed by the known photolithography technique and dry etching technique to form the wiring 10.

【0032】次に、図4に基づいて前述の本発明の成膜
連続処理装置とこの処理方法について詳細に説明する。
図4に示すように均熱板21上に基板電極22aが接着
するように設けられ、この基板電極22a上にシリコン
基板23が載置される。そして、このシリコン基板23
は真空チャックによる吸引で固定され、Arガスで充満
していた高真空チャンバー24内は排気口25を通して
真空排気される。ここで、この真空排気により高真空チ
ャンバー24内の真空度は10-9Torr以上になるよ
うにして保持される。
Next, the film forming continuous processing apparatus of the present invention and the processing method thereof will be described in detail with reference to FIG.
As shown in FIG. 4, the substrate electrode 22a is provided so as to adhere to the soaking plate 21, and the silicon substrate 23 is placed on the substrate electrode 22a. And this silicon substrate 23
Is fixed by suction with a vacuum chuck, and the high vacuum chamber 24 filled with Ar gas is evacuated through an exhaust port 25. Here, the degree of vacuum in the high vacuum chamber 24 is maintained at 10 -9 Torr or higher by this vacuum exhaust.

【0033】次に、Arガスが導入口31を通して高真
空チャンバー24内に導入される。そして、加熱源26
により均熱板21は加熱され、基板電極22aを通して
シリコン基板23が所定の温度に設定される。ここで、
加熱源26には急熱急冷の容易な加熱ランプが用いら
れ、シリコン基板23の温度は150℃の設定温度に保
持される。
Next, Ar gas is introduced into the high vacuum chamber 24 through the inlet 31. And the heating source 26
Thus, the soaking plate 21 is heated, and the silicon substrate 23 is set to a predetermined temperature through the substrate electrode 22a. here,
As the heating source 26, a heating lamp that is capable of rapid heating and rapid cooling is used, and the temperature of the silicon substrate 23 is maintained at a set temperature of 150 ° C.

【0034】また、超音波が超音波発振器27で生成さ
れ伝達シャフト28を通してホルダ29に伝達され、シ
リコン基板23に超音波振動が付加される。ここで、こ
の超音波振動の周波数は1MHz〜10MHz、その振
幅は1μm程度にそれぞれ設定される。この超音波振動
のは振動方向は、図4に示す処理装置の断面図で左右の
方向すなわちシリコン基板23表面に対し平行な方向に
設定される。
Further, ultrasonic waves are generated by the ultrasonic oscillator 27 and transmitted to the holder 29 through the transmission shaft 28, and ultrasonic vibration is applied to the silicon substrate 23. Here, the frequency of this ultrasonic vibration is set to 1 MHz to 10 MHz, and its amplitude is set to about 1 μm. The vibration direction of this ultrasonic vibration is set to the left and right directions in the sectional view of the processing apparatus shown in FIG. 4, that is, the direction parallel to the surface of the silicon substrate 23.

【0035】このようにして、基板電極22aは接地電
位にされカソード32に高い負電圧が印加される。そし
て、アルミニウムのターゲット33がArイオンでスパ
ッタリングされて、図3(a)で説明したアルミ金属の
スパッタが行われる。
In this way, the substrate electrode 22a is set to the ground potential and a high negative voltage is applied to the cathode 32. Then, the aluminum target 33 is sputtered with Ar ions, and the aluminum metal sputtering described with reference to FIG. 3A is performed.

【0036】また、第2の実施例での高温リフロー処理
は、この成膜連続処理装置で先述したアルミ金属のスパ
ッタ法によるアルミ金属膜の成膜の後に引続いて行われ
る。この場合、第1の実施例で説明した方法と全く同様
にして行われる。この場合では、スパッタ用の電源は停
止され基板電極22aとカソード32に電圧は印加され
ない。
The high temperature reflow process in the second embodiment is continuously performed after the aluminum metal film is formed by the above-described aluminum metal sputtering method in the film forming continuous processing apparatus. In this case, the method is exactly the same as that described in the first embodiment. In this case, the power supply for sputtering is stopped and no voltage is applied to the substrate electrode 22a and the cathode 32.

【0037】このように第2の実施例ではアルミ金属膜
の堆積と高温リフローとを連続して行うことで、配線に
使用するアルミ金属膜の成膜処理時間が大幅に短縮され
るようになる。
As described above, in the second embodiment, the deposition process of the aluminum metal film and the high-temperature reflow are continuously performed, whereby the film formation processing time of the aluminum metal film used for the wiring is significantly shortened. .

【0038】以上の実施例では、金属薄膜がアルミニウ
ムで構成される場合について説明したが、この金属薄膜
がアルミニウムと銅の合金あるいはアルミニウムとゲル
マニウムの合金で構成される場合でも同様の効果のある
ことに触れておく。
In the above embodiments, the case where the metal thin film is made of aluminum has been described, but the same effect can be obtained even when the metal thin film is made of an alloy of aluminum and copper or an alloy of aluminum and germanium. Touch.

【0039】また、以上の実施例では拡散層に電気接続
する配線の形成について主に説明したが、多層配線にお
ける下層の配線と上層の配線とを接続する場合でも同様
の効果が得られることにも言及しておく。
Further, in the above embodiments, the formation of the wiring electrically connected to the diffusion layer was mainly described, but the same effect can be obtained when the wiring of the lower layer and the wiring of the upper layer in the multilayer wiring are connected. Also mention.

【0040】[0040]

【発明の効果】以上に説明したように、本発明の半導体
装置の製造方法では、金属薄膜の成膜後の高温リフロー
時に、シリコン基板を加熱しながら超音波振動を印加す
ることで、コンタクト孔が金属薄膜で完全に埋設される
ようになる。このために、金属薄膜を埋設したコンタク
ト孔にボイドが発生することは皆無になる。更には、こ
の高温リフローの温度が従来の技術の場合より150〜
200℃程度下げられる。このために、高温リフロー時
にアルミ金属の拡散層への突き抜けが生じたり、配線の
表面の配線凹凸が形成されたりすることも防止される。
これは、この温度の低下によりバリア層のアルミニウム
またはシリコン原子に対するバリア効果が確保されると
共にアルミニウムの局部的な溶融が抑制されるからであ
る。
As described above, according to the method of manufacturing a semiconductor device of the present invention, ultrasonic vibration is applied while heating the silicon substrate during high temperature reflow after the metal thin film is formed. Will be completely embedded in the metal thin film. Therefore, no void is generated in the contact hole in which the metal thin film is embedded. Furthermore, the temperature of this high-temperature reflow is 150 to 150 times that of the conventional technique.
It can be lowered by about 200 ℃. Therefore, it is possible to prevent the penetration of aluminum metal into the diffusion layer during the high temperature reflow, and the formation of the wiring irregularities on the surface of the wiring.
This is because the decrease in temperature secures the barrier effect of the barrier layer against aluminum or silicon atoms and suppresses local melting of aluminum.

【0041】以上のようにして本発明では、信頼性の高
い微細な多層配線の形成が容易になり半導体装置の高集
積化あるいは高密度化が促進される。
As described above, the present invention facilitates the formation of highly reliable fine multi-layered wiring and promotes high integration or high density of semiconductor devices.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を説明する工程順の断面
図である。
1A to 1D are cross-sectional views in order of a process, illustrating a first embodiment of the present invention.

【図2】本発明の第1の実施例で用いる高温リフロー処
理装置の断面図である。
FIG. 2 is a cross-sectional view of a high temperature reflow processing apparatus used in the first embodiment of the present invention.

【図3】本発明の第2の実施例を説明する工程順の断面
図である。
3A to 3D are sectional views in order of the steps, for explaining the second embodiment of the present invention.

【図4】本発明の第2の実施例で用いる成膜連続処理装
置の断面図である。
FIG. 4 is a cross-sectional view of a film forming continuous processing apparatus used in a second embodiment of the present invention.

【図5】従来の技術を説明する工程順の断面図である。5A to 5C are cross-sectional views in order of processes, illustrating a conventional technique.

【符号の説明】[Explanation of symbols]

1,23,41 シリコン基板 2,42 拡散層 3,43 層間絶縁膜 4,44 コンタクト孔 5 チタンシリサイド層 6 窒化チタン層 7 チタン層 8,47 アルミ金属膜 9,9a 超音波振動 10,48 配線 11 付着アルミ原子 11a アルミ原子 21 均熱板 22 基板保持板 22a 基板電極 24 高真空チャンバー 25 排気口 26 加熱源 27 超音波発振器 28 伝達シャフト 29 ホルダ 31 導入口 32 カソード 33 ターゲット 45 シリサイド層 46 バリア層 49 ボイド 50 配線凹凸 1,23,41 Silicon substrate 2,42 Diffusion layer 3,43 Interlayer insulating film 4,44 Contact hole 5 Titanium silicide layer 6 Titanium nitride layer 7 Titanium layer 8,47 Aluminum metal film 9,9a Ultrasonic vibration 10,48 Wiring 11 Adhered Aluminum Atoms 11a Aluminum Atoms 21 Soaking Plate 22 Substrate Holding Plate 22a Substrate Electrode 24 High Vacuum Chamber 25 Exhaust Port 26 Heating Source 27 Ultrasonic Oscillator 28 Transmission Shaft 29 Holder 31 Inlet 32 Cathode 33 Target 45 Silicide Layer 46 Barrier Layer 49 void 50 uneven wiring

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板の表面に形成された層間絶縁
膜の所定の領域にコンタクト孔を形成する工程と、前記
層間絶縁膜および前記コンタクト孔を被覆して金属薄膜
を成膜する工程と、前記金属薄膜の成膜後、高真空中に
おいて前記半導体基板を加熱すると同時に前記半導体基
板に超音波振動を印加して、前記コンタクト孔に前記金
属薄膜の一部を埋設する工程と、を含むことを特徴とし
た半導体装置の製造方法。
1. A step of forming a contact hole in a predetermined region of an interlayer insulating film formed on a surface of a semiconductor substrate, and a step of coating the interlayer insulating film and the contact hole to form a metal thin film. After forming the metal thin film, heating the semiconductor substrate in a high vacuum and applying ultrasonic vibration to the semiconductor substrate at the same time to embed a part of the metal thin film in the contact hole. And a method for manufacturing a semiconductor device.
【請求項2】 前記半導体基板の超音波振動が前記半導
体基板の裏面から印加され、前記超音波振動の振動方向
が前記半導体基板の表面に対し垂直な方向になることを
特徴とした請求項1記載の半導体装置の製造方法。
2. The ultrasonic vibration of the semiconductor substrate is applied from the back surface of the semiconductor substrate, and the vibration direction of the ultrasonic vibration is perpendicular to the surface of the semiconductor substrate. A method for manufacturing a semiconductor device as described above.
【請求項3】 前記金属薄膜の成膜工程において、前記
半導体基板の表面に対し平行な方向に前記半導体基板を
超音波振動させながら、スパッタ法によって前記金属薄
膜を堆積させることを特徴とした請求項1記載の半導体
装置の製造方法。
3. The step of depositing the metal thin film, wherein the metal thin film is deposited by a sputtering method while ultrasonically vibrating the semiconductor substrate in a direction parallel to the surface of the semiconductor substrate. Item 2. A method of manufacturing a semiconductor device according to item 1.
【請求項4】 前記金属薄膜がアルミニウム又はアルミ
ニウムと銅若しくはゲルマニウムとの合金で構成されて
いることを特徴とした請求項1、請求項2あるいは請求
項3記載の半導体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 1, wherein the metal thin film is made of aluminum or an alloy of aluminum and copper or germanium.
JP982695A 1995-01-25 1995-01-25 Manufacturing method for semiconductor device Pending JPH08204004A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP982695A JPH08204004A (en) 1995-01-25 1995-01-25 Manufacturing method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP982695A JPH08204004A (en) 1995-01-25 1995-01-25 Manufacturing method for semiconductor device

Publications (1)

Publication Number Publication Date
JPH08204004A true JPH08204004A (en) 1996-08-09

Family

ID=11730946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP982695A Pending JPH08204004A (en) 1995-01-25 1995-01-25 Manufacturing method for semiconductor device

Country Status (1)

Country Link
JP (1) JPH08204004A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303397A (en) * 1997-04-17 1998-11-13 Samsung Electron Co Ltd Method for forming platinum metal layer and capacitor manufacturing method using the same
US6123992A (en) * 1997-11-10 2000-09-26 Nec Corporation Method of forming aluminum interconnection layer
KR100421281B1 (en) * 1996-10-02 2004-05-10 주식회사 하이닉스반도체 Method for fabricating metal interconnection of semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0417357A (en) * 1990-05-10 1992-01-22 Nec Corp Manufacture of semiconductor device
JPH05279853A (en) * 1992-03-30 1993-10-26 Sony Corp Formation of aluminum series material film and device therefor
JPH0645281A (en) * 1992-06-26 1994-02-18 Sony Corp Formation of interconnection, and semiconductor device, and sputtering method and device usable for them
JPH0714839A (en) * 1993-06-18 1995-01-17 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device and manufacturing device thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0417357A (en) * 1990-05-10 1992-01-22 Nec Corp Manufacture of semiconductor device
JPH05279853A (en) * 1992-03-30 1993-10-26 Sony Corp Formation of aluminum series material film and device therefor
JPH0645281A (en) * 1992-06-26 1994-02-18 Sony Corp Formation of interconnection, and semiconductor device, and sputtering method and device usable for them
JPH0714839A (en) * 1993-06-18 1995-01-17 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device and manufacturing device thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421281B1 (en) * 1996-10-02 2004-05-10 주식회사 하이닉스반도체 Method for fabricating metal interconnection of semiconductor device
JPH10303397A (en) * 1997-04-17 1998-11-13 Samsung Electron Co Ltd Method for forming platinum metal layer and capacitor manufacturing method using the same
US6123992A (en) * 1997-11-10 2000-09-26 Nec Corporation Method of forming aluminum interconnection layer

Similar Documents

Publication Publication Date Title
JP2828540B2 (en) Method for forming low resistance and low defect density tungsten contacts for silicon semiconductor wafers
US6022802A (en) Low dielectric constant intermetal dielectric (IMD) by formation of air gap between metal lines
US20060246714A1 (en) Method of forming a conductive contact
JP3492634B2 (en) Method for filling a gap on a semiconductor wafer
JP4168397B2 (en) Boron doped titanium nitride layer for high aspect ratio semiconductor devices
JP2001230256A (en) Semiconductor element bonding layer structure and structure formation process
JP3208124B2 (en) Semiconductor device, method of manufacturing semiconductor device, and apparatus for manufacturing semiconductor device
JP2760490B2 (en) Method for manufacturing metal wiring of semiconductor element
JP2003273212A (en) Laminate structure and its manufacturing method
JP3408463B2 (en) Manufacturing method of semiconductor device
JP3816091B1 (en) Semiconductor device and manufacturing method thereof
JPH08204004A (en) Manufacturing method for semiconductor device
US6054396A (en) Semiconductor processing method of reducing thickness depletion of a silicide layer at a junction of different underlying layers
JP3226498B2 (en) Semiconductor device and method of manufacturing the same
JP2981366B2 (en) Method for manufacturing semiconductor device
JPH08203891A (en) Fabrication of semiconductor device
JPH05291415A (en) Production of semiconductor device
JP2739829B2 (en) Method for manufacturing semiconductor device
JP2795277B2 (en) Semiconductor device
JP3225696B2 (en) Film formation method
KR100325597B1 (en) Method for forming contact hole in semiconductor device
KR100273224B1 (en) Method for forming planarization layer of semiconductor device
US20090061618A1 (en) Method of Manufacturing Metal Interconnection
KR100257153B1 (en) Method of forming metal wiring in semiconductor device
JPH06151410A (en) Forming method of titanium nitride film

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970819