JPH082034B2 - Variable amplitude equalizer - Google Patents
Variable amplitude equalizerInfo
- Publication number
- JPH082034B2 JPH082034B2 JP24550886A JP24550886A JPH082034B2 JP H082034 B2 JPH082034 B2 JP H082034B2 JP 24550886 A JP24550886 A JP 24550886A JP 24550886 A JP24550886 A JP 24550886A JP H082034 B2 JPH082034 B2 JP H082034B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- variable
- equalizer
- cable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ケーブル等によって伝達されてきたデジタ
ル信号の振幅特性を補償する等化器にかかわり、特にそ
の等化特性がケーブル長に対応して自動的に可変とされ
るような可変振幅等化器に関するものである。The present invention relates to an equalizer for compensating the amplitude characteristic of a digital signal transmitted by a cable or the like, and particularly the equalization characteristic corresponds to the cable length. The present invention relates to a variable amplitude equalizer that is automatically variable.
本発明の可変振幅等化器は、２個の能動素子である例
えばトランジスタと、容量性のインピーダンス回路と、
１個の可変抵抗素子によって構成されており、高いクロ
ック周期の伝送データに対しても安定した動作で波形の
改善を行なわせることができると共に、線路長が変化し
たときも、前記１個の可変抵抗素子にAGC出力をフィー
ドバックさせることによって等化特性を容易に可変する
ことができる。The variable amplitude equalizer of the present invention includes two active elements, for example, a transistor, a capacitive impedance circuit, and
It is composed of one variable resistance element, and it is possible to improve the waveform by stable operation even for transmission data with a high clock period, and also when the line length changes, the one variable resistance element is used. The equalization characteristic can be easily changed by feeding back the AGC output to the resistance element.
〔従来の技術〕 画像データ等を長距離のケーブルなどによって伝送す
ると、一般に振幅ひずみや遅延ひずみを発生する。従っ
て送信端のデジタルデータを誤ることなく再現するため
受信端でこれらのひずみ波形を補正するための等化器が
必要とされる。[Prior Art] When image data or the like is transmitted by a long-distance cable or the like, amplitude distortion and delay distortion are generally generated. Therefore, an equalizer for correcting these distorted waveforms at the receiving end is required to reproduce digital data at the transmitting end without error.
第５図は、伝送路が同軸ケーブルとされているときの
ケーブル長Ｌ（L3＜L2＜L1）に対する周波数特性を示し
たもので、その減衰量Γは一般に次式によって近似され
る。FIG. 5 shows frequency characteristics with respect to the cable length L (L 3 <L 2 <L 1 ) when the transmission line is a coaxial cable, and the attenuation amount Γ is generally approximated by the following equation. .
L:ケーブルの伝送長 α，β：定数 f:伝送周波数 すなわち、ケーブル長Ｌが長いほど、信号の高域成分
の減衰が大きくなり、例えば、クロック周期Ｔの単一パ
ルスを送信したときは、第６図に示すように、線路が長
い場合（L3）はパルス幅が広がった波形S3となる。 L: Transmission length of cable α, β: Constant f: Transmission frequency That is, the longer the cable length L is, the greater the attenuation of the high frequency component of the signal becomes. For example, when a single pulse of clock cycle T is transmitted, As shown in FIG. 6, when the line is long (L 3 ), the waveform S 3 has a widened pulse width.
そこで、受信端に振幅等化器を設け、受信波形をS2に
示すような周期Ｔの整数倍の点で０となるような波形に
補正し、符号間干渉による誤り率の低減をはかるように
波形等化を行なっているがこのような固定の振幅等化器
を採用すると、伝送ケーブル長が短くなったとき（L1）
は第６図の波形（S1）にみられるような受信波形とな
り、再び符号間干渉によって誤り率が高くなる。Therefore, an amplitude equalizer is provided at the receiving end, and the received waveform is corrected to a waveform that becomes 0 at an integral multiple of the period T as shown in S 2 to reduce the error rate due to intersymbol interference. Waveform equalization is performed in the case of using a fixed amplitude equalizer, but when the transmission cable length becomes short (L1)
Shows the received waveform as shown in the waveform (S 1 ) in FIG. 6, and the error rate increases again due to intersymbol interference.
したがって、従来、伝送路が一定せず、振幅ひずみが
固定化されない伝送系では可変振幅等化を使用すること
が考えられている。（H.W.Bode:B.S.T.J.,17、pp.229〜
244 Variable equalizers） 第７図はかかる可変振幅等化器の概要を説明するもの
で、送信アンプTAから伝送ケーブルＣを介して伝送され
た信号は受信アンプRAで増幅され、第１の等化器EQ
（１）において伝送ケーブルＣにおける波形歪が補正さ
れる。そして、さらに第２の等化器EQ（２）において伝
送ケーブルＣの長さが変化したときに発生する波形歪が
補正されるものであるが、この第２の等化器EQ（２）は
レベル検出器LDの出力によって、その等化特性が可変と
されるようになされている。Therefore, conventionally, it has been considered to use variable amplitude equalization in a transmission system in which the transmission path is not constant and the amplitude distortion is not fixed. (HWBode: BSTJ, 17, pp.229〜
244 Variable equalizers) FIG. 7 is a diagram for explaining the outline of such a variable amplitude equalizer. The signal transmitted from the transmission amplifier TA through the transmission cable C is amplified by the reception amplifier RA, and the first equalizer. EQ
In (1), the waveform distortion in the transmission cable C is corrected. Further, the waveform distortion generated when the length of the transmission cable C is changed is further corrected in the second equalizer EQ (2). The second equalizer EQ (2) is The equalization characteristic is made variable by the output of the level detector LD.
したがって、このような受信端末を備えている機器で
は、伝送ケーブルＣの線路長Ｌが所定の範囲でその長さ
が異なるものを使用するときでも、線路長Ｌを中心に±
ΔＬの範囲で、伝送信号の振幅等化を行うことができ、
受信端末器の汎用性が向上する。Therefore, in a device equipped with such a receiving terminal, even when the transmission cable C has different line lengths L within a predetermined range, the line length L is ±
Amplitude equalization of the transmission signal can be performed in the range of ΔL,
The versatility of the receiving terminal is improved.
第８図（ａ）は可変等化特性を示す第２の等化器EQ
（２）の回路例を示したもので、Ｚ（ω）１は第１の時
定数回路、Ｚ（ω）２は第２の時定数回路である。FIG. 8 (a) is a second equalizer EQ showing a variable equalization characteristic.
In the circuit example of (2), Z (ω) 1 is a first time constant circuit and Z (ω) 2 is a second time constant circuit.
第１の時定数回路Ｚ（ω）１は容量性とされており、
トランジスタＴのコレクタ側に接続されているため高域
側の周波数を抑圧するフィルタとして動作し、第２の時
定数回路Ｚ（ω）２はトランジスタＴのエミッタ側に接
続されているため、出力Soutに対して高域側の周波数を
持ち上げるようなフィルム特性を持つことになる。した
がって、これらの時定数回路Ｚ（ω）1,Z（ω）２に直
列に接続されている可変抵抗r1,r2の抵抗値を逆方向に
変化させると、入力端子Sinの信号の高域特性のみを変
化させることができ、受信波形を前記第６図の波形S2に
示すような符号間干渉の少ない波形に等化することがで
きる。The first time constant circuit Z (ω) 1 is capacitive and
Since the second time constant circuit Z (ω) 2 is connected to the emitter side of the transistor T, the second time constant circuit Z (ω) 2 is connected to the collector side of the transistor T and thus operates as a filter for suppressing the high frequency side. In contrast, it will have film characteristics that raise the frequency on the high frequency side. Therefore, when the resistance values of the variable resistors r 1 and r 2 connected in series to these time constant circuits Z (ω) 1 and Z (ω) 2 are changed in the opposite direction, the signal level at the input terminal Sin rises. Only the band characteristic can be changed, and the received waveform can be equalized into a waveform with little intersymbol interference as shown by the waveform S 2 in FIG.
又、第８図（ｂ）は可変振幅等化特性を示す第２の等
化器の回路例を示したもので、入力端子Sinに接続され
ているトランジスタT1のエミッタに容量性の時定数回路
Ｚ（ω）１と、可変抵抗器ｒの直列回路を接続し、その
接続点の信号を第２のトランジスタT2に入力すると共
に、そのエミッタ側に誘導性の時定数回路Ｚ（ω）２＝
R0 2/Z（ω）１を接続したものである。Further, FIG. 8 (b) shows a circuit example of the second equalizer showing the variable amplitude equalization characteristic, in which the capacitive time constant is set to the emitter of the transistor T 1 connected to the input terminal Sin. The circuit Z (ω) 1 is connected to the series circuit of the variable resistor r, the signal at the connection point is input to the second transistor T 2 , and an inductive time constant circuit Z (ω) is provided on the emitter side thereof. 2 =
R 0 2 / Z (ω) 1 is connected.
第８図（ａ）の回路例は、時定数回路Ｚ（ω）1,Z
（ω）２の双方とも容量性となっているため、実際の回
路構成としては実現し易いが、ケーブル長に対応して等
化特性を可変とする場合に、互いに逆比例するような２
個の可変抵抗素子r1,r2が必要になり、その制御回路が
複雑になるという問題がある。The circuit example of FIG. 8 (a) is a time constant circuit Z (ω) 1, Z
Since both of (ω) 2 are capacitive, it is easy to realize as an actual circuit configuration. However, when the equalization characteristics are variable according to the cable length, they are inversely proportional to each other.
There is a problem that the variable resistance elements r 1 and r 2 are required, and the control circuit thereof becomes complicated.
又、第８図（ｂ）の回路例では、可変抵抗素子ｒが１
個であり、その制御回路が簡単になるが、第１の時定数
回路Ｚ（ω）１に対して、第２の時定数回路Ｚ（ω）２
はインピーダンス値Ｚ（ω）が逆回路（inverse Networ
k）によって形成されることが必要になり誘導性のコイ
ルが使用される。そのため、実際の回路構成が困難にな
るとともに、伝送信号の周波数が高い場合は、この時定
数を構成するコイルのＬ成分が寄生容量と共振して、安
定な等化器を形成し難いという問題がある。In the circuit example of FIG. 8 (b), the variable resistance element r is 1
However, the control circuit is simple, but the second time constant circuit Z (ω) 2 is different from the first time constant circuit Z (ω) 1.
Impedance value Z (ω) is an inverse circuit (inverse Networ
k) is required and an inductive coil is used. Therefore, the actual circuit configuration becomes difficult, and when the frequency of the transmission signal is high, the L component of the coil forming this time constant resonates with the parasitic capacitance, and it is difficult to form a stable equalizer. There is.
本発明の可変振幅等化器は、かかる問題点を解消する
ことを目的としてなされたもので、ケーブル等によって
伝送されてきた信号が入力されている第1,第２のトラン
ジスタと、この第１のトランジスタのエミッタに接続さ
れたケーブルの伝送特性の補償用の第１のインピーダン
ス回路と，第２のトランジスタのコレクタに接続されて
いる前記第１のインピーダンス回路と同値の第２のイン
ピーダンス回路を設け、前記第１のトランジスタから出
力される信号を可変抵抗素子を介して前記第２のトラン
ジスタの出力に供給するようにしたものである。The variable amplitude equalizer of the present invention has been made for the purpose of solving such a problem, and includes a first and a second transistor to which a signal transmitted by a cable or the like is input and the first and second transistors. A first impedance circuit for compensating the transmission characteristics of the cable connected to the emitter of the transistor and a second impedance circuit having the same value as the first impedance circuit connected to the collector of the second transistor. The signal output from the first transistor is supplied to the output of the second transistor via a variable resistance element.
可変抵抗素子の抵抗値をケーブルの受信端における信
号レベル（AGC電圧）によって制御すると、等化器の周
波数特性がケーブル長に対応して変化し、ケーブル長が
変化したときでも所定の範囲で波形歪がナイキストの第
１基準を満たすような最適の波形となるような可変振幅
等化器とすることができる。When the resistance value of the variable resistance element is controlled by the signal level (AGC voltage) at the receiving end of the cable, the frequency characteristic of the equalizer changes in accordance with the cable length, and even if the cable length changes, the waveform within the specified range The variable amplitude equalizer can have an optimum waveform in which the distortion satisfies the Nyquist first criterion.
第１図は本発明の可変振幅等化器の一実施例を示す回
路であり、ケーブルによって伝送されてきたデジタル信
号は入力端Sinから第１のトランジスタQ1,及び第２のト
ランジスタQ2のベース電極に供給される。FIG. 1 is a circuit showing an embodiment of the variable amplitude equalizer of the present invention, in which a digital signal transmitted by a cable is fed from the input terminal Sin to the first transistor Q 1 and the second transistor Q 2 . It is supplied to the base electrode.
第１のトランジスタQ1のエミッタ電極には、ケーブル
の伝送特性を補償するインピーダンス回路Z1が接続さ
れ、第２のトランジスタQ2のコレクタには第２のインピ
ーダンス回路Z2が接続されている。そして、第１のトラ
ンジスタQ1のコレクタにインピーダンス変換回路を構成
する第３のトランジスタQ3が接続され、その出力は可変
抵抗素子を形成する、例えばPINダイオードＤを介して
前記第２のトランジスタQ2の出力端に接続される。An impedance circuit Z 1 for compensating the transmission characteristics of the cable is connected to the emitter electrode of the first transistor Q 1, and a second impedance circuit Z 2 is connected to the collector of the second transistor Q 2 . A third transistor Q 3 forming an impedance conversion circuit is connected to the collector of the first transistor Q 1 , and its output forms a variable resistance element, for example, the second transistor Q 3 via a PIN diode D. 2 is connected to the output end.
なお、抵抗Rcはコレクタ抵抗、Re,R1はエミッタ抵
抗、Ｃはカップリングコンデンサ、R2はPINダイオード
Ｄにバイアス電流を供給してその抵抗値を可変とするも
のであり、バイアス電流は前述したように伝送されてき
た信号波形の平均レベル信号（AGC電圧）に対応したも
のである。The resistor R c is a collector resistor, R e and R 1 are emitter resistors, C is a coupling capacitor, and R 2 supplies a bias current to the PIN diode D to change its resistance value. Corresponds to the average level signal (AGC voltage) of the signal waveform transmitted as described above.
インピーダンス回路Z1,Z2は、例えば第２図に示すよ
うにケーブルの伝送特性（振幅）を補償するものであっ
て、ケーブル長Ｌの伝送特性が、例えば第３図に示すよ
うな場合は、その周波数特性Ａと近似する周波数特性Ｂ
を有するインピーダンス回路が使用され、通常は、２〜
３段のCR時定数回路によって具体化されている。The impedance circuits Z 1 and Z 2 are for compensating the transmission characteristic (amplitude) of the cable as shown in FIG. 2, and when the transmission characteristic of the cable length L is as shown in FIG. 3, for example. , A frequency characteristic B that is similar to the frequency characteristic A
An impedance circuit having
It is embodied by a 3-stage CR time constant circuit.
なお、PINダイオードは前述した第７図に示すよう
に、レベル検出器LDから出力される受信波形の平均レベ
ル値によってケーブル長に対応する信号を検出し、この
検出信号によって抵抗値が変化するようにしてある。As shown in FIG. 7 described above, the PIN diode detects a signal corresponding to the cable length by the average level value of the received waveform output from the level detector LD, and the resistance value is changed by this detection signal. I am doing it.
本発明の可変等化回路は上述したように構成されてい
るため、その伝達特性Ｔは となる。Since the variable equalization circuit of the present invention is configured as described above, its transfer characteristic T is Becomes
ここで、 第２のトランジスタのゲインを示す。（但し、Ｒ＝PIN
ダイオードの抵抗,R2》Ｒ》R1とする） 又、 第１のトランジスタのゲインを示す。here, The gain of the second transistor is shown. (However, R = PIN
Resistance of diode, R 2 >> R >> R 1 ) Also, The gain of the first transistor is shown.
この第（２）式において、Rc＝Re＝R0,R/R0＝x,Z1＝Z
2＝Ｚとすると、 となり、さらに、Z/R0＝ｅ−Ψ（ω）とすると、 とすることができる。In this formula (2), R c = R e = R 0 , R / R 0 = x, Z 1 = Z
If 2 = Z, And further, if Z / R 0 = e −Ψ (ω) , then Can be
（ｅ−Ψ（ω）はケーブルの伝送振幅特性を示す関数） 上記第（４）式をさらに対数表示とすると共に、級数
展開すると、 （但し、ｇ（ω）＝誤差項≒０とする） として表わすことができ、 を０〜∞すなわち、前記可変抵抗素子Ｒの抵抗値を０〜
∞の範囲で変化させると、この可変振幅等化器の伝達特
性は＋Ψ（ω）から−Ψ（ω）の範囲で変化する。(E- Ψ (ω) is a function indicating the transmission amplitude characteristic of the cable) When the above equation (4) is further expressed in logarithm and series expansion is performed, (However, g (ω) = error term ≈ 0) 0 to ∞, that is, the resistance value of the variable resistance element R is 0 to
When changed in the range of ∞, the transfer characteristic of this variable amplitude equalizer changes in the range of + Ψ (ω) to −Ψ (ω) .
本発明の可変振幅等化器は、１個の可変抵抗素子Ｒの
値を０〜∞の間で変化させると第４図（ａ）に示すよう
に、ｘ＝１のとき利得が１、ｘ＝∞のときΨ（ω）、ｘ
＝０のとき−Ψ（ω）となる等化特性を示す。The variable amplitude equalizer of the present invention, when the value of one variable resistance element R is changed between 0 and ∞, as shown in FIG. 4 (a), the gain is 1, x when x = 1. = ∞, Ψ (ω) , x
The equalization characteristic is −Ψ (ω) when = 0.
したがって、Ψ（ω）が前記したケーブルの振幅減衰
特性を示す、第（１）式と関連して に近似するようなインピーダンスZ1（Z2）の値に設定す
るとＬ±Lmaxの間で波形特性を改善する可変振幅等化器
とすることができる。Therefore, in relation to the equation (1), in which Ψ (ω) represents the amplitude attenuation characteristic of the cable described above, When the impedance Z 1 (Z 2 ) is set to a value close to, the variable amplitude equalizer can improve the waveform characteristic between L ± L max .
すなわち、第４図（ｂ）に示すように、第１の固定等
化器に線路長Ｌの振幅等化を行わせ、第２の等化器とし
て上述した可変振幅等化器を使用することによって、さ
らに、Ｌ＋Lmax、及びＬ−Lmaxの間のケーブル長が接続
されたときでも、受信端の波形を自動的に理想の波形
（S2）に等化させることができるようになる。That is, as shown in FIG. 4 (b), the first fixed equalizer is made to perform the amplitude equalization of the line length L, and the variable amplitude equalizer described above is used as the second equalizer. By this, it becomes possible to automatically equalize the waveform at the receiving end to the ideal waveform (S 2 ) even when a cable length between L + L max and L−L max is connected.
この場合、本発明の可変振幅等化器は、可変抵抗素子
が１個であるから、その制御回路が簡易化されインピー
ダンス回路（Z1,Z2）がCR素子からなる時定数回路によ
って構成されるため、IC化が容易であり、かつ、高いク
ロック周波数のデータに対しても安定に動作させること
ができる。In this case, since the variable amplitude equalizer of the present invention has one variable resistance element, its control circuit is simplified and the impedance circuit (Z 1 , Z 2 ) is composed of a time constant circuit composed of CR elements. Therefore, it can be easily integrated into an IC and can be stably operated even for data having a high clock frequency.
なお、可変抵抗素子としてPINダイオードＤを使用し
たが、電子的に制御されるものであれば他の可変抵抗デ
バイスも使用することができる。Although the PIN diode D is used as the variable resistance element, other variable resistance devices can be used as long as they are electronically controlled.
〔発明の効果〕 以上説明したように、本発明の可変振幅等化器は、CR
の時定数回路からなるインピーダンス回路と、１個の可
変抵抗素子によって±Ψ（ω）の可変振幅等化器が構成
されるため全体の回路のIC化が容易であると共に、可変
抵抗素子が１個であるからその制御回路が簡単になり、
高域の周波数においても安定に動作させることができる
という効果がある。[Effects of the Invention] As described above, the variable amplitude equalizer of the present invention has a CR
Since the variable amplitude equalizer of ± Ψ (ω) is composed of the impedance circuit consisting of the time constant circuit of 1 and one variable resistance element, the whole circuit can be easily integrated into an IC and the variable resistance element Since it is an individual, its control circuit becomes simple,
There is an effect that it can be stably operated even in a high frequency range.
第１図は本発明の一実施例を示す回路図、第２図はイン
ピーダンス回路の具体例を示す回路図、第３図はインピ
ーダンス回路の特性図、第４図（ａ），（ｂ）は本発明
の可変等化特性を示すグラフ、第５図はケーブルの伝送
特性図、第６図は受信波形図、第７図はケーブルによる
データ伝送系の振幅等化の説明図、第８図（ａ），
（ｂ）は従来の可変振幅等化器の回路図である。 図中、Z1,Z2はインピーダンス回路、ＤはPINダイオード
を示す。1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a circuit diagram showing a concrete example of an impedance circuit, FIG. 3 is a characteristic diagram of an impedance circuit, and FIGS. 4 (a) and 4 (b) are FIG. 5 is a graph showing a variable equalization characteristic of the present invention, FIG. 5 is a transmission characteristic diagram of a cable, FIG. 6 is a received waveform diagram, FIG. 7 is an explanatory diagram of amplitude equalization of a data transmission system by a cable, and FIG. a),
(B) is a circuit diagram of a conventional variable amplitude equalizer. In the figure, Z 1 and Z 2 are impedance circuits, and D is a PIN diode.
Claims (1)
ランジスタ（Q1、Q2）と、 前記第１のトランジスタのエミッタに接続されている第
１の容量性インピーダンス回路と、 前記第２のトランジスタのコレクタに接続され、前記第
１の容量性インピーダンス回路と同じ容量性インピーダ
ンス値とされている第２の容量性インピーダンス回路と
を備え、 前記第１のトランジスタの出力を、受信信号の平均レベ
ルに対応した値で抵抗値が変化するように制御される可
変抵抗素子を介して前記第２のトランジスタの出力側に
供給し、所定の振幅特性とされた出力信号が得られるよ
うにしたことを特徴とする可変振幅等化器。1. A first and second transistor (Q1, Q2) to which a received signal is input, a first capacitive impedance circuit connected to an emitter of the first transistor, and the second A second capacitive impedance circuit connected to the collector of the transistor and having the same capacitive impedance value as the first capacitive impedance circuit, the output of the first transistor being the average of the received signals. The output signal is supplied to the output side of the second transistor through a variable resistance element whose resistance value is controlled to change with a value corresponding to the level so that an output signal having a predetermined amplitude characteristic is obtained. A variable amplitude equalizer characterized by.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24550886A JPH082034B2 (en) | 1986-10-17 | 1986-10-17 | Variable amplitude equalizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24550886A JPH082034B2 (en) | 1986-10-17 | 1986-10-17 | Variable amplitude equalizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63100827A JPS63100827A (en) | 1988-05-02 |
| JPH082034B2 true JPH082034B2 (en) | 1996-01-10 |
Family
ID=17134719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24550886A Expired - Fee Related JPH082034B2 (en) | 1986-10-17 | 1986-10-17 | Variable amplitude equalizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH082034B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010116468A1 (en) * | 2009-03-30 | 2010-10-14 | Ｎｅｃディスプレイソリューションズ株式会社 | Signal waveform correction device and signal waveform correction method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8794896B2 (en) | 2005-12-14 | 2014-08-05 | Tokyo Electron Limited | Vacuum processing apparatus and zonal airflow generating unit |
-
1986
- 1986-10-17 JP JP24550886A patent/JPH082034B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010116468A1 (en) * | 2009-03-30 | 2010-10-14 | Ｎｅｃディスプレイソリューションズ株式会社 | Signal waveform correction device and signal waveform correction method |
| JPWO2010116468A1 (en) * | 2009-03-30 | 2012-10-11 | Ｎｅｃディスプレイソリューションズ株式会社 | Signal waveform correction apparatus and signal waveform correction method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63100827A (en) | 1988-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4715064A (en) | Adaptive hybrid circuit | |
| US4520489A (en) | Decision feedback equalizing apparatus | |
| CA1261496A (en) | Line equalizer having pulse-width deviation detector for compensating long-term level variations | |
| US20090175157A1 (en) | Echo cancellation device for full duplex communication systems | |
| US7304961B2 (en) | Echo cancellation device for full duplex communication systems | |
| EP0592747B1 (en) | Adaptive equalizing apparatus and method for token ring transmission systems using unshielded twisted pair cables | |
| EP0413934B1 (en) | Transmission line frequency equalizer | |
| KR960014404B1 (en) | Enhanced automatic line build out | |
| US20030043900A1 (en) | Adaptive equaliser for reducing distortion in communication channel | |
| JPH082034B2 (en) | Variable amplitude equalizer | |
| JP3463727B2 (en) | Clock pulse transmission circuit | |
| US7209007B1 (en) | Combined analog signal gain controller and equalizer | |
| JPS5892119A (en) | Line equalizer | |
| JPH082033B2 (en) | Variable amplitude equalizer | |
| US6724839B1 (en) | Adaptive inter-symbol interference boost equalization apparatus and method | |
| KR20230140255A (en) | Differential amplifier capable of offset compensation of differential output signal and adaptive continuous-time linear equalizer including the same | |
| US4128743A (en) | Circuit arrangement for blocking a bidirectional amplifier against receiving outgoing signals | |
| JPH0514580Y2 (en) | ||
| EP0864208B1 (en) | Transistor ratio controlled cmos transmission line equalizer | |
| JP2546279B2 (en) | Variable amplitude equalizer | |
| JP3074920B2 (en) | Transmission signal transceiver and transmission / reception equalization circuit | |
| JPS5917735A (en) | Signal processor | |
| JPH04274607A (en) | Pre-amplifier | |
| JPS643092B2 (en) | ||
| JP3752557B2 (en) | Home telephone data interface device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |