JPH08172091A - Formation of insulating film - Google Patents

Formation of insulating film

Info

Publication number
JPH08172091A
JPH08172091A JP31617294A JP31617294A JPH08172091A JP H08172091 A JPH08172091 A JP H08172091A JP 31617294 A JP31617294 A JP 31617294A JP 31617294 A JP31617294 A JP 31617294A JP H08172091 A JPH08172091 A JP H08172091A
Authority
JP
Japan
Prior art keywords
film
insulating film
silicon
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31617294A
Other languages
Japanese (ja)
Inventor
Toyotaka Kataoka
豊▲隆▼ 片岡
Atsushi Suzuki
篤 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP31617294A priority Critical patent/JPH08172091A/en
Publication of JPH08172091A publication Critical patent/JPH08172091A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To provide a method of forming an insulating film, which has a high reliability to a pressure resistance and consists of an ONO structure, without exerting an effect on a substrate which is used as the base layer of the insulat ing film. CONSTITUTION: A lower oxide film 12 is formed on a substrate 11 and after a nitride film 13 is formed on the film 12, a silicon film 14 consisting of amorphous silicon is formed on the film 13. A thermal oxidation treatment using a high-speed thermal oxidation of the film 14 is performed and an upper oxide film 14a, which is formed by oxidizing the film 14, is formed. Thereby, an insulating film 15, which has the film 14a having little defect density and consists of an ONO structure, is formed on the substrate 11 without exerting the effect of the thermal oxidation treatment on the substrate 11.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造工程
において、基板上に酸化膜/窒化膜/酸化膜のONO構
造からなる絶縁膜を形成する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming an insulating film having an ONO structure of oxide film / nitride film / oxide film on a substrate in a semiconductor device manufacturing process.

【0002】[0002]

【従来の技術】MOSトランジスタのゲート絶縁膜やフ
ローティングゲート型の記憶素子におけるフローティン
グゲートとコントロールゲートとの間のゲート層間絶縁
膜として、窒化膜を酸化膜で挟んだいわゆるONO構造
の絶縁膜を用いることが検討されている。
2. Description of the Related Art A so-called ONO structure insulating film having a nitride film sandwiched between oxide films is used as a gate insulating film of a MOS transistor or a gate interlayer insulating film between a floating gate and a control gate in a floating gate type memory element. Is being considered.

【0003】上記ONO構造の絶縁膜では、酸化膜より
も緻密な構造の窒化膜によって当該絶縁膜で仕切られた
上下層間の耐圧が確保されると共にゲート電極からの不
純物の突き抜けが防止される。また、窒化膜の両面に形
成された酸化膜によって、基板または各ゲートと絶縁膜
との間の界面準位が抑えられる。
In the insulating film having the ONO structure, the nitride film having a denser structure than the oxide film secures the breakdown voltage between the upper and lower layers partitioned by the insulating film and prevents the penetration of impurities from the gate electrode. In addition, the oxide film formed on both sides of the nitride film suppresses the interface state between the substrate or each gate and the insulating film.

【0004】上記絶縁膜は、例えば以下の手順で形成さ
れる。先ず、シリコン基板またはフローティングゲート
形成層の上面に下層酸化膜を成膜し、この上面に窒化膜
を成膜する。次いで、当該窒化膜の上層を酸化させて上
層酸化膜を成膜するか、または当該窒化膜上にCVD法
によって酸化シリコンを堆積堆積させて上層酸化膜を成
膜する。
The insulating film is formed by the following procedure, for example. First, a lower oxide film is formed on the upper surface of a silicon substrate or a floating gate formation layer, and a nitride film is formed on this upper surface. Then, the upper layer of the nitride film is oxidized to form an upper oxide film, or silicon oxide is deposited and deposited on the nitride film by a CVD method to form an upper oxide film.

【0005】[0005]

【発明が解決しようとする課題】しかし、上記絶縁膜の
形成方法には、以下のような課題があった。すなわち、
窒化膜の熱酸化によって上記上層酸化膜を成膜する場合
には、窒化膜が酸化され難いことから例えばパイロジェ
ニック酸化炉内において950℃で1時間程度の高温で
長時間のウェット酸化処理を行う必要がある。このた
め、上記熱酸化処理によって、基板中の不純物の拡散状
態が変化したり、上記窒化膜と比較して酸化され易いシ
リコンからなる基板やフローティングゲート形成層の酸
化が進んで下層酸化膜の膜厚やフローティングゲート形
成層の膜厚が変化する。このように、上記絶縁膜の形成
方法では、下地層に影響を及ぼすことなく上記上層酸化
膜を成膜することができない。
However, the method of forming the insulating film has the following problems. That is,
When the upper oxide film is formed by thermal oxidation of the nitride film, the nitride film is difficult to be oxidized, and therefore, for example, wet oxidation treatment is performed at a high temperature of about 950 ° C. for about 1 hour in the pyrogenic oxidation furnace for a long time. There is a need. Therefore, the thermal oxidation treatment changes the diffusion state of impurities in the substrate, and the oxidation of the substrate and the floating gate forming layer made of silicon, which are more easily oxidized than the nitride film, promotes the oxidation of the lower oxide film. The thickness and the thickness of the floating gate forming layer change. As described above, according to the method of forming the insulating film, the upper oxide film cannot be formed without affecting the underlying layer.

【0006】一方、CVD法によって成膜された上層酸
化膜は、成膜分子の堆積によって形成された堆積膜であ
るため、熱酸化によって得られる膜と比較して欠陥密度
が高くリーク電流が多いものになる。このため、上記絶
縁膜の形成方法では、信頼性の高い絶縁膜を形成するこ
とができない。
On the other hand, since the upper oxide film formed by the CVD method is a deposited film formed by depositing film forming molecules, it has a higher defect density and a larger leak current than a film obtained by thermal oxidation. It becomes a thing. Therefore, the insulating film forming method cannot form a highly reliable insulating film.

【0007】以上のことから、上記方法で形成された絶
縁膜をゲート絶縁膜として用いたMOSトランジスタや
ゲート層間絶縁膜として用いた記憶素子では、その基本
特性や信頼性を確保することが困難である。
From the above, it is difficult to secure the basic characteristics and reliability of the MOS transistor using the insulating film formed by the above method as the gate insulating film and the memory element using the gate interlayer insulating film. is there.

【0008】そこで本発明は、上記の課題を解決する絶
縁膜の形成方法を提供することを目的とする。
Therefore, an object of the present invention is to provide a method for forming an insulating film which solves the above problems.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
の本発明の絶縁膜の形成方法は、先ず、基板上に下層酸
化膜を成膜し、当該下層酸化膜上に窒化膜を成膜した
後、当該窒化膜上にシリコン膜を成膜する。次に、上記
シリコン膜の熱酸化処理を行い、当該シリコン膜を酸化
させてなる上層酸化膜を形成し、上記基板上に下層及び
上層酸化膜で窒化膜を挟んでなる絶縁膜を形成する。上
記熱酸化処理は、高速熱酸化によって行われる。また、
上記絶縁膜は、MOSトランジスタのゲート絶縁膜やフ
ローティング型の記憶素子におけるゲート層間絶縁膜と
して形成される。
In order to achieve the above object, the method of forming an insulating film according to the present invention comprises first forming a lower oxide film on a substrate and then forming a nitride film on the lower oxide film. After that, a silicon film is formed on the nitride film. Next, the silicon film is subjected to thermal oxidation treatment to form an upper oxide film formed by oxidizing the silicon film, and an insulating film formed by sandwiching a nitride film between the lower and upper oxide films is formed on the substrate. The thermal oxidation treatment is performed by rapid thermal oxidation. Also,
The insulating film is formed as a gate insulating film of a MOS transistor or a gate interlayer insulating film of a floating type memory element.

【0010】[0010]

【作用】上記絶縁膜の形成方法では、シリコン膜を熱酸
化処理することによって窒化膜上に上層酸化膜を成膜す
ることから、当該上層酸化膜は窒化膜を酸化して成膜す
る場合よりも緩やかな酸化条件で成膜される。またこの
上層酸化膜は、熱酸化膜であることから、CVD法で成
膜した酸化膜と比較して欠陥密度が少ないものになる。
上記熱酸化処理は、高速熱酸化によって行われることか
ら、シリコン膜は所定の酸化温度にまで速やかに加熱さ
れて酸化される。
In the insulating film forming method, the upper oxide film is formed on the nitride film by thermally oxidizing the silicon film. Therefore, the upper oxide film is formed by oxidizing the nitride film. Is also formed under mild oxidation conditions. Further, since this upper oxide film is a thermal oxide film, it has a lower defect density than the oxide film formed by the CVD method.
Since the thermal oxidation process is performed by rapid thermal oxidation, the silicon film is quickly heated to a predetermined oxidation temperature and oxidized.

【0011】そして、MOSトランジスタのゲート絶縁
膜やフローティングゲート型の記憶素子におけるゲート
層間絶縁膜を構成する上層酸化膜が、緩やかな酸化条件
で欠陥密度が少なく成膜される。
Then, the upper oxide film forming the gate insulating film of the MOS transistor and the gate interlayer insulating film in the floating gate type memory element is formed under a mild oxidizing condition with a low defect density.

【0012】[0012]

【実施例】以下、本発明の第1実施例を図1に基づいて
説明する。ここでは、図2(3)に示すMOSトランジ
スタ2のゲート絶縁膜15aとなる絶縁膜を形成する場
合を例に取って説明を行う。先ず、図1(1)に示すよ
うに、例えばp型のシリコンからなる基板11の上面
に、高速熱酸化(Rapid Thermal Oxidation :以下、R
TOと記す)によって下層酸化膜12を成膜する。ここ
では、基板11を800℃に加熱しながら当該基板11
表面に2slmの流量で酸素を供給し、当該基板11の
上層を熱酸化させる。これによって、膜厚2nmの下層
酸化膜12を成膜する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described below with reference to FIG. Here, a case will be described as an example where an insulating film to be the gate insulating film 15a of the MOS transistor 2 shown in FIG. 2C is formed. First, as shown in FIG. 1A, a rapid thermal oxidation (hereinafter, referred to as R) is formed on the upper surface of a substrate 11 made of, for example, p-type silicon.
The lower oxide film 12 is formed by (hereinafter referred to as TO). Here, the substrate 11 is heated to 800 ° C.
Oxygen is supplied to the surface at a flow rate of 2 slm to thermally oxidize the upper layer of the substrate 11. Thereby, the lower oxide film 12 having a film thickness of 2 nm is formed.

【0013】次に、下層酸化膜上12上に、例えばLP
(Low Presser)−CVD(ChemicalVapore Depositio
n)法によって窒化膜13を成膜する。ここでは、例え
ば、10Paの減圧雰囲気中で基板11を760℃に保
ちながら、当該減圧雰囲気中に5sccmのジクロロシ
ラン(SiH2 Cl2 )と200sccmのアンモニア
(NH3 )とを供給する。これによって、下層酸化膜1
2の上面に、4nmの膜厚の窒化膜13を成膜する。
Next, on the lower oxide film 12, for example, LP
(Low Presser) -CVD (Chemical Vapore Depositio
The nitride film 13 is formed by the n) method. Here, for example, 5 sccm of dichlorosilane (SiH 2 Cl 2 ) and 200 sccm of ammonia (NH 3 ) are supplied to the reduced pressure atmosphere while maintaining the substrate 11 at 760 ° C. in the reduced pressure atmosphere of 10 Pa. As a result, the lower oxide film 1
A nitride film 13 having a film thickness of 4 nm is formed on the upper surface of 2.

【0014】その後、窒化膜13上に、例えばLP−C
VD法によってアモルファスシリコンまたはポリシリコ
ンからなるシリコン膜14を成膜する。ここでは、例え
ば、10Paの減圧雰囲気中で基板11を580℃に保
ちながら、当該減圧雰囲気中に10sccmのジクロロ
シランを供給する。これによって、窒化膜13の上面
に、1.5nmの膜厚のアモルファスシリコンからなる
シリコン膜14を成膜する。
Thereafter, for example, LP-C is formed on the nitride film 13.
A silicon film 14 made of amorphous silicon or polysilicon is formed by the VD method. Here, for example, while maintaining the substrate 11 at 580 ° C. in a reduced pressure atmosphere of 10 Pa, 10 sccm of dichlorosilane is supplied into the reduced pressure atmosphere. As a result, a silicon film 14 made of amorphous silicon and having a film thickness of 1.5 nm is formed on the upper surface of the nitride film 13.

【0015】次いで、図1(2)に示すように、例えば
RTOによってシリコン膜14を熱酸化して酸化シリコ
ンにし、窒化膜13上に酸化シリコンからなる上層酸化
膜14aを成膜する。ここでは、例えば、1100℃に
加熱したシリコン膜14の表面に2slmの流量でで酸
素を供給し、当該シリコン膜14を熱酸化させる。この
熱酸化を30秒間行い、膜厚2nmの上層酸化膜14a
を成膜する。
Then, as shown in FIG. 1B, the silicon film 14 is thermally oxidized into silicon oxide by, for example, RTO, and an upper oxide film 14a made of silicon oxide is formed on the nitride film 13. Here, for example, oxygen is supplied to the surface of the silicon film 14 heated to 1100 ° C. at a flow rate of 2 slm to thermally oxidize the silicon film 14. This thermal oxidation is performed for 30 seconds, and the upper oxide film 14a having a film thickness of 2 nm is formed.
To form a film.

【0016】上記によって、下層酸化膜12と窒化膜1
3と上層酸化膜14aとからなるONO(Oxide,Nitrid
e,Oxide )構造の絶縁膜15を基板11上に形成する。
上記絶縁膜15の形成方法では、1100℃,30秒と
いう熱履歴で上層酸化膜14aが成膜される。これに対
して、窒化膜を熱酸化して上層酸化膜を成膜する場合に
は950℃,60minという高温長時間の熱処理が必
要であった。このことから、上記絶縁膜の成膜方法によ
って、上層酸化膜を成膜する際に下地層に与えられる加
熱の影響が軽減されることが分かる。また、上層酸化膜
14aは熱酸化膜であるため、欠陥密度が少なく優れた
膜質を有する。
As described above, the lower oxide film 12 and the nitride film 1
ONO (Oxide, Nitrid) composed of 3 and the upper oxide film 14a.
An insulating film 15 having an (e, Oxide) structure is formed on the substrate 11.
In the method of forming the insulating film 15, the upper oxide film 14a is formed with a thermal history of 1100 ° C. for 30 seconds. On the other hand, when the upper layer oxide film is formed by thermally oxidizing the nitride film, heat treatment at 950 ° C. for 60 minutes at a high temperature is required. From this, it is understood that the method of forming the insulating film reduces the influence of heating on the underlying layer when forming the upper oxide film. Further, since the upper oxide film 14a is a thermal oxide film, it has a low defect density and an excellent film quality.

【0017】上記絶縁膜15を用いてMOSトランジス
タを形成する場合には、以下のようにする。先ず、図2
(1)に示すように、例えば上記のようにして成膜した
絶縁膜15上にゲート電極形成層21を成膜する。この
ゲート電極形成層21は、例えば下層ポリシリコンと上
層タングステンシリサイドからなるポリサイド構造の膜
である。次に、図2(2)に示すように、ゲート電極形
成層21をエッチングしてゲート電極21aを形成した
後、当該ゲート電極21aをマスクにしてその両脇の基
板11中に不純物を拡散させて拡散層11aを形成す
る。次いで、ゲート電極21aをマスクにして絶縁膜1
5をエッチングし、ゲート電極21a下にゲート絶縁膜
15aを形成する。
In the case of forming a MOS transistor using the insulating film 15, the following is done. First, FIG.
As shown in (1), for example, the gate electrode formation layer 21 is formed on the insulating film 15 formed as described above. The gate electrode formation layer 21 is a film having a polycide structure composed of, for example, lower polysilicon and upper tungsten silicide. Next, as shown in FIG. 2B, after the gate electrode formation layer 21 is etched to form the gate electrode 21a, the gate electrode 21a is used as a mask to diffuse impurities into the substrate 11 on both sides of the gate electrode 21a. To form the diffusion layer 11a. Then, the insulating film 1 is formed using the gate electrode 21a as a mask.
5 is etched to form a gate insulating film 15a under the gate electrode 21a.

【0018】その後、図2(3)に示すように、ゲート
電極21a及びゲート絶縁膜15aを覆う状態で基板1
1上に層間絶縁膜22を成膜する。次いで、層間絶縁膜
22にコンタクトホール23を形成し、このコンタクト
ホール23内を埋め込むようにアルミニウムからなる電
極24を形成する。これによって、MOSトランジスタ
2を形成する。
After that, as shown in FIG. 2C, the substrate 1 is covered with the gate electrode 21a and the gate insulating film 15a.
An inter-layer insulating film 22 is formed on the surface 1. Next, a contact hole 23 is formed in the interlayer insulating film 22, and an electrode 24 made of aluminum is formed so as to fill the contact hole 23. Thereby, the MOS transistor 2 is formed.

【0019】上記のMOSトランジスタ2は、上記のよ
うにして形成したONO構造の絶縁膜15をゲート絶縁
膜15aとして用いている。このため、ゲート絶縁膜1
5aを形成する際の熱酸化処理によって、基板11中の
p型不純物の拡散状態や下層酸化膜12の膜厚が変化す
ることなく初期の状態に保たれ、MOSトランジスタ2
の基本特性が確保される。また、熱処理によって成膜し
た膜質の良い上層酸化膜14aを有する絶縁膜15aに
よってリーク電流の発生が防止され、MOSトランジス
タ2の信頼性が確保される。
In the MOS transistor 2 described above, the insulating film 15 having the ONO structure formed as described above is used as the gate insulating film 15a. Therefore, the gate insulating film 1
By the thermal oxidation process for forming 5a, the diffusion state of the p-type impurities in the substrate 11 and the film thickness of the lower oxide film 12 are maintained in the initial state without being changed, and the MOS transistor 2
The basic characteristics of are secured. Further, the insulating film 15a having the upper oxide film 14a of good film quality formed by the heat treatment prevents the generation of the leak current and secures the reliability of the MOS transistor 2.

【0020】次に、第2実施例の絶縁膜の形成方法を上
記図1に基づいて説明する。第2実施例の絶縁膜の形成
方法は、第1実施例の成膜方法において、窒化膜13上
に成膜したシリコン膜14を酸窒化させる方法である。
この場合、先ず、上記第1実施例と同様のシリコン膜1
4を、上記第1実施例と同様に熱酸化させて酸化シリコ
ンにし、次いで例えばRTOによってこの酸化シリコン
を酸窒化させる。この際、例えば、1100℃に加熱し
た上記酸化シリコンの表面に2slmの流量で一酸化二
窒素または一酸化一窒素を供給し、当該酸化シリコンを
熱酸窒化させる。この熱酸窒化処理を30秒間行い、膜
厚2nmの酸窒化シリコンからなる上層酸化膜14aを
成膜する。
Next, a method of forming the insulating film of the second embodiment will be described with reference to FIG. The insulating film forming method of the second embodiment is a method of oxynitriding the silicon film 14 formed on the nitride film 13 in the film forming method of the first embodiment.
In this case, first, the silicon film 1 similar to that of the first embodiment is used.
4 is thermally oxidized into silicon oxide as in the first embodiment, and then the silicon oxide is oxynitrided by, for example, RTO. At this time, for example, nitrous oxide or nitric oxide is supplied at a flow rate of 2 slm to the surface of the silicon oxide heated to 1100 ° C. to thermally oxynitride the silicon oxide. This thermal oxynitriding treatment is performed for 30 seconds to form an upper oxide film 14a made of silicon oxynitride with a film thickness of 2 nm.

【0021】上記によって、ONO構造の絶縁膜15を
基板11上に形成する。上記絶縁膜15の形成方法で
は、上記第1実施例と同様に欠陥密度が小さく優れた膜
質の上層酸化膜14aを下地層に加熱の影響を与えるこ
となく成膜することが可能になる。また、上記絶縁膜1
5を有するMOSトランジスタは、上記第1実施例と同
様の特性が得られる。
As described above, the insulating film 15 having the ONO structure is formed on the substrate 11. According to the method of forming the insulating film 15, the upper oxide film 14a having a small defect density and excellent film quality as in the first embodiment can be formed on the underlying layer without being affected by heating. In addition, the insulating film 1
The MOS transistor having 5 has the same characteristics as those of the first embodiment.

【0022】尚、上記第2実施例は、シリコン膜14の
酸窒化方法を上記に限定するものではない。上層酸化膜
14aは、シリコン膜14を一酸化二窒素または一酸化
一窒素を用いて熱酸窒化させても良い。また、上記の他
にもシリコン膜14を酸化させて酸化シリコンにした
後、アンモニアを用いて窒化させ、次いで酸素,一酸化
二窒素,一酸化一窒素等を用いて窒化させた酸化シリコ
ン中の水素を脱離させて酸窒化シリコンとしても良い。
The second embodiment does not limit the method of oxynitriding the silicon film 14 to the above. The upper oxide film 14a may be formed by thermally oxynitriding the silicon film 14 using nitrous oxide or nitrous oxide. In addition to the above, after the silicon film 14 is oxidized into silicon oxide, it is nitrided using ammonia, and then is nitrided using oxygen, dinitrogen monoxide, mononitrogen monoxide, or the like. Hydrogen may be released to give silicon oxynitride.

【0023】次に、第3実施例の絶縁膜の形成方法を図
3に基づいて説明する。ここでは、図4(3)に示すフ
ローティングゲート型の記憶素子4におけるフローティ
ングゲートとコントロールゲートとの間のゲート層間絶
縁膜35aとなる絶縁膜を形成する場合を例に取って説
明を行う。図3(1)に示すように、上記絶縁膜を形成
する基板31は、シリコン基板311,ゲート絶縁膜形
成層312,ポリシリコンからなるフローティングゲー
ト形成層313の順に下層から積層されたものである。
Next, a method of forming an insulating film according to the third embodiment will be described with reference to FIG. Here, a case will be described as an example where an insulating film to be the gate interlayer insulating film 35a between the floating gate and the control gate in the floating gate type storage element 4 shown in FIG. 4C is formed. As shown in FIG. 3A, the substrate 31 on which the insulating film is formed is formed by stacking a silicon substrate 311, a gate insulating film forming layer 312, and a floating gate forming layer 313 made of polysilicon in this order from the lower layer. .

【0024】上記のように構成された基板31上に上記
絶縁膜を形成する場合には、先ず、RTOによって基板
31の上面に下層酸化膜32を成膜する。ここでは、基
板31の上層部のフローティングゲート形成層313を
900℃に加熱しながら当該フローティングゲート形成
層313の表面に2slmの流量で酸素を供給し、当該
フローティングゲート形成層313の表面層を熱酸化さ
せる。これによって、膜厚3nmの酸化シリコンからな
る下層酸化膜32を成膜する。
When the insulating film is formed on the substrate 31 having the above structure, first, the lower oxide film 32 is formed on the upper surface of the substrate 31 by RTO. Here, oxygen is supplied to the surface of the floating gate forming layer 313 at a flow rate of 2 slm while heating the floating gate forming layer 313 in the upper layer portion of the substrate 31 to 900 ° C. to heat the surface layer of the floating gate forming layer 313. Oxidize. Thus, the lower oxide film 32 made of silicon oxide having a film thickness of 3 nm is formed.

【0025】次に、下層酸化膜上32上に、上記第1実
施例の窒化膜(13)と同様の窒化膜33を成膜する。
ここでは、上記第1実施例の窒化膜(13)の成膜方法
と同様の条件で成膜時間を長くして膜厚7nmの窒化膜
33を成膜する。
Next, a nitride film 33 similar to the nitride film (13) of the first embodiment is formed on the lower oxide film 32.
Here, the nitride film 33 having a film thickness of 7 nm is formed by extending the film formation time under the same conditions as the method for forming the nitride film (13) of the first embodiment.

【0026】その後、窒化膜33上に、上記第1実施例
のシリコン膜(14)と同様のシリコン膜34を成膜す
る。ここでは、上記第1実施例のシリコン膜(14)の
成膜方法と同様の条件で成膜時間を長くして膜厚2nm
のアモルファスシリコンからなるシリコン膜34を成膜
する。このシリコン膜34は、ポリシリコンからなるも
のでも良い。
Then, a silicon film 34 similar to the silicon film (14) of the first embodiment is formed on the nitride film 33. Here, the film formation time is lengthened under the same conditions as the film formation method of the silicon film (14) of the first embodiment, and the film thickness is 2 nm.
A silicon film 34 made of amorphous silicon is formed. The silicon film 34 may be made of polysilicon.

【0027】次いで、図3(2)に示すように、上記第
1実施例と同様にして、シリコン膜34を熱酸化して酸
化シリコンにし、窒化膜33上に膜厚3nmの酸化シリ
コンからなる上層酸化膜34aを成膜する。これによっ
て、下層酸化膜32と窒化膜33と上層酸化膜34aと
からなる絶縁膜35を形成する。
Then, as shown in FIG. 3B, the silicon film 34 is thermally oxidized into silicon oxide in the same manner as in the first embodiment, and the silicon oxide film having a thickness of 3 nm is formed on the nitride film 33. The upper oxide film 34a is formed. Thus, the insulating film 35 including the lower oxide film 32, the nitride film 33, and the upper oxide film 34a is formed.

【0028】上記のようにしてONO構造の絶縁膜35
を基板31上に形成する。上記絶縁膜35の形成方法で
は、上記第1及び第2実施例と同様に欠陥密度が小さく
優れた膜質の上層酸化膜34aを下地層に加熱の影響を
与えることなく成膜することが可能になる。
The insulating film 35 having the ONO structure as described above.
Are formed on the substrate 31. In the method of forming the insulating film 35, as in the first and second embodiments, it is possible to form the upper oxide film 34a having a small defect density and an excellent film quality on the underlying layer without the influence of heating. Become.

【0029】上記絶縁膜35を用いてフローティングゲ
ート型の記憶素子を形成する場合には、以下のようにす
る。先ず、図4(1)に示すように、上記のようにして
形成した絶縁膜35上にポリシリコンからなるコントロ
ールゲート形成層41を成膜する。次に、図4(2)に
示すように、コントロールゲート形成層41,上記絶縁
膜35及びフローティングゲート形成層313をエッチ
ングし、コントロールゲート41a,ゲート層間絶縁膜
35a,フローティングゲート313aを形成する。そ
の後、コントロールゲート41aをマスクにしてその両
脇のシリコン基板311中に不純物を注入して拡散層3
11aを形成する。次いで、コントロールゲート41a
をマスクにしてゲート絶縁膜形成層312をエッチング
し、ゲート絶縁膜312aを形成する。
When a floating gate type storage element is formed using the insulating film 35, the following is performed. First, as shown in FIG. 4A, a control gate forming layer 41 made of polysilicon is formed on the insulating film 35 formed as described above. Next, as shown in FIG. 4B, the control gate forming layer 41, the insulating film 35, and the floating gate forming layer 313 are etched to form the control gate 41a, the gate interlayer insulating film 35a, and the floating gate 313a. Then, using the control gate 41a as a mask, impurities are injected into the silicon substrate 311 on both sides of the mask to diffuse the diffusion layer 3 into the silicon substrate 311.
11a is formed. Then, the control gate 41a
The gate insulating film formation layer 312 is etched by using as a mask to form a gate insulating film 312a.

【0030】その後、図4(3)に示すように、コント
ロールゲート41a,ゲート層間絶縁膜35a,フロー
ティングゲート313a及びゲート絶縁膜312aを覆
う状態でシリコン基板311上に層間絶縁膜42を成膜
する。次いで、上記第1実施例と同様にコンタクトホー
ル43及びこの内部を埋め込む電極44を形成する。こ
れによって、記憶素子4を形成する。
Thereafter, as shown in FIG. 4C, an interlayer insulating film 42 is formed on the silicon substrate 311 so as to cover the control gate 41a, the gate interlayer insulating film 35a, the floating gate 313a and the gate insulating film 312a. . Then, similarly to the first embodiment, the contact hole 43 and the electrode 44 filling the inside thereof are formed. Thereby, the memory element 4 is formed.

【0031】上記の記憶素子4は、上記のようにして形
成したONO構造の絶縁膜35をゲート層間絶縁膜35
aとして用いている。このため、ゲート層間絶縁膜35
aを形成する際の熱酸化処理によって、シリコン基板3
11中のp型不純物の拡散状態や下層酸化膜32及びゲ
ート絶縁膜形成層312の膜厚が変化することなく初期
の状態に保たれ、記憶素子4の基本特性が確保される。
また、熱処理によって成膜した膜質の良い上層酸化膜3
4aを有するゲート層間絶縁膜35aによってリーク電
流の発生が防止され、記憶素子4の信頼性が確保され
る。
In the memory element 4 described above, the insulating film 35 having the ONO structure formed as described above is used as the gate interlayer insulating film 35.
It is used as a. Therefore, the gate interlayer insulating film 35
The silicon substrate 3 is formed by the thermal oxidation treatment when forming a.
The p-type impurity in 11 is kept in the initial state without changing the diffusion state and the film thicknesses of the lower oxide film 32 and the gate insulating film forming layer 312, and the basic characteristics of the memory element 4 are secured.
In addition, the upper oxide film 3 of good film quality formed by heat treatment
The gate interlayer insulating film 35a having 4a prevents the generation of leak current, and ensures the reliability of the memory element 4.

【0032】上記第3の実施例の絶縁膜35は、上記第
2実施例と同様に上層酸化膜34aを酸窒化シリコンと
して成膜しても上記と同様の効果が得られる。
Similar to the second embodiment, the insulating film 35 of the third embodiment can obtain the same effect as above by forming the upper oxide film 34a as silicon oxynitride.

【0033】尚、上記各実施例で示したシリコン膜1
4,34の熱酸化方法及びこれらの方法に用いる反応ガ
スは、上記実施例に限定されるものではなく、酸素また
は酸素と窒素とからなる酸化性のガスや、これらのガス
と不活性ガスや水素ガスとの混合ガス等を用いても良
い。また、熱酸化の際の処理温度や処理時間及びその他
の処理条件も上記に限定されるものではない。
The silicon film 1 shown in each of the above embodiments
The thermal oxidation methods of Nos. 4,34 and the reaction gas used in these methods are not limited to those in the above-mentioned examples, but include oxygen or an oxidizing gas composed of oxygen and nitrogen, or these gases and an inert gas. You may use the mixed gas etc. with hydrogen gas. Further, the processing temperature, processing time, and other processing conditions at the time of thermal oxidation are not limited to the above.

【0034】[0034]

【発明の効果】以上、説明したように本発明の絶縁膜の
形成方法によれば、ONO構造の絶縁膜の上層酸化膜を
シリコン膜を熱酸化させて成膜することで、欠陥密度の
少ない良質の上層酸化膜をゆるやかな熱履歴で成膜する
ことができる。したがって、耐圧性に対する信頼性の高
いONO構造の絶縁膜を下地となる基板に影響を及ぼす
ことなく形成することが可能になる。また、上記シリコ
ンの熱酸化を高速熱酸化によって行うことで、シリコン
膜を速やかに酸化温度にまで加熱し、酸化処理時間を短
時間にして上記基板への影響を最小限に抑えることが可
能になる。また、上記絶縁膜をMOSトランジスタのゲ
ート絶縁膜やフローティングゲート型の記憶素子のゲー
ト層間絶縁膜として用いることによって、MOSトラン
ジスタ及び記憶素子の基本特性と信頼性を確保すること
ができる。
As described above, according to the method for forming an insulating film of the present invention, the upper oxide film of the insulating film having the ONO structure is formed by thermally oxidizing the silicon film, so that the defect density is small. A good quality upper oxide film can be formed with a gentle thermal history. Therefore, it becomes possible to form an insulating film having an ONO structure with high reliability against voltage resistance without affecting the underlying substrate. Further, by performing the thermal oxidation of the silicon by the rapid thermal oxidation, it is possible to quickly heat the silicon film to the oxidation temperature, shorten the oxidation treatment time, and minimize the influence on the substrate. Become. Further, by using the insulating film as a gate insulating film of a MOS transistor or a gate interlayer insulating film of a floating gate type storage element, basic characteristics and reliability of the MOS transistor and the storage element can be secured.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1及び第2実施例を説明する第1図である。FIG. 1 is a first diagram illustrating first and second embodiments.

【図2】第1及び第2実施例を説明する第2図である。FIG. 2 is a second diagram illustrating the first and second embodiments.

【図3】第3実施例を説明する第1図である。FIG. 3 is a first diagram illustrating a third embodiment.

【図4】第3実施例を説明する第2図である。FIG. 4 is a second diagram illustrating the third embodiment.

【符号の説明】[Explanation of symbols]

2 MOSトランジスタ 4 記憶素子 11,31 基板 12,32 下層酸化膜 13,33 窒化膜 14,34 シリコン膜 14a,34a 上層酸化膜 15,35 絶縁膜 15a ゲート絶縁膜 35a ゲート層間絶縁膜 2 MOS transistor 4 Storage element 11, 31 Substrate 12, 32 Lower oxide film 13, 33 Nitride film 14, 34 Silicon film 14a, 34a Upper oxide film 15, 35 Insulating film 15a Gate insulating film 35a Gate interlayer insulating film

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/788 29/792 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location H01L 29/788 29/792

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 下層酸化膜と上層酸化膜との間に窒化膜
を挟んでなる絶縁膜を基板上に形成する方法であって、 前記基板上に前記下層酸化膜を成膜し、当該下層酸化膜
上に前記窒化膜を成膜した後、当該窒化膜上にシリコン
膜を成膜する工程と、 前記シリコン膜の熱酸化処理を行い、当該シリコン膜を
酸化させてなる前記上層酸化膜を形成する工程とからな
ることを特徴とする絶縁膜の形成方法。
1. A method for forming on a substrate an insulating film having a nitride film sandwiched between a lower oxide film and an upper oxide film, the method comprising forming the lower oxide film on the substrate, A step of forming a silicon film on the nitride film after forming the nitride film on the oxide film, and performing a thermal oxidation treatment of the silicon film to oxidize the silicon film to form the upper oxide film. And a step of forming the insulating film.
【請求項2】 請求項1記載の絶縁膜の形成方法におい
て、 前記シリコン膜の熱酸化処理は、高速熱酸化によって行
われることを特徴とする絶縁膜の形成方法。
2. The method for forming an insulating film according to claim 1, wherein the thermal oxidation treatment of the silicon film is performed by rapid thermal oxidation.
【請求項3】 請求項1または2記載の絶縁膜の形成方
法において、 前記絶縁膜は、MOSトランジスタのゲート絶縁膜また
はフローティングゲート型の記憶素子のゲート層間絶縁
膜として形成されることを特徴とする絶縁膜の形成方
法。
3. The method for forming an insulating film according to claim 1, wherein the insulating film is formed as a gate insulating film of a MOS transistor or a gate interlayer insulating film of a floating gate type storage element. Method for forming insulating film.
JP31617294A 1994-12-20 1994-12-20 Formation of insulating film Pending JPH08172091A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31617294A JPH08172091A (en) 1994-12-20 1994-12-20 Formation of insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31617294A JPH08172091A (en) 1994-12-20 1994-12-20 Formation of insulating film

Publications (1)

Publication Number Publication Date
JPH08172091A true JPH08172091A (en) 1996-07-02

Family

ID=18074097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31617294A Pending JPH08172091A (en) 1994-12-20 1994-12-20 Formation of insulating film

Country Status (1)

Country Link
JP (1) JPH08172091A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847079B2 (en) 1999-09-13 2005-01-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a stacked gate insulation film and a gate electrode and manufacturing method thereof
JPWO2003047000A1 (en) * 2001-11-30 2005-04-14 松下電器産業株式会社 Semiconductor device and manufacturing method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847079B2 (en) 1999-09-13 2005-01-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a stacked gate insulation film and a gate electrode and manufacturing method thereof
US7180131B2 (en) 1999-09-13 2007-02-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a stacked gate insulation film and a gate electrode and manufacturing method thereof
US7229882B2 (en) 1999-09-13 2007-06-12 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a field effect semiconductor device having a stacked gate insulation film and a gate electrode
JPWO2003047000A1 (en) * 2001-11-30 2005-04-14 松下電器産業株式会社 Semiconductor device and manufacturing method thereof
US7816688B2 (en) 2001-11-30 2010-10-19 Panasonic Corporation Semiconductor device and production method therefor
JP4647211B2 (en) * 2001-11-30 2011-03-09 パナソニック株式会社 Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP3600326B2 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
JP4001960B2 (en) Method for manufacturing a semiconductor device having a nitrided oxide dielectric layer
JPH11121453A (en) Manufacture of semiconductor device
JPH07321236A (en) Nonvolatile memory device and its manufacture
JPH07297180A (en) Manufacture of semiconductor device
US6417570B1 (en) Layered dielectric film structure suitable for gate dielectric application in sub-0.25 μm technologies
JP3068454B2 (en) Method of manufacturing a MOS integrated circuit having components having different insulators
US20050048793A1 (en) Fabrication of DRAM and other semiconductor devices with an insulating film using a wet rapid thermal oxidation process
KR100234379B1 (en) Manufacturing method of semiconductor memory device with preventible oxidation of bit-line
JP2004214608A (en) Method of manufacturing semiconductor device
JPH1022455A (en) Semiconductor device and manufacture thereof
JP3231645B2 (en) Semiconductor device and method of manufacturing the same
JPH05114579A (en) Semiconductor device and manufacture thereof
JP2001127178A (en) Method of manufacturing non-volatile semiconductor device
JP3406811B2 (en) Semiconductor device and manufacturing method thereof
JPH08172091A (en) Formation of insulating film
US20020017677A1 (en) Semiconductor device having laminated gate structure and method for manufacturing the semiconductor device
JP4477981B2 (en) Manufacturing method of semiconductor device
US6309932B1 (en) Process for forming a plasma nitride film suitable for gate dielectric application in sub-0.25 μm technologies
JP2006135229A (en) Film forming method of insulating film and semiconductor apparatus provided with same
JPH07335876A (en) Method of forming gate insulating film
US6323098B1 (en) Manufacturing method of a semiconductor device
JPH11204757A (en) Manufacturing semiconductor device
JP2001053255A (en) Manufacture of capacitor of semiconductor memory element
JPH08213611A (en) Semiconductor device and its manufacturing method