JPH08168236A - Snubber circuit - Google Patents

Snubber circuit

Info

Publication number
JPH08168236A
JPH08168236A JP6305967A JP30596794A JPH08168236A JP H08168236 A JPH08168236 A JP H08168236A JP 6305967 A JP6305967 A JP 6305967A JP 30596794 A JP30596794 A JP 30596794A JP H08168236 A JPH08168236 A JP H08168236A
Authority
JP
Japan
Prior art keywords
switching means
load
turned
predetermined time
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6305967A
Other languages
Japanese (ja)
Inventor
Shoichi Niwa
正一 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP6305967A priority Critical patent/JPH08168236A/en
Publication of JPH08168236A publication Critical patent/JPH08168236A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To obtain a highly efficient power converting apparatus by so constituting a snubber circuit that a signal that is turned on a predetermined time after a switching means is turned on and turned off when a predetermined time thereafter passes, will be output to a reverse switching means. CONSTITUTION: A composite circuit 5 consists of a parallel circuit composed of a forward diode 51 and a reverse switching means 52; and a capacitor 53 connected in series therewith. It is then connected in parallel with a series circuit composed of a switching means 2 and a load 3. When the switching means 2 is turned on, a reverse switching means control signal generating means 6 produces on-signal output to the reverse switching means 52 after a predetermined time. It turns off the output when a predetermined time thereafter passes. When the switching means 2 interrupts a current to the load 3, energy stored in a wiring inductance Lw moves to the capacitor 53 through the forward diode 51, and is stored there. This prevents surges and obtains a highly efficient power converting apparatus.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、スイッチング手段を有
する電力変換装置において、直流電源からの配線が有す
るインダクタンスに起因するスイッチングサージからス
イッチング手段を保護するスナバ回路に関する。特に、
サージ吸収時に振動することなく、発熱することもない
変換効率の高い電力変換装置を可能にする改良に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a snubber circuit for protecting a switching means from a switching surge caused by an inductance of a wiring from a DC power source in a power converter having the switching means. In particular,
The present invention relates to an improvement that enables a power conversion device with high conversion efficiency that does not vibrate or absorb heat during surge absorption.

【0002】[0002]

【従来の技術】従来使用されてきたスナバ回路には、静
電容量のみで構成されたCスナバ回路と抵抗と静電容量
とダイオードとから構成されたRCDスナバ回路とがあ
る。
2. Description of the Related Art Conventionally used snubber circuits include a C snubber circuit composed only of capacitance and an RCD snubber circuit composed of a resistor, a capacitance and a diode.

【0003】図4参照 図4はCスナバ回路を使用した電力変換装置のブロック
図である。図3において、1は直流電源であり、2は半
導体素子等からなるスイッチング手段であり、3は直流
電源1よりスイッチング手段2を介してオンオフ制御さ
れた電力を供給される負荷である。7はCスナバ回路で
あり、静電容量Cのみで構成されている。11は負荷サ
ージ逓減ダイオードである。
See FIG. 4. FIG. 4 is a block diagram of a power converter using a C snubber circuit. In FIG. 3, 1 is a DC power supply, 2 is a switching means composed of semiconductor elements, and 3 is a load to which ON / OFF-controlled power is supplied from the DC power supply 1 via the switching means 2. Reference numeral 7 denotes a C snubber circuit, which is composed of only the capacitance C. Reference numeral 11 is a load surge diminishing diode.

【0004】スイッチング手段2と負荷3との直列回路
と直流電源1との間の電源配線によるインダクタンス
(以下配線インダクタンスLw と云う。)によって、ス
イッチング手段2が負荷3に流れる電流を遮断したと
き、配線インダクタンスLw を流れる電流も遮断されよ
うとする。このため、配線インダクタンスLw 両端にサ
ージ電圧が発生し、場合によっては、このサージ電圧に
よってスイッチング手段2が破壊されかねない。この配
線インダクタンスLw によるサージ電圧を抑制するのが
Cスナバ回路7である。すなわち、負荷3への電流が遮
断されたとき、配線インダクタンスLw から負荷3へ流
れていた電流は配線インダクタンスLw からCスナバ回
路7に流れ、配線インダクタンスLw を流れる電流の急
変が防止されるから、サージ電圧が抑制される。
When the switching means 2 cuts off the current flowing through the load 3 by the inductance of the power supply wiring between the series circuit of the switching means 2 and the load 3 and the DC power supply 1, the wiring (hereinafter referred to as wiring inductance Lw), The current flowing through the wiring inductance Lw also tends to be cut off. Therefore, a surge voltage is generated across the wiring inductance Lw, and in some cases, the surge voltage may destroy the switching means 2. The C snubber circuit 7 suppresses the surge voltage due to the wiring inductance Lw. That is, when the current to the load 3 is cut off, the current flowing from the wiring inductance Lw to the load 3 flows from the wiring inductance Lw to the C snubber circuit 7, and a sudden change in the current flowing through the wiring inductance Lw is prevented. Surge voltage is suppressed.

【0005】なお、スイッチング手段2により負荷3に
流れる電流が遮断されたとき、負荷3に含まれているイ
ンダクタンス成分により負荷3の両端にサージ電圧が発
生する。負荷サージ逓減ダイオード11は、このサージ
電圧がスイッチング手段2に印加されないように働く。
すなわち、負荷3の両端に発生するサージ電圧は負荷サ
ージ逓減ダイオード11に順方向となるから、負荷サー
ジ逓減ダイオード11を流れ、サージ電圧を抑制する。
When the switching means 2 cuts off the current flowing through the load 3, a surge voltage is generated across the load 3 due to the inductance component contained in the load 3. The load surge reduction diode 11 works so that this surge voltage is not applied to the switching means 2.
That is, since the surge voltage generated across the load 3 is in the forward direction to the load surge diminishing diode 11, it flows through the load surge diminishing diode 11 to suppress the surge voltage.

【0006】図5参照 図5はRCDスナバ回路を使用した電力変換装置のブロ
ック図である。図5において、8はRCDスナバ回路で
あり、直流電源1に順方向のダイオードDと抵抗Rとの
並列回路に静電容量Cが直列接続されている。
Refer to FIG. 5. FIG. 5 is a block diagram of a power conversion device using an RCD snubber circuit. In FIG. 5, reference numeral 8 is an RCD snubber circuit, and a capacitance C is connected in series to a direct current power source 1 in a parallel circuit of a diode D and a resistor R in the forward direction.

【0007】スイッチング手段2が負荷3に流れる電流
を遮断したとき発生する配線インダクタンスLw に起因
するサージ電圧は、RCDスナバ回路8によって抑制さ
れる。すなわち、配線インダクタンスLw から負荷3へ
流れていた電流は、配線インダクタンスLw からRCD
スナバ回路8の静電容量Cとの直列回路に流れ、配線イ
ンダクタンスLw を流れる電流の急変が防止されるか
ら、サージ電圧は抑制される。そして、静電容量Cに充
電された電荷は抵抗Rを介して放電されるが、この放電
電流は配線インダクタンスLw との間で振動的に流れ
る。この振動的放電電流の値は次第に減衰し、スイッチ
ング手段2に再び高電圧が印加されることはない。
The surge voltage caused by the wiring inductance Lw generated when the switching means 2 cuts off the current flowing through the load 3 is suppressed by the RCD snubber circuit 8. That is, the current flowing from the wiring inductance Lw to the load 3 changes from the wiring inductance Lw to RCD.
The surge voltage is suppressed because a sudden change of the current flowing in the wiring inductance Lw flowing in the series circuit with the electrostatic capacitance C of the snubber circuit 8 is prevented. Then, the electric charge charged in the electrostatic capacitance C is discharged through the resistor R, and this discharge current oscillates between the wiring inductance Lw. The value of this oscillatory discharge current is gradually attenuated, and the high voltage is not applied to the switching means 2 again.

【0008】[0008]

【発明が解決しようとする課題】ところで、スイッチン
グ手段2に印加されるサージ電圧を抑制するCスナバ回
路7は、スイッチング手段2が負荷3に流れる電流を遮
断すると、配線インダクタンスLw に蓄えられているエ
ネルギーはCスナバ回路7の静電容量Cに電荷を蓄積さ
せ静電容量Cに移動する。引き続いて、静電容量Cに移
動したエネルギーは配線インダクタンスLw に戻る。か
くして、配線インダクタンスLw と静電容量Cにより直
列共振により振動し、電源配線に振動電流が持続して流
れ、場合によって電力変換装置の誤動作の原因となる。
The C snubber circuit 7 for suppressing the surge voltage applied to the switching means 2 is stored in the wiring inductance Lw when the switching means 2 cuts off the current flowing through the load 3. The energy causes charges to be accumulated in the electrostatic capacitance C of the C snubber circuit 7 and moves to the electrostatic capacitance C. Subsequently, the energy transferred to the electrostatic capacitance C returns to the wiring inductance Lw. Thus, the wiring inductance Lw and the capacitance C vibrate due to series resonance, and an oscillating current continuously flows in the power supply wiring, which may cause a malfunction of the power conversion device.

【0009】また、RCDスナバ回路8では、静電容量
Cに蓄えられているエネルギーが配線インダクタンスL
w に戻るとき抵抗Rを通り、抵抗Rにエネルギーが吸収
され、振動しなくなる。このため、電力変換装置は誤動
作することがないが、配線インダクタンスLw に蓄えら
れているエネルギーが抵抗Rで熱に変換され、無駄に消
費され、電力変換装置の効率が低下する。
Further, in the RCD snubber circuit 8, the energy stored in the electrostatic capacity C is the wiring inductance L.
When returning to w, the energy passes through the resistance R and is absorbed by the resistance R, so that it does not vibrate. Therefore, the power converter does not malfunction, but the energy stored in the wiring inductance Lw is converted into heat by the resistor R and is wasted, and the efficiency of the power converter is reduced.

【0010】本発明の目的は、これらの問題を解消する
ことにあり、配線インダクタンスLw に起因するサージ
を吸収するとともに、振動を生ずることなく、エネルギ
ーを無駄に消費せず、効率の高い電力変換装置とするこ
とのできるスナバ回路を提供することにある。
An object of the present invention is to solve these problems. It absorbs a surge caused by the wiring inductance Lw, does not generate vibration, wastes energy, and efficiently converts power. An object is to provide a snubber circuit that can be used as a device.

【0011】[0011]

【課題を解決するための手段】上記の目的は、次のいず
れの手段によっても達成することができる。
The above object can be achieved by any of the following means.

【0012】第1の手段は、直流電源(1)より給電さ
れるスイッチング手段(2)と負荷(3)との直列回路
に並列に接続され、前記の直流電源(1)に順方向とな
る順方向ダイオード(51)と逆方向スイッチング手段
(52)との並列回路と静電容量(53)とが直列接続
された複合回路(5)と、前記のスイッチング手段
(2)に入力される信号が通電中であり、且つ、通電よ
り予め決められた時間遅れてオンし、さらに予め決めら
れた時間経過後オフする信号を前記の逆方向スイッチン
グ手段(52)に発する逆方向スイッチング手段制御信
号発生手段(6)とを有するスナバ回路である。
The first means is connected in parallel to the series circuit of the switching means (2) and the load (3) fed from the DC power source (1), and is forward to the DC power source (1). A composite circuit (5) in which a parallel circuit of a forward diode (51) and a reverse switching means (52) and an electrostatic capacitance (53) are connected in series, and a signal input to the switching means (2). Is being energized, is turned on with a predetermined time delay from the energization, and is turned off after the elapse of a predetermined time, and outputs a signal to the reverse switching means (52), which is a reverse switching means control signal generation. A snubber circuit having means (6).

【0013】第2の手段は、直流電源(1)より給電さ
れ、スイッチング手段(2)を有する直流交流交換手段
(4)の入力端に並列に接続され、前記の直流電源
(1)に順方向となる順方向ダイオード(51)と逆方
向スイッチング手段(52)との並列回路と静電容量
(53)とが直列接続された複合回路(5)と、前記の
スイッチング手段(2)に入力される信号が通電中であ
り、且つ、通電より予め決められた時間遅れてオンし、
さらに予め決められた時間経過後オフする信号を前記の
逆方向スイッチング手段(52)に発する逆方向スイッ
チング手段制御信号発生手段(6)とを有するスナバ回
路である。
The second means is fed from the DC power supply (1), is connected in parallel to the input terminal of the DC / AC exchange means (4) having the switching means (2), and is connected to the DC power supply (1) in sequence. Input to the switching means (2) and a composite circuit (5) in which a parallel circuit of a forward direction diode (51) and a reverse switching means (52) and a capacitance (53) are connected in series. The signal is being energized and is turned on with a predetermined time delay from energization,
Further, it is a snubber circuit having a reverse switching means control signal generating means (6) for outputting a signal which turns off after a lapse of a predetermined time to the reverse switching means (52).

【0014】[0014]

【作用】本発明に係るスナバ回路は、第1の手段も第2
の手段もともに、直流電源1より見て順方向の順方向ダ
イオード51と逆方向の逆方向スイッチング手段52と
の並列回路に静電容量53が直列接続された複合回路5
と、スイッチング手段2に入力される信号が通電中であ
り、且つ、通電より予め決められた時間遅れてオンし、
さらに予め決められた時間経過後オフする信号を逆方向
スイッチング手段52に発する逆方向スイッチング手段
制御信号発生手段6とを有している。
The snubber circuit according to the present invention has the first means and the second means.
In both of the means, the composite circuit 5 in which the capacitance 53 is connected in series to the parallel circuit of the forward diode 51 in the forward direction when viewed from the DC power supply 1 and the reverse switching means 52 in the reverse direction is seen.
Then, the signal input to the switching means 2 is energized, and is turned on with a predetermined time delay from energization,
Further, it has a reverse switching means control signal generating means 6 for issuing a signal to the reverse switching means 52 to turn off after a predetermined time has elapsed.

【0015】そして、第1の手段では、複合回路5は直
流電源1より給電されるスイッチング手段2と負荷3と
の直列回路に並列に接続され、第2の手段では、複合回
路5は直流電源1より給電されるスイッチング手段2を
有する直流交流変換手段4の入力端に並列に接続されて
いる。
In the first means, the composite circuit 5 is connected in parallel to the series circuit of the switching means 2 and the load 3 fed from the DC power supply 1, and in the second means, the composite circuit 5 is connected to the DC power supply. 1 is connected in parallel to the input end of a DC / AC conversion means 4 having a switching means 2 supplied with power from 1.

【0016】そこで、直流電源1よりの電源配線中にあ
る配線インダクタンスLw に蓄積されていたエネルギー
は、スイッチング手段2が通電から遮断へと切り替わっ
たとき、複合回路5の順方向ダイオード51を経由して
静電容量53に移動する。
Therefore, the energy stored in the wiring inductance Lw in the power wiring from the DC power supply 1 passes through the forward diode 51 of the composite circuit 5 when the switching means 2 switches from energization to interruption. Move to the capacitance 53.

【0017】図3参照 図3は本発明に係るスナバ回路の動作を示すタイムチャ
ートである。図3において、(a)はスイッチング手段
2の通電状態、(b)は逆方向スイッチング手段制御信
号発生手段6の出力オンオフ信号波形、(c)は逆方向
スイッチング手段52のオンオフ状態、(d)は静電容
量53に流れる電流波形、(e)は静電容量53の両端
電圧波形を示す。
FIG. 3 is a time chart showing the operation of the snubber circuit according to the present invention. In FIG. 3, (a) is an energized state of the switching means 2, (b) is an output on / off signal waveform of the reverse direction switching means control signal generating means 6, (c) is an on / off state of the reverse direction switching means 52, (d). Shows the waveform of the current flowing through the capacitance 53, and (e) shows the voltage waveform across the capacitance 53.

【0018】時刻t1 において、スイッチング手段2が
通電から遮断へと切り替わったとき、静電容量53には
(d)に示すように充電電流が流れ、(e)に示すよう
に静電容量53の両端電圧は上昇する。なお、静電容量
53の両端電圧はスイッチング手段2が遮断する直前に
おいては、ほぼ直流電源1の電源電圧に近い電圧に充電
されている。そこで、充電電流が0になると、静電容量
53の両端電圧は直流電源1の電圧より高くなっている
ので放電しようとするが、逆方向スイッチング手段52
はオフしたままなので放電することができず、逆方向ス
イッチング手段52がオンするまでこの状態が続く。す
なわち、サージ電圧も振動も発生しない。
At time t1, when the switching means 2 is switched from energization to interruption, a charging current flows through the electrostatic capacity 53 as shown in (d), and a charging current of the electrostatic capacity 53 as shown in (e). The voltage across both ends rises. The voltage across the capacitance 53 is charged to a voltage substantially close to the power supply voltage of the DC power supply 1 immediately before the switching means 2 shuts off. Therefore, when the charging current becomes 0, the voltage across the capacitance 53 is higher than the voltage of the DC power supply 1, and therefore the discharge is attempted.
Remains off and cannot be discharged, and this state continues until the reverse switching means 52 is turned on. That is, neither surge voltage nor vibration occurs.

【0019】時刻t2 において、スイッチング手段2が
遮断から通電へと切り替わった後、時間τ1 経過後逆方
向スイッチング手段制御信号発生手段6はオン信号を発
し(b)、逆方向スイッチング手段52がオンする
(c)。逆方向スイッチング手段52がオンすると、静
電容量53は放電し、(d)に示すように放電電流が流
れ、(e)に示すように静電容量53の両端電圧は電源
電圧に近い電圧にまで下降する。この放電電流は、第1
の手段ではスイッチング手段2から負荷3に流れ、第2
の手段ではスイッチング手段2を有する直流交流変換手
段4に流れるから、エネルギーが有効に使われ、電力変
換装置の効率を高めることができる。さらに、時間τ2
経過後逆方向スイッチング手段制御信号発生手段6はオ
フ信号を発し(b)、逆方向スイッチング手段52がオ
フし(c)、始めの状態に戻る。
At time t2, the switching means 2 is switched from the interruption to the energization, and after a lapse of time τ1, the reverse direction switching means control signal generating means 6 issues an ON signal (b) and the reverse direction switching means 52 is turned on. (C). When the reverse switching means 52 is turned on, the electrostatic capacitance 53 is discharged, a discharge current flows as shown in (d), and the voltage across the electrostatic capacitance 53 becomes a voltage close to the power supply voltage as shown in (e). Descend to. This discharge current is
In the means of, the flow from the switching means 2 to the load 3
In this means, the energy flows effectively to the DC / AC conversion means 4 having the switching means 2, so that the efficiency of the power conversion device can be improved. Furthermore, time τ2
After the lapse of time, the backward switching means control signal generating means 6 issues an off signal (b), the backward switching means 52 is turned off (c), and the state returns to the initial state.

【0020】[0020]

【実施例】以下、図面を参照して、本発明の1実施例に
係るスナバ回路についてさらに詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A snubber circuit according to an embodiment of the present invention will be described in more detail below with reference to the drawings.

【0021】第1実施例(請求項1に対応) 図1参照 図1は直流電力変換装置に使用されたときのブロック図
である。図1において、1は直流電源であり、2は半導
体素子等からなるスイッチング手段であり、3は負荷で
ある。直流電源1よりスイッチング手段2を介してオン
オフ制御された電力が負荷3に供給される。直流電源1
からスイッチング手段2と負荷3との直列回路までの電
源配線にあるインダクタンスをLw で表してある。5は
直流電源1より見て順方向の順方向ダイオード51と直
流電源1より見て逆方向の逆方向スイッチング手段52
との並列回路に静電容量53が直列接続された複合回路
であり、スイッチング手段2と負荷3との直列回路に並
列に接続されている。6は逆方向スイッチング手段制御
信号発生手段であり、スイッチング手段2が通電状態で
あり、且つ、通電した時刻より予め決められた時間経過
後オン信号を逆方向スイッチング手段52に発し、さら
に、予め決められた時間経過後オン信号をオフする。1
1は負荷サージ逓減ダイオードである。
First Embodiment (corresponding to claim 1) See FIG. 1. FIG. 1 is a block diagram when used in a DC power converter. In FIG. 1, 1 is a DC power supply, 2 is a switching means composed of semiconductor elements, and 3 is a load. Electric power controlled to be turned on and off is supplied to the load 3 from the DC power supply 1 via the switching means 2. DC power supply 1
The inductance in the power supply wiring from to the series circuit of the switching means 2 and the load 3 is represented by Lw. 5 is a forward diode 51 in the forward direction when viewed from the DC power supply 1 and a reverse switching means 52 which is in the reverse direction viewed from the DC power supply 1.
Is a composite circuit in which the electrostatic capacitance 53 is connected in series to a parallel circuit of, and is connected in parallel to the series circuit of the switching means 2 and the load 3. Reference numeral 6 denotes a reverse direction switching means control signal generating means, which outputs a turn-on signal to the reverse direction switching means 52 after a predetermined time has elapsed from the time when the switching means 2 is energized and is energized, and is further predetermined. The ON signal is turned off after the elapse of the predetermined time. 1
Reference numeral 1 is a load surge reduction diode.

【0022】スイッチング手段2が負荷3に流れる電流
を遮断したとき、配線インダクタンスLw に蓄積された
エネルギーは順方向ダイオード51を経由して静電容量
53に移動し、静電容量53に蓄積された状態を保つの
で、従来技術に係るCスナバ回路のように振動すること
なくサージ電圧の発生を阻止できる。
When the switching means 2 cuts off the current flowing through the load 3, the energy stored in the wiring inductance Lw moves to the electrostatic capacity 53 via the forward diode 51 and is stored in the electrostatic capacity 53. Since the state is maintained, the generation of the surge voltage can be prevented without vibrating unlike the C snubber circuit according to the related art.

【0023】静電容量53に蓄積されたエネルギーは、
逆方向スイッチング手段制御信号発生手段6がオン信号
を発し、逆方向スイッチング手段52がオンしたとき、
通電しているスイッチング手段2を経由して負荷3に放
電されるので、従来技術に係るRCDスナバ回路のよう
にエネルギーを無駄に消費することもない。
The energy stored in the capacitance 53 is
When the reverse switching means control signal generating means 6 outputs an ON signal and the reverse switching means 52 is turned on,
Since it is discharged to the load 3 via the switching means 2 which is energized, energy is not wasted unlike the RCD snubber circuit according to the related art.

【0024】また、負荷サージ逓減ダイオード11の機
能は図4に示すブロック図の動作説明と全く同一である
ので省略する。
Since the function of the load surge reduction diode 11 is completely the same as the explanation of the operation in the block diagram shown in FIG.

【0025】第2実施例(請求項2に対応) 図2参照 図2は直流交流電力変換装置に使用されたときのブロッ
ク図である。図2において、1は直流電源であり、4は
半導体素子等からなるスイッチング手段2の4個をブリ
ッジ接続し、同時にオンする2個のスイッチング手段2
(図において、同一のベース信号が与えられるように示
してある2個のスイッチング手段、すなわち、図の配置
において、斜め方向の組をなし、いわゆる襷掛け配置と
されている2個のスイッチング手段)が同時に通電・遮
断することにより単相交流を出力する直流交流変換手段
である。9は回転機等の交流負荷であり、直流交流変換
手段4より交流電力が供給される。直流電源1から直流
交流変換手段4までの電源配線にあるインダクタンスを
Lw で表してある。5は直流電源1より見て順方向の順
方向ダイオード51と直流電源1より見て逆方向の逆方
向スイッチング手段52との並列回路に静電容量53が
直列接続された複合回路であり、直流交流変換手段4の
入力側に並列に接続されている。6は逆方向スイッチン
グ手段制御信号発生手段であり、スイッチング手段2が
通電状態であり、且つ、通電した時刻より予め決められ
た時間τ1 経過後オン信号を逆方向スイッチング手段5
2に発し、さらに、予め決められた時間τ2 経過後オン
信号をオフする。なお、オン信号を発する時刻の起点
は、同時にオンする2個のスイッチング手段2の組の一
方が通電状態になったときのみでも、また、双方が通電
状態になったときでもよい。前者のときは静電容量53
に2回充電されたエネルギーが1回で放電されることに
なる。41は交流負荷サージ逓減ダイオードである。
Second Embodiment (corresponding to claim 2) See FIG. 2. FIG. 2 is a block diagram when used in a DC / AC power converter. In FIG. 2, reference numeral 1 is a DC power source, and 4 is a bridge connection of four switching means 2 composed of semiconductor elements or the like, and two switching means 2 are turned on at the same time.
(In the figure, two switching means are shown so as to be given the same base signal, that is, two switching means which are diagonally arranged in the arrangement of the figure and are in a so-called side-by-side arrangement) Is a DC / AC converter that outputs a single-phase AC by simultaneously turning on / off the current. An AC load 9 such as a rotating machine is supplied with AC power from the DC / AC converter 4. The inductance in the power supply wiring from the DC power supply 1 to the DC / AC converting means 4 is represented by Lw. Reference numeral 5 denotes a composite circuit in which a capacitance 53 is connected in series to a parallel circuit of a forward diode 51 in the forward direction when viewed from the DC power supply 1 and a reverse switching means 52 which is in the reverse direction viewed from the DC power supply 1. It is connected in parallel to the input side of the AC converting means 4. Reference numeral 6 denotes a reverse direction switching means control signal generating means, the switching means 2 being in the energized state, and the ON signal is supplied to the reverse direction switching means 5 after a lapse of a predetermined time τ1 from the time of energization.
Then, the ON signal is turned off after the elapse of a predetermined time τ2. The starting point of the time when the ON signal is issued may be only when one of the sets of the two switching means 2 which are simultaneously turned on is in the energized state, or when both of them are in the energized state. Capacitance 53 in the former case
The energy charged twice will be discharged once. Reference numeral 41 is an AC load surge reduction diode.

【0026】通電しているスイッチング手段2が交流負
荷9に流れる電流を遮断したとき、配線インダクタンス
Lw に蓄積されたエネルギーは、順方向ダイオード51
を経由して静電容量53に移動し、静電容量53に蓄積
されたままの状態を保つので、従来技術に係るCスナバ
回路のように振動することなくサージ電圧の発生を阻止
できる。
When the energized switching means 2 cuts off the current flowing through the AC load 9, the energy stored in the wiring inductance Lw is transferred to the forward diode 51.
Since it moves to the electrostatic capacity 53 via the and keeps the state of being stored in the electrostatic capacity 53, the generation of the surge voltage can be prevented without vibrating like the C snubber circuit according to the conventional technique.

【0027】静電容量53に蓄積されたエネルギーは、
逆方向スイッチング手段制御信号発生手段6がオン信号
を発し、逆方向スイッチング手段52がオンしたとき、
通電しているスイッチング手段2を経由して交流負荷9
に放電されるので、従来技術に係るRCDスナバ回路の
ようにエネルギーを無駄に消費することもない。
The energy stored in the capacitance 53 is
When the reverse switching means control signal generating means 6 outputs an ON signal and the reverse switching means 52 is turned on,
AC load 9 via switching means 2 which is energized
Therefore, the energy is not wastefully consumed unlike the conventional RCD snubber circuit.

【0028】なお、交流負荷サージ逓減ダイオード41
は交流負荷9にあるインダクタンス成分に起因する交流
負荷サージがスイッチング手段2に印加されることを防
止している。
The AC load surge diminishing diode 41
Prevents the AC load surge due to the inductance component of the AC load 9 from being applied to the switching means 2.

【0029】さらに、図2は単相交流を出力する場合を
図示しているが、単相交流でなく三相交流あるいは多相
交流であっても何ら差し支えなく、上記した複合回路5
を三相交流あるいは多相交流の直流交流変換手段の入力
端に並列に接続し、上記した逆方向スイッチング手段制
御信号発生手段6を設置することにより、所望の結果を
得ることができる。
Further, although FIG. 2 illustrates the case where a single-phase alternating current is output, there is no problem even if it is not single-phase alternating current but three-phase alternating current or multi-phase alternating current.
Is connected in parallel to the input terminal of the three-phase alternating current or multi-phase alternating current direct current alternating current converting means, and the above-mentioned reverse switching means control signal generating means 6 is installed, so that a desired result can be obtained.

【0030】[0030]

【発明の効果】以上説明したように、本発明に係るスナ
バ回路によれば、直流電源に対し順方向の順方向ダイオ
ードと逆方向の逆方向スイッチング手段との並列回路に
静電容量を直列接続した複合回路が、直流電源より給電
されるスイッチング手段と負荷との直列回路に並列に接
続されるか、または、直流電源より給電されるスイッチ
ング手段を有する直流交流変換手段の入力端に並列に接
続されるかし、逆方向スイッチング手段はスイッチング
手段が通電中であり、且つ、通電後予め決められた時間
経過後オンしその後予め決められた時間経過後オフする
ようにされている。そこで、スイッチング手段が通電中
に直流電源配線中の配線インダクタンスに蓄積されたエ
ネルギーは、スイッチング手段が給電を遮断したとき、
複合回路の静電容量に移動し、スイッチング手段が再び
通電した後、静電容量に移動していたエネルギーはスイ
ッチング手段を経由して負荷に流れる。このため、配線
インダクタンスに起因するサージを防止することがで
き、従来技術に係るスナバ回路のように振動することも
エネルギーを無駄に消費することもなく、変換効率の高
い電力変換装置を可能にするスナバ回路となっている。
As described above, according to the snubber circuit of the present invention, the capacitance is connected in series to the parallel circuit of the forward diode in the forward direction and the reverse switching means in the reverse direction with respect to the DC power source. The combined circuit is connected in parallel to the series circuit of the switching means fed from the DC power source and the load, or is connected in parallel to the input terminal of the DC / AC conversion means having the switching means fed from the DC power source. However, the reverse direction switching means is configured such that the switching means is energized, and is turned on after a predetermined time has elapsed after the energization and then turned off after a predetermined time has elapsed. Therefore, the energy stored in the wiring inductance in the DC power supply wiring when the switching means is energized is
After moving to the capacitance of the composite circuit and the switching means is energized again, the energy that has moved to the capacitance flows to the load via the switching means. Therefore, it is possible to prevent a surge caused by the wiring inductance, and to enable a power conversion device with high conversion efficiency without vibrating like the conventional snubber circuit and wastefully consuming energy. It is a snubber circuit.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るスナバ回路を直流電力変換装置に
使用されたときのブロック図である。
FIG. 1 is a block diagram when a snubber circuit according to the present invention is used in a DC power converter.

【図2】本発明に係るスナバ回路を直流交流電力変換装
置に使用されたときのブロック図である。
FIG. 2 is a block diagram when the snubber circuit according to the present invention is used in a DC / AC power converter.

【図3】本発明に係るスナバ回路の動作を説明するタイ
ムチャートである。
FIG. 3 is a time chart explaining the operation of the snubber circuit according to the present invention.

【図4】従来技術に係るCスナバ回路を使用した電力変
換装置のブロック図である。
FIG. 4 is a block diagram of a power conversion device using a C snubber circuit according to a conventional technique.

【図5】従来技術に係るRCDスナバ回路を使用した電
力変換装置のブロック図である。
FIG. 5 is a block diagram of a power conversion device using a conventional RCD snubber circuit.

【符号の説明】[Explanation of symbols]

1 直流電源 2 スイッチング手段 3 負荷 4 直流交流変換手段 5 複合回路 6 逆方向スイッチング手段制御信号発生手段 7 Cスナバ回路 8 RCDスナバ回路 9 交流負荷 11 負荷サージ逓減ダイオード 41 交流負荷サージ逓減ダイオード 51 順方向ダイオード 52 逆方向スイッチング手段 53 静電容量 Lw 配線インダクタンス 1 DC power supply 2 Switching means 3 Load 4 DC / AC converting means 5 Composite circuit 6 Reverse direction switching means Control signal generating means 7 C snubber circuit 8 RCD snubber circuit 9 AC load 11 Load surge reducing diode 41 AC load surge reducing diode 51 51 Forward direction Diode 52 Reverse switching means 53 Capacitance Lw Wiring inductance

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 直流電源(1)より給電されるスイッチ
ング手段(2)と負荷(3)との直列回路に並列に接続
され、前記直流電源(1)に順方向となる順方向ダイオ
ード(51)と逆方向スイッチング手段(52)との並
列回路と静電容量(53)とが直列接続された複合回路
(5)と、 前記スイッチング手段(2)に入力される信号が通電中
であり、且つ、通電より予め決められた時間遅れてオン
し、さらに予め決められた時間経過後オフする信号を前
記逆方向スイッチング手段(52)に発する逆方向スイ
ッチング手段制御信号発生手段(6)とを有することを
特徴とするスナバ回路。
1. A forward diode (51) connected in parallel to a series circuit of a switching means (2) and a load (3) fed from a DC power supply (1) and being forward to the DC power supply (1). ) And a reverse switching means (52) in a parallel circuit and a capacitance (53) connected in series, and a signal input to the switching means (2) is energized, Further, there is provided a reverse switching means control signal generating means (6) for outputting to the reverse switching means (52) a signal which is turned on with a predetermined time delay from energization and is turned off after a predetermined time has elapsed. A snubber circuit characterized by that.
【請求項2】 直流電源(1)より給電され、スイッチ
ング手段(2)を有する直流交流交換手段(4)の入力
端に並列に接続され、前記直流電源(1)に順方向とな
る順方向ダイオード(51)と逆方向スイッチング手段
(52)との並列回路と静電容量(53)とが直列接続
された複合回路(5)と、 前記スイッチング手段(2)に入力される信号が通電中
であり、且つ、通電より予め決められた時間遅れてオン
し、さらに予め決められた時間経過後オフする信号を前
記逆方向スイッチング手段(52)に発する逆方向スイ
ッチング手段制御信号発生手段(6)とを有することを
特徴とするスナバ回路。
2. A forward direction in which power is supplied from a DC power supply (1), is connected in parallel to an input end of a DC / AC exchange means (4) having a switching means (2), and is forward to the DC power supply (1). A composite circuit (5) in which a parallel circuit of a diode (51) and a reverse switching means (52) and a capacitance (53) are connected in series, and a signal input to the switching means (2) are energized. And a reverse switching means control signal generating means (6) for issuing a signal to the reverse switching means (52) which is turned on after a predetermined time delay from energization and is turned off after a predetermined time has elapsed. And a snubber circuit.
JP6305967A 1994-12-09 1994-12-09 Snubber circuit Pending JPH08168236A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6305967A JPH08168236A (en) 1994-12-09 1994-12-09 Snubber circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6305967A JPH08168236A (en) 1994-12-09 1994-12-09 Snubber circuit

Publications (1)

Publication Number Publication Date
JPH08168236A true JPH08168236A (en) 1996-06-25

Family

ID=17951463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6305967A Pending JPH08168236A (en) 1994-12-09 1994-12-09 Snubber circuit

Country Status (1)

Country Link
JP (1) JPH08168236A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005341635A (en) * 2004-05-24 2005-12-08 Nippon Inter Electronics Corp Snubber circuit
US7791853B2 (en) 2004-06-16 2010-09-07 Yazaki Corporation Control apparatus of semiconductor switch
JP2012244898A (en) * 2011-05-16 2012-12-10 Vincotech Gmbh Switching loss reduction in converter modules

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005341635A (en) * 2004-05-24 2005-12-08 Nippon Inter Electronics Corp Snubber circuit
US7791853B2 (en) 2004-06-16 2010-09-07 Yazaki Corporation Control apparatus of semiconductor switch
JP2012244898A (en) * 2011-05-16 2012-12-10 Vincotech Gmbh Switching loss reduction in converter modules
US8934275B2 (en) 2011-05-16 2015-01-13 Vincotech Gmbh Switching loss reduction in converter modules

Similar Documents

Publication Publication Date Title
JP2004072846A (en) Rectifying device
JP2007143390A (en) System and method for charging and discharging superconducting coil
JP2004500791A (en) Method and apparatus for converting a DC voltage to an AC voltage
JP4667066B2 (en) Magnetizer power supply
EP0783203B1 (en) Bridge power converter
JPH03103079A (en) Method and apparatus for regenerating energy in power converting circuit using gto thyristor
JPH09275674A (en) Power converter
JP3864799B2 (en) PWM cycloconverter
JPH08168236A (en) Snubber circuit
JPH10136674A (en) Power circuit of motor control apparatus
JP2008295219A (en) Matrix converter
EP0309919B1 (en) A power conversion apparatus
JP4471076B2 (en) PWM cycloconverter
JP2002199737A (en) Power converter
JP2619165B2 (en) Power converter
JP2010051126A (en) Power converter
EP0314808B1 (en) Clipper circuit for power transistor circuit and inverter circuit utilizing the same
JP3729721B2 (en) Power converter
JPH06284749A (en) Snubberless inverter
JPH11146648A (en) Dc-dc converter
JP4389386B2 (en) Power converter
JP4348472B2 (en) Switching power supply
JP2004320888A (en) Noise suppression device for power conversion apparatus
JP2007104797A (en) Pulse power supply device
JP2006115673A (en) Partially resonant and separately excited switching power supply