JPH08168036A - White peak control circuit - Google Patents

White peak control circuit

Info

Publication number
JPH08168036A
JPH08168036A JP31075594A JP31075594A JPH08168036A JP H08168036 A JPH08168036 A JP H08168036A JP 31075594 A JP31075594 A JP 31075594A JP 31075594 A JP31075594 A JP 31075594A JP H08168036 A JPH08168036 A JP H08168036A
Authority
JP
Japan
Prior art keywords
white peak
brightness
circuit
voltage
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31075594A
Other languages
Japanese (ja)
Other versions
JP3517003B2 (en
Inventor
Hajime Sumiyoshi
肇 住吉
Takeshi Namikawa
武司 並河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba AVE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba AVE Co Ltd filed Critical Toshiba Corp
Priority to JP31075594A priority Critical patent/JP3517003B2/en
Publication of JPH08168036A publication Critical patent/JPH08168036A/en
Application granted granted Critical
Publication of JP3517003B2 publication Critical patent/JP3517003B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE: To provide a white peak control circuit which never varies the limit level of a white peak projected on an image receiving tube even when the brightness is adjusted. CONSTITUTION: The voltage which determines the white peak limit level of a white peak limiter circuit 5 is varied by a white peak control means 8 associatively with the control voltage for brightness adjustment from a control means 4. Consequently, the brightness is adjusted by a brightness adjusting circuit 3 provided in front of the white peak limiter circuit 5. Even if the level of an illuminance signal inputted to the limiter circuit 5 varies, the white peak limit level set in the limiter circuit 5 varies as the illuminance signal level varies, so the amplitude from the black level of the illuminance signal to the white peak limit level is held invariably ideal and neither white blurring nor blooming is caused.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、テレビジョン受像機な
どの輝度信号処理系において受像管に映し出される映像
の白つぶれやブルーミングを抑えるべく白ピークの制限
を図ることを目的とした白ピーク制御回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a white peak control for the purpose of limiting the white peak in order to suppress the underexposure and blooming of an image displayed on a picture tube in a luminance signal processing system such as a television receiver. Regarding the circuit.

【0002】[0002]

【従来の技術】従来、テレビジョン受像機では、輝度信
号処理系においてコントラスト調整及び明るさ調整の後
に、受像管に映し出される映像の白つぶれやブルーミン
グ(輝度を上げると画像のぼける現象)を防ぐため、白
側の信号ピークを抑えるリミッタ回路が設けられてい
る。
2. Description of the Related Art Conventionally, in a television receiver, after a contrast adjustment and a brightness adjustment in a luminance signal processing system, whitening and blooming of an image displayed on a picture tube (a phenomenon that an image is blurred when the luminance is increased) are prevented. Therefore, a limiter circuit that suppresses the signal peak on the white side is provided.

【0003】図3は、従来の白ピーク制御回路を示すブ
ロック図である。
FIG. 3 is a block diagram showing a conventional white peak control circuit.

【0004】図3において、入力端子1には輝度信号が
入力されており、該輝度信号はその信号の振幅がコント
ラスト調整回路2にて調整され、さらに明るさ調整回路
3にて信号のレベルが調整された後、この明るさ調整さ
れた信号は、白ピーク・リミッタ回路5に供給され、輝
度信号の白ピークが予め設定した値を越えないように制
限されて出力端子7から後段の回路へ出力される構成と
なっている。
In FIG. 3, a luminance signal is input to the input terminal 1, the amplitude of the luminance signal is adjusted by the contrast adjusting circuit 2, and the signal level is adjusted by the brightness adjusting circuit 3. After being adjusted, the brightness-adjusted signal is supplied to the white peak limiter circuit 5 and is limited so that the white peak of the luminance signal does not exceed a preset value, and the output terminal 7 transfers the signal to the subsequent circuit. It is configured to be output.

【0005】明るさ調整回路3の明るさ調整は、明るさ
制御手段4から出力される調整可能なブライト制御電圧
にて行われる。また、白ピーク・リミッタ回路5による
白ピーク制限は、電圧入力端子6に白ピーク制限レベル
を決める固定の制限電圧を与えることによって行われ
る。
The brightness adjustment of the brightness adjustment circuit 3 is performed by an adjustable bright control voltage output from the brightness control means 4. The white peak limiter circuit 5 limits the white peak by applying a fixed limit voltage to the voltage input terminal 6 to determine the white peak limit level.

【0006】ところが、上記の回路では、白ピーク制限
レベル(直流電圧)が固定のため、テレビジョン受像機
出荷時に行われる明るさ調整や、出荷後のユーザーなど
による明るさ調整によって、信号レベルが変化し、これ
により実際に受像管に映し出される白ピークの制限レベ
ルが変わってしまうという問題があった。
However, in the above circuit, since the white peak limit level (DC voltage) is fixed, the signal level is adjusted by the brightness adjustment performed at the time of shipment of the television receiver or the brightness adjustment by the user after the shipment. However, there is a problem in that the limit level of the white peak actually displayed on the picture tube changes due to the change.

【0007】このような明るさ調整を行った場合の問題
点を、図4(A) 〜(C) を参照して説明する。
Problems in the case where such brightness adjustment is performed will be described with reference to FIGS. 4 (A) to 4 (C).

【0008】図4(A) は、ブライトがセンターにある時
の状態を示しており、この状態では黒レベルから白ピー
ク制限レベルまでの振幅aが理想的であり、白つぶれも
ブルーミングも起こさない。
FIG. 4A shows a state when the bright is in the center. In this state, the amplitude a from the black level to the white peak limit level is ideal, and neither whitening nor blooming occurs. .

【0009】図4(B) は、図4(A) の状態からブライト
を下げた状態を示しており、この状態では黒レベルから
白ピーク制限レベルまでの振幅bが広く、大振幅の信号
でブルーミングを起こす。
FIG. 4 (B) shows a state in which the brightness is lowered from the state of FIG. 4 (A). In this state, the amplitude b from the black level to the white peak limit level is wide and a large amplitude signal is obtained. Cause blooming.

【0010】図4(C) は、図4(A) の状態からブライト
を上げた状態を示しており、この状態では黒レベルから
白ピーク制限レベルまでの振幅cが狭く、白つぶれを起
こす。
FIG. 4C shows a state in which the brightness is raised from the state of FIG. 4A. In this state, the amplitude c from the black level to the white peak limiting level is narrow, and white crushing occurs.

【0011】このように従来の回路では、明るさ調整を
行うと、白つぶれやブルーミングを起こし、受像管に映
し出される画像が劣化するという問題があった。
As described above, in the conventional circuit, when the brightness is adjusted, there is a problem that whitening or blooming occurs and the image displayed on the picture tube is deteriorated.

【0012】[0012]

【発明が解決しようとする課題】上記の如く、従来の白
ピーク制限手段では、明るさ調整によって、実際に受像
管に映し出される白ピークの制限レベルが変化し、白つ
ぶれやブルーミングを起こし、受像管の映像が劣化する
という問題があった。
As described above, in the conventional white peak limiting means, the limiting level of the white peak actually displayed on the picture tube changes due to the brightness adjustment, causing whiteout or blooming, and thus the image reception. There was a problem that the image on the tube deteriorated.

【0013】そこで、本発明は上記の問題に鑑み、明る
さ調整を行っても、受像管に映し出される白ピークの制
限レベルが変わらず、受像管の映像を良好な状態に維持
できる白ピーク制御回路を提供することを目的とするも
のである。
Therefore, in view of the above problems, the present invention does not change the limit level of the white peak displayed on the picture tube even if the brightness is adjusted, and the white peak control can maintain the picture of the picture tube in a good state. It is intended to provide a circuit.

【0014】[0014]

【課題を解決するための手段】請求項1記載の発明によ
る白ピーク制御回路は、輝度信号を入力し、該輝度信号
のレベルを調整する明るさ調整回路と、明るさ調整用の
制御電圧を発生して、前記明るさ調整回路に供給する第
1の制御手段と、明るさ調整後の輝度信号の白ピークレ
ベルが、設定された値を越えないように制限するリミッ
タ回路と、このリミッタ回路の前記設定値を、前記第1
の制御手段からの前記制御電圧に応じて変化させる第2
の制御手段とを具備したことを特徴とする。
A white peak control circuit according to a first aspect of the present invention comprises a brightness adjusting circuit for inputting a brightness signal and adjusting the level of the brightness signal, and a control voltage for adjusting the brightness. First control means that is generated and supplied to the brightness adjustment circuit, a limiter circuit that limits the white peak level of the brightness signal after brightness adjustment so as not to exceed a set value, and this limiter circuit The set value of the first
The second control means for changing the control voltage according to the control voltage from the second control means.
And a control means of.

【0015】請求項2記載の発明は、請求項1記載の白
ピーク制御回路において、前記リミッタ回路は、一方の
ベースに前記明るさ調整回路からの輝度信号を入力し、
他方のベースに白ピーク制限レベルを入力し、エミッタ
を共通に接続し、コレクタを共に基準電位点に接続し
た、差動対をなす第1,第2のトランジスタと、直流電
源と前記第1,第2のトランジスタの共通エミッタとの
間に接続され、前記第1,第2のトランジスタのいずれ
か一方に定電流を供給する第1の電流源と、ベースに前
記第1,第2のトランジスタの共通エミッタの出力を入
力し、コレクタを前記直流電源に接続し、エミッタを第
2の電流源を介して基準電位点に接続し、エミッタから
白ピーク制限を受けた輝度信号を出力する第3のトラン
ジスタとで構成され、前記第2の制御手段は、前記直流
電源に第3の電流源を接続し、該第3の電流源から出力
される定電流を抵抗を介して前記第1の制御手段の制御
電圧出力端に接続し、前記第3の電流源と前記抵抗の接
続点に得られる電圧を前記第1,第2のトランジスタの
一方のベースに白ピーク制限レベルとして供給する構成
とされたことを特徴とする。
According to a second aspect of the present invention, in the white peak control circuit according to the first aspect, the limiter circuit inputs the luminance signal from the brightness adjusting circuit to one base,
The white peak limiting level is input to the other base, the emitters are commonly connected, and the collectors are both connected to the reference potential point. The first and second transistors form a differential pair, the DC power supply, and the first and second transistors. A first current source connected between the common emitter of the second transistor and supplying a constant current to either one of the first and second transistors, and a base of the first and second transistors. A third emitter for inputting the output of the common emitter, connecting the collector to the DC power supply, connecting the emitter to the reference potential point via the second current source, and outputting the white peak limited luminance signal from the emitter. And a second current source connected to the direct current power source, and a constant current output from the third current source via a resistor. Connect to the control voltage output terminal of Wherein the third current source and said first voltage obtained at the connection point of the resistors, which is a supply arrangement to one of the base of the second transistor as a white peak limit level.

【0016】[0016]

【作用】請求項1記載の発明によれば、リミッタ回路の
白ピーク制限レベルを決めている電圧を、明るさ調整用
の制御電圧に連動して変化させるようにした。これによ
り、明るさ調整を行うことによって輝度信号のレベルが
変わっても、この輝度信号レベルの変動に従ってリミッ
タ回路の白ピーク制限レベルも変動することになり、常
に、輝度信号の黒レベルから白ピーク制限レベルまでの
振幅を、理想的な状態に維持できるので、白つぶれもブ
ルーミングも起こすことがない。
According to the first aspect of the invention, the voltage determining the white peak limit level of the limiter circuit is changed in conjunction with the control voltage for brightness adjustment. As a result, even if the level of the brightness signal changes due to the brightness adjustment, the white peak limit level of the limiter circuit also changes in accordance with the change of the brightness signal level, and the black level of the brightness signal is always changed to the white peak. Since the amplitude up to the limit level can be maintained in an ideal state, neither whiteout nor blooming occurs.

【0017】[0017]

【実施例】実施例について図面を参照して説明する。図
1は本発明の一実施例の白ピーク制御回路を示すブロッ
ク図である。図3と同一要素には同一符号を付して説明
する。
EXAMPLES Examples will be described with reference to the drawings. FIG. 1 is a block diagram showing a white peak control circuit according to an embodiment of the present invention. The same elements as those of FIG. 3 are described with the same reference numerals.

【0018】図1において、入力端子1には輝度信号が
入力されており、該輝度信号はその信号の振幅がコント
ラスト調整回路2にて調整され、さらにコントラスト調
整された輝度信号は、明るさ調整回路3に供給され、こ
こで輝度信号のレベルが第1の制御手段としての明るさ
制御手段4からのブライト制御電圧にて調整される。明
るさ調整された輝度信号は、さらに白ピーク・リミッタ
回路5に供給される。白ピーク・リミッタ回路5では、
輝度信号の白ピークが第2の制御手段としての白ピーク
制御手段8から与えられる白ピーク制限レベルを越えな
いように制限され、端子7から後段の回路へ出力され
る。
In FIG. 1, a luminance signal is input to an input terminal 1, the amplitude of the luminance signal is adjusted by a contrast adjusting circuit 2, and the contrast adjusted luminance signal is brightness adjusted. It is supplied to the circuit 3, where the level of the luminance signal is adjusted by the bright control voltage from the brightness control means 4 as the first control means. The brightness signal whose brightness has been adjusted is further supplied to the white peak limiter circuit 5. In the white peak limiter circuit 5,
The white peak of the luminance signal is limited so as not to exceed the white peak limit level given from the white peak control means 8 as the second control means, and is output from the terminal 7 to the circuit in the subsequent stage.

【0019】明るさ調整回路3の明るさ調整は、明るさ
制御手段4としての可変直流源から出力される調整可能
なブライト制御電圧にて行われる。
The brightness adjustment of the brightness adjustment circuit 3 is performed by an adjustable bright control voltage output from a variable DC source as the brightness control means 4.

【0020】また、白ピーク・リミッタ回路5による白
ピーク制限動作は、白ピーク制御手段8から出力される
白ピーク制限電圧によって行われるが、この白ピーク制
限電圧は前記ブライト制御電圧の大小に連動して変化す
るようになっている。
The white peak limiting operation by the white peak limiter circuit 5 is performed by the white peak limiting voltage output from the white peak control means 8. This white peak limiting voltage is linked to the magnitude of the bright control voltage. And it is changing.

【0021】ブライト制御電圧の可変は、明るさ制御手
段4に設けられた調整つまみで調整を行ってもよく、或
いは図示しないリモコン送信機による明るさ調整キーに
よって行ってもよい。
The brightness control voltage may be changed by an adjustment knob provided in the brightness control means 4, or by a brightness adjustment key provided by a remote control transmitter (not shown).

【0022】以上の構成によれば、白ピーク・リミッタ
回路5における白ピーク制限電圧を、明るさ調整回路3
におけるブライト制御電圧に連動して変化させるので、
明るさ調整を行い、ブライト制御電圧を上げることによ
って、ブライトを上げた場合、白ピーク・リミッタ回路
5に入力される輝度信号のレベルが上がるが、白ピーク
・リミッタ回路5に供給される白ピーク制限電圧も上が
るので、映像の白ピークの制限レベルは変わらず、従っ
て白ピーク・リミッタ回路5から後段回路へ出力される
輝度信号は、黒レベルから白ピーク制限レベルまでの振
幅が、理想的な状態に維持され、白つぶれもブルーミン
グも起こらない。
According to the above configuration, the white peak limiting voltage in the white peak limiter circuit 5 is changed to the brightness adjusting circuit 3
Since it is changed in conjunction with the bright control voltage in
When the brightness is adjusted and the brightness is increased by increasing the brightness control voltage, the level of the luminance signal input to the white peak limiter circuit 5 increases, but the white peak supplied to the white peak limiter circuit 5 increases. Since the limit voltage also rises, the limit level of the white peak of the image does not change. Therefore, the luminance signal output from the white peak limiter circuit 5 to the subsequent circuit has an ideal amplitude from the black level to the white peak limit level. The condition is maintained, and neither whitening nor blooming occurs.

【0023】図2は、図1の要部である、明るさ制御手
段3,白ピーク・リミッタ回路5及び白ピーク制御手段
8の具体的構成例を示すものである。
FIG. 2 shows a concrete configuration example of the brightness control means 3, the white peak limiter circuit 5 and the white peak control means 8, which are the main parts of FIG.

【0024】図2において、明るさ調整回路3の明るさ
調整端子には、明るさ制御手段4としての可変直流源D
Cからのブライト制御電圧V1 が供給され、この制御電
圧V1 によって明るさが調整されるようになっている。
明るさ調整回路3から出力された輝度信号は、白ピーク
・リミッタ回路5を構成するトランジスタQ1 のベース
に供給されるようになっている。
In FIG. 2, the brightness adjusting terminal of the brightness adjusting circuit 3 is provided with a variable DC source D as brightness controlling means 4.
Bright control voltage V1 from C is supplied, and the brightness is adjusted by this control voltage V1.
The luminance signal output from the brightness adjusting circuit 3 is supplied to the base of the transistor Q1 forming the white peak limiter circuit 5.

【0025】この白ピーク・リミッタ回路5は、差動対
をなす2つのPNP形トランジスタQ1 ,Q2 のエミッ
タが共通に接続し、トランジスタQ1 のベースに前記明
るさ調整回路3からの出力信号を入力し、トランジスタ
Q2 のベースに白ピーク制御手段8からの白ピーク制限
電圧を供給するようにする。トランジスタQ1 ,Q2の
コレクタは共に基準電位点GNDに接続し、直流電源ラ
インVccとトランジスタQ1 ,Q2 の共通エミッタとの
間に、定電流源I2 を接続し、トランジスタQ1 ,Q2
の共通エミッタに得られる出力を、NPN形トランジス
タQ3 のベースに供給する。トランジスタQ3 のコレク
タは前記直流電源ラインVccに接続し、トランジスタQ
3 のエミッタと基準電位点GNDとの間に、定電流源I
3 を接続し、トランジスタQ3 のエミッタから出力され
る輝度信号を端子7から取り出す構成となっている。
In this white peak limiter circuit 5, the emitters of two PNP type transistors Q1 and Q2 forming a differential pair are commonly connected, and the output signal from the brightness adjusting circuit 3 is input to the base of the transistor Q1. Then, the white peak limiting voltage from the white peak control means 8 is supplied to the base of the transistor Q2. The collectors of the transistors Q1 and Q2 are both connected to the reference potential point GND, and the constant current source I2 is connected between the DC power supply line Vcc and the common emitter of the transistors Q1 and Q2 to connect the transistors Q1 and Q2.
The output available at the common emitter of the is supplied to the base of an NPN transistor Q3. The collector of the transistor Q3 is connected to the DC power supply line Vcc, and the transistor Q3
Between the emitter of 3 and the reference potential point GND, a constant current source I
3 is connected and the luminance signal output from the emitter of the transistor Q3 is taken out from the terminal 7.

【0026】また、白ピーク制御手段8は、前記白ピー
ク・リミッタ回路5の直流電源ラインVccと、明るさ制
御手段4としての可変直流源DCの出力端との間に、定
電流源I1 と抵抗R1 を直列に接続し、定電流源I1 と
抵抗R1 の接続点に得られる電圧を白ピーク制限電圧と
して、前記トランジスタQ2 のベースに供給する構成と
なっている。
The white peak control means 8 has a constant current source I1 between the DC power source line Vcc of the white peak limiter circuit 5 and the output terminal of the variable DC source DC as the brightness control means 4. The resistor R1 is connected in series, and the voltage obtained at the connection point of the constant current source I1 and the resistor R1 is supplied to the base of the transistor Q2 as a white peak limiting voltage.

【0027】次に、図2の回路の動作を説明する。入力
端子1に入力された輝度信号は、コントラスト調整回路
2にて振幅調整され、さらに明るさ調整回路3にて信号
レベルの調整(明るさ調整)され、白ピーク・リミッタ
回路5に入力される。
Next, the operation of the circuit shown in FIG. 2 will be described. The brightness signal input to the input terminal 1 is amplitude-adjusted by the contrast adjustment circuit 2, the signal level is adjusted (brightness adjustment) by the brightness adjustment circuit 3, and is input to the white peak limiter circuit 5. .

【0028】白ピーク・リミッタ回路5では、PNP形
トランジスタQ1 のベースより輝度信号が入力され、N
PN形トランジスタQ3 のエミッタから次段の回路に出
力される。また、PNP形トランジスタQ1 のベースに
は、明るさ制御手段4である可変直流源DCからのブラ
イト制御電圧V1 に応じて変化する白ピーク制限電圧が
入力される。
In the white peak limiter circuit 5, the luminance signal is input from the base of the PNP transistor Q1 and N
The signal is output from the emitter of the PN transistor Q3 to the next stage circuit. Further, the white peak limiting voltage which changes according to the bright control voltage V1 from the variable DC source DC which is the brightness control means 4 is input to the base of the PNP transistor Q1.

【0029】ここで、トランジスタQ1 のベース電圧が
トランジスタQ2 のベース電圧(白ピーク制限電圧)よ
り低いときはトランジスタQ1 ,Q2 に接続された定電
流源I2 からの電流はI2 は全てトランジスタQ1 側に
流れ、トランジスタQ2 はカットオフし、つまり非動作
状態となり、NPN形トランジスタQ3 のベースにはト
ランジスタQ1 のベースの入力信号が出力される。
When the base voltage of the transistor Q1 is lower than the base voltage (white peak limiting voltage) of the transistor Q2, the current I2 from the constant current source I2 connected to the transistors Q1 and Q2 is all on the side of the transistor Q1. As a result, the transistor Q2 cuts off, that is, becomes inoperative, and the input signal of the base of the transistor Q1 is output to the base of the NPN transistor Q3.

【0030】逆に、トランジスタQ1 のベース電圧がト
ランジスタQ2 のベース電圧(白ピーク制限電圧)より
高いときはトランジスタQ1 ,Q2 に接続された定電流
源I2 からの電流はI2 は全てトランジスタQ2 側に流
れ、トランジスタQ1 はカットオフし、つまり非動作状
態となり、NPN形トランジスタQ3 のベースにはトラ
ンジスタQ2 のベースの信号(白ピーク制限電圧)が出
力される。
On the contrary, when the base voltage of the transistor Q1 is higher than the base voltage (white peak limiting voltage) of the transistor Q2, the current I2 from the constant current source I2 connected to the transistors Q1 and Q2 is all on the side of the transistor Q2. As a result, the transistor Q1 is cut off, that is, in the non-operating state, and the signal (white peak limiting voltage) of the base of the transistor Q2 is output to the base of the NPN transistor Q3.

【0031】以上により、輝度信号の電圧(トランジス
タQ1 のベース電圧)が上がっていっても、トランジス
タQ2 のベース電圧より高い電圧が出力されることはな
く、従ってリミッタ動作が行われる。
As described above, even if the voltage of the luminance signal (base voltage of the transistor Q1) rises, a voltage higher than the base voltage of the transistor Q2 is not output, so that the limiter operation is performed.

【0032】従来(図3)では、トランジスタQ2 のベ
ース電圧(白ピーク制限電圧)が固定のバイアス電圧で
あったが、本発明ではブライト制御電圧V1 を定電流源
I1と抵抗R1 を用いてレベルシフトし、該電圧を、ト
ランジスタQ2 のベース電圧として使用しているため、
ブライト制御電圧V1 に応じてトランジスタQ2 のベー
ス電圧(白ピーク制限電圧)が変わる。白ピーク制限電
圧は、次式で与えられる。
In the prior art (FIG. 3), the base voltage (white peak limiting voltage) of the transistor Q2 was a fixed bias voltage, but in the present invention, the bright control voltage V1 is leveled by using the constant current source I1 and the resistor R1. Shift and use that voltage as the base voltage of transistor Q2,
The base voltage (white peak limiting voltage) of the transistor Q2 changes according to the bright control voltage V1. The white peak limiting voltage is given by the following equation.

【0033】 白ピーク制限電圧 = V1 + (I1 ×R1 ) ここで、V1 は可変直流源DCからのブライト制御電
圧、I1 は定電流源I1 の電流、R1 は抵抗R1 の抵抗
値である。
White peak limiting voltage = V1 + (I1 × R1) where V1 is the bright control voltage from the variable DC source DC, I1 is the current of the constant current source I1, and R1 is the resistance value of the resistor R1.

【0034】[0034]

【発明の効果】以上述べたように本発明によれば、明る
さ調整に応じて、白ピークを制限するリミッタ回路の白
ピーク制限レベルを変えるように構成したので、明るさ
調整及び白ピーク制限を行っても、白つぶれやブルーミ
ングのない映像を得ることができる。
As described above, according to the present invention, the white peak limit level of the limiter circuit for limiting the white peak is changed according to the brightness adjustment. Therefore, the brightness adjustment and the white peak limit are performed. Even if you do, you can obtain a video without whiteout or blooming.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例の白ピーク制御回路を示すブ
ロック図。
FIG. 1 is a block diagram showing a white peak control circuit according to an embodiment of the present invention.

【図2】図1の要部の具体的構成例を示す回路図。FIG. 2 is a circuit diagram showing a specific configuration example of a main part of FIG.

【図3】従来の白ピーク制御回路を示すブロック図。FIG. 3 is a block diagram showing a conventional white peak control circuit.

【図4】図3の従来回路の問題点を説明する図。FIG. 4 is a diagram illustrating a problem of the conventional circuit of FIG.

【符号の説明】[Explanation of symbols]

1…輝度信号入力端子 3…明るさ調整回路 4…明るさ制御手段(第1の制御手段) 5…白ピーク・リミッタ回路 7…輝度信号出力端子 8…白ピーク制御手段(第2の制御手段) DESCRIPTION OF SYMBOLS 1 ... Luminance signal input terminal 3 ... Brightness adjustment circuit 4 ... Brightness control means (first control means) 5 ... White peak / limiter circuit 7 ... Luminance signal output terminal 8 ... White peak control means (second control means) )

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】輝度信号を入力し、該輝度信号のレベルを
調整する明るさ調整回路と、 明るさ調整用の制御電圧を発生して、前記明るさ調整回
路に供給する第1の制御手段と、 明るさ調整後の輝度信号の白ピークレベルが、設定され
た値を越えないように制限するリミッタ回路と、 このリミッタ回路の前記設定値を、前記第1の制御手段
からの前記制御電圧に応じて変化させる第2の制御手段
とを具備したことを特徴とする白ピーク制御回路。
1. A brightness adjusting circuit for inputting a brightness signal, adjusting the level of the brightness signal, and first control means for generating a control voltage for brightness adjustment and supplying the control voltage to the brightness adjusting circuit. And a limiter circuit for limiting the white peak level of the brightness signal after the brightness adjustment so as not to exceed a set value, and the set value of the limiter circuit for the control voltage from the first control means. And a second control unit that changes the white peak control circuit according to the above.
【請求項2】前記リミッタ回路は、 一方のベースに前記明るさ調整回路からの輝度信号を入
力し、他方のベースに白ピーク制限レベルを入力し、エ
ミッタを共通に接続し、コレクタを共に基準電位点に接
続した、差動対をなす第1,第2のトランジスタと、 直流電源と前記第1,第2のトランジスタの共通エミッ
タとの間に接続され、前記第1,第2のトランジスタの
いずれか一方に定電流を供給する第1の電流源と、 ベースに前記第1,第2のトランジスタの共通エミッタ
の出力を入力し、コレクタを前記直流電源に接続し、エ
ミッタを第2の電流源を介して基準電位点に接続し、エ
ミッタから白ピーク制限を受けた輝度信号を出力する第
3のトランジスタとで構成され、 前記第2の制御手段は、 前記直流電源に第3の電流源を接続し、該第3の電流源
から出力される定電流を抵抗を介して前記第1の制御手
段の制御電圧出力端に接続し、前記第3の電流源と前記
抵抗の接続点に得られる電圧を前記第1,第2のトラン
ジスタの一方のベースに白ピーク制限レベルとして供給
する構成とされた、 ことを特徴とする請求項1記載の白ピーク制御回路。
2. The limiter circuit inputs the luminance signal from the brightness adjusting circuit to one base, inputs the white peak limit level to the other base, connects the emitters in common, and references the collectors together. The first and second transistors forming a differential pair, which are connected to the potential point, are connected between the DC power supply and the common emitter of the first and second transistors, and are connected to the first and second transistors. A first current source for supplying a constant current to either one of them, an output of a common emitter of the first and second transistors is input to a base, a collector is connected to the DC power supply, and an emitter is a second current. A third transistor connected to a reference potential point via a power source and outputting a luminance signal subjected to white peak limitation from the emitter, wherein the second control means includes a third current source in the DC power source. Connect The constant current output from the third current source is connected to the control voltage output terminal of the first control means via a resistor, and the voltage obtained at the connection point of the third current source and the resistor is set to the above-mentioned value. The white peak control circuit according to claim 1, wherein the white peak control circuit is configured to supply the white peak limit level to one of the bases of the first and second transistors.
JP31075594A 1994-12-14 1994-12-14 White peak control circuit Expired - Fee Related JP3517003B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31075594A JP3517003B2 (en) 1994-12-14 1994-12-14 White peak control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31075594A JP3517003B2 (en) 1994-12-14 1994-12-14 White peak control circuit

Publications (2)

Publication Number Publication Date
JPH08168036A true JPH08168036A (en) 1996-06-25
JP3517003B2 JP3517003B2 (en) 2004-04-05

Family

ID=18009095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31075594A Expired - Fee Related JP3517003B2 (en) 1994-12-14 1994-12-14 White peak control circuit

Country Status (1)

Country Link
JP (1) JP3517003B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009033726A (en) * 2007-07-29 2009-02-12 Advantest Corp Buffer circuit, amplifier circuit, and test apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009033726A (en) * 2007-07-29 2009-02-12 Advantest Corp Buffer circuit, amplifier circuit, and test apparatus

Also Published As

Publication number Publication date
JP3517003B2 (en) 2004-04-05

Similar Documents

Publication Publication Date Title
JP3517003B2 (en) White peak control circuit
US5953004A (en) Device and method for controlling video muting using a microcomputer
US4979044A (en) Automatic contrast circuit for instantaneous compensation
WO1999034593A1 (en) Automatic screen saver
JPS5986974A (en) Automatic luminance limiting circuit
JPH0831972B2 (en) Gamma correction circuit
JP2973910B2 (en) Circuit for adjusting signal coring threshold
JPH09331542A (en) Primary color video signal output circuit, video image receiver and television receiver
US4760450A (en) Limiter circuit for preventing blooming in a video display terminal
US5489948A (en) Picture display apparatus with beam scan velocity modulation
JP3227716B2 (en) Integrated circuit device
JP3154335B2 (en) Image quality control device
KR920004942Y1 (en) Auto sharpness circuit
KR0144590B1 (en) The screen brightness automatic control circuit of monitor
JP2586851B2 (en) liquid crystal television
KR930003451Y1 (en) Automatic image edge part gain control circuit
US5804929A (en) Picture display device provided with a cathode ray tube
KR960016850B1 (en) Apparatus for automatically controlling color in tv set
JP2537959B2 (en) Video signal amplitude limiter
JPH0312833B2 (en)
JP2505821Y2 (en) Video output circuit
JP2822568B2 (en) On-screen circuit
JP2516098B2 (en) Image display device
JPH07303222A (en) Video signal amplitude restriction device
JPH07212617A (en) Video image mute circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20040120

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040122

LAPS Cancellation because of no payment of annual fees