JPH07212617A - Video image mute circuit - Google Patents

Video image mute circuit

Info

Publication number
JPH07212617A
JPH07212617A JP6004551A JP455194A JPH07212617A JP H07212617 A JPH07212617 A JP H07212617A JP 6004551 A JP6004551 A JP 6004551A JP 455194 A JP455194 A JP 455194A JP H07212617 A JPH07212617 A JP H07212617A
Authority
JP
Japan
Prior art keywords
voltage
transistor
collector
predetermined
video mute
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6004551A
Other languages
Japanese (ja)
Inventor
Yasuharu Abe
康晴 安倍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP6004551A priority Critical patent/JPH07212617A/en
Publication of JPH07212617A publication Critical patent/JPH07212617A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a method to mute tentatively a pattern on a screen when disturbance of synchronization or the like takes place in a cathode ray tube display device. CONSTITUTION:The circuit is provided with a 1st transistor (TR) 1 of common emitter connection whose base receives a positive video image mute signal S1, a 2nd TR 2 of common emitter connection whose base receives a prescribed voltage being a division of a collector voltage of the TR 1, a 3rd TR 3 whose base receives a prescribed voltage being a division of a collector voltage of the TR 2, and a variable resistor VR 1 whose one fixed terminal receives a positive voltage of a collector of the TR 3, whose other fixed terminal receives a prescribed negative voltage and whose slider terminal applies a voltage to a 1st grid of a cathode ray tube. When a video mute signal is received, the TR 3 is cut off to interrupt a positive voltage to the variable resistor thereby cutting off the cathode ray tube.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、映像ミュート回路に係
り、より詳細にはブラウン管ディスプレイ装置におい
て、同期の乱れ等が生じた場合の画面を一時的に消去
(ミュート)する一方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video mute circuit, and more particularly to a method for temporarily erasing (muting) a screen in the case of a disturbance in synchronization in a cathode ray tube display device.

【0002】[0002]

【従来の技術】従来、ブラウン管の第1グリット(以
下、「G1」と記す)周辺の回路構成は図2のようにして
いた。図において、ブラウン管1のG1への印加電圧調整
用ボリュームVR21(ブライトボリューム)の固定端両端
には正電圧(+Vcc)と負電圧(−Vcc)とを印加して
おき、可動端から所要の電圧を同G1に印加する。さら
に、G1にはブランキング信号(水平、垂直)を加えてい
る。同期が乱れたとき等の従来の映像ミュートは上記ブ
ランキング信号(水平)のブランキング時間を長くする
ことで行っていた。
2. Description of the Related Art Conventionally, the circuit configuration around the first grit (hereinafter referred to as "G1") of a CRT has been as shown in FIG. In the figure, a positive voltage (+ Vcc) and a negative voltage (-Vcc) are applied to both ends of a fixed end of a VR1 (bright volume) for adjusting an applied voltage to G1 of the cathode ray tube 1, and a required voltage is applied from a movable end. Is applied to the same G1. In addition, a blanking signal (horizontal and vertical) is added to G1. Conventional video muting such as when synchronization is disturbed is performed by lengthening the blanking time of the blanking signal (horizontal).

【0003】[0003]

【発明が解決しようとする課題】本発明は、従来と異な
る方式による映像ミュート回路を提供することを目的と
する。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a video mute circuit by a method different from the conventional one.

【0004】[0004]

【課題を解決するための手段】本発明は、カソードに映
像信号を印加するブラウン管の第1グリットにおいて、
固定端の一端に所定の負電圧を印加し、可動端から前記
ブラウン管の第1グリットに印加する電圧を取り出すよ
うにしてなる可変抵抗器と、所定の正電圧がエミッタと
コレクタ間を経て前記可変抵抗器の固定端の他端に印加
されるように設けてなるトランジスタとを備え、前記ト
ランジスタのベース端に映像ミュート信号に基づく電圧
が印加されたときには該トランジスタのエミッタとコレ
クタ間をオフにして前記正電圧を遮断し、前記第1グリ
ットには負電圧のみを印加することにより該ブラウン管
をカットオフするようにした映像ミュート回路を提供す
るものである。
The present invention provides a first grit of a cathode ray tube for applying a video signal to a cathode, comprising:
A variable resistor configured to apply a predetermined negative voltage to one end of the fixed end and take out a voltage to be applied to the first grit of the cathode ray tube from the movable end, and a predetermined positive voltage between the emitter and collector to change the variable resistor. A transistor provided so as to be applied to the other end of the fixed end of the resistor, and when a voltage based on a video mute signal is applied to the base end of the transistor, the emitter and collector of the transistor are turned off. An image mute circuit is provided in which the cathode voltage is cut off by cutting off the positive voltage and applying only the negative voltage to the first grid.

【0005】[0005]

【作用】G1印加電圧調整用ボリューム(ブライトボリュ
ーム)の一端にはトランジスタスイッチ回路を介して正
電圧が印加される。通常時は同トランジスタスイッチ回
路はオン状態にある。ここで 同期乱れ等が生じた場合
にはマイコン等から映像ミュート信号が出力される。こ
の映像ミュート信号を使用して前記トランジスタスイッ
チ回路をオフする。このオフにより前記ボリュームには
正電圧は遮断されて負電圧のみとなる。この結果、G1バ
イアスは深くなりブラウン管はカットオフしミュートが
かかることになる。映像ミュート信号がなくなるとトラ
ンジスタスイッチ回路は再びオン状態となって通常状態
へ戻る。
[Function] A positive voltage is applied to one end of the G1 applied voltage adjusting volume (bright volume) through the transistor switch circuit. Normally, the transistor switch circuit is on. Here, when a synchronization disorder or the like occurs, a video mute signal is output from the microcomputer or the like. The transistor mute signal is used to turn off the transistor switch circuit. By this turning off, the positive voltage is cut off and only the negative voltage is applied to the volume. As a result, the G1 bias is deepened and the CRT is cut off and muted. When the video mute signal disappears, the transistor switch circuit turns on again and returns to the normal state.

【0006】[0006]

【実施例】以下、図面に基づいて本発明による映像ミュ
ート回路を説明する。図1は本発明による映像ミュート
回路の一実施例を示す要部回路図である。図において、
1はブラウン管(以下、「CRT」と記す)、S1は映像
ミュート信号、TR1、TR2、及びTR3は第1から第3の
トランジスタ、VR1は第1グリッド(G1)電圧調整用の
ボリューム(ブライトボリューム)、+Vccは所定の正
電圧、−Vccは所定の負電圧である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A video mute circuit according to the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram of essential parts showing an embodiment of a video mute circuit according to the present invention. In the figure,
1 is a cathode ray tube (hereinafter referred to as “CRT”), S1 is a video mute signal, TR1, TR2, and TR3 are first to third transistors, VR1 is a first grid (G1) voltage adjustment volume (bright volume). ), + Vcc is a predetermined positive voltage, and -Vcc is a predetermined negative voltage.

【0007】次に、本発明の動作について説明する。通
常動作時にはTR1のベース端には映像ミュート信号は印
加されないので順方向バイアスされず同TR1はオフであ
る。同TR1のオフによりTR2はオン、TR3はオンとな
る。以上の関係になるように各TRのコレクタ電圧やベー
ス電圧を周辺抵抗の定数により設定する。TR3のオンに
よりVR1の一端には抵抗R1を介して+Vccが印加され
る。一方、VR1の他端には−Vccを印加する。同VR1を
調整して必要とする電圧を可動端から取り出し、抵抗R2
等を介してCRT1のG1に印加する。なお、G1には従来
同様にブランキング信号(水平、垂直)を加える。
Next, the operation of the present invention will be described. During normal operation, the video mute signal is not applied to the base end of TR1, so that it is not forward biased and TR1 is off. When TR1 is turned off, TR2 is turned on and TR3 is turned on. The collector voltage and base voltage of each TR are set by the constants of the peripheral resistance so that the above relationship is satisfied. When TR3 is turned on, + Vcc is applied to one end of VR1 via the resistor R1. On the other hand, -Vcc is applied to the other end of VR1. Adjust the same VR1 and take out the required voltage from the movable end, and use the resistor R2
And so on to G1 of CRT1. A blanking signal (horizontal, vertical) is added to G1 as in the conventional case.

【0008】ブラウン管1の赤緑青の各カソード(Kr、
Kg、Kb)には各色の映像信号が印加されるので各カソー
ドは白レベルからカットオフレベルまでの範囲に電圧変
化する。G1電圧は一般にカソード電圧が最も低く(白ピ
ーク)なってもグリッド電流を流さないようにするため
そのカソード電圧に対して負電圧を維持するように設定
する。以上のグリッド及びカソード等の電圧関係を図示
したものが図3である。図中のVbwが映像コントラスで
あり、G1電圧はカソード電圧の最低値より更に低い電圧
にしている。そのG1電圧は+Vccから−Vccの間の所定
範囲内で変化し(VR1)、−Vccに近づくほどカソード
に対するバイアスが深くなってCRTアノード電流を制
限する。そして、ある負電圧を超えるとアノード電流は
流れなくなりカットオフ状態となる。従って、ある期間
のみカットオフするに必要な負電圧をG1に印加すれば映
像ミュートとなる。
The red, green and blue cathodes (Kr,
Since video signals of each color are applied to Kg, Kb), the voltage of each cathode changes in the range from the white level to the cutoff level. The G1 voltage is generally set to maintain a negative voltage with respect to the cathode voltage in order to prevent the grid current from flowing even when the cathode voltage becomes the lowest (white peak). FIG. 3 illustrates the voltage relationship between the grid and the cathode. Vbw in the figure is a video contrast, and the G1 voltage is set to a voltage lower than the minimum value of the cathode voltage. The G1 voltage changes within a predetermined range between + Vcc and -Vcc (VR1), and as it approaches -Vcc, the bias to the cathode becomes deeper to limit the CRT anode current. Then, when a certain negative voltage is exceeded, the anode current does not flow and a cut-off state occurs. Therefore, if a negative voltage necessary for cutting off only for a certain period is applied to G1, the image is muted.

【0009】映像信号の切り換え時等のように瞬時的に
同期が乱れるときにはマイコン等から映像ミュート信号
が出力される。この映像ミュート信号S1をTR1のベース
に正極性で加える。このミュート信号S1によりTR1がオ
ンし、コレクタ電圧が低くなってTR2がオフする。この
オフによりTR2のコレクタ電圧が上昇し(従って、TR3
ベース電圧も上昇)、TR3はオフとなる。TR3のオフに
より+Vccは遮断され、G1は略−Vccの負電圧となって
CRT1をカットオフする。このカットオフは映像ミュ
ート信号S1のパルス幅の期間持続される。このミュート
信号S1が消滅するとTR1は再びオフ、TR3がオンして通
常状態に戻る。図1では映像ミュート信号S1を正極性と
した例であるが、負極性の場合には、その信号の印加期
間でTR3がオフとなるようにTR1〜TR3のタイプ(PN
P、NPN)を組み合わせることで同様のミュート動作
となる。
When the synchronization is momentarily disturbed, such as when switching video signals, a video mute signal is output from a microcomputer or the like. This video mute signal S1 is applied to the base of TR1 with positive polarity. TR1 is turned on by the mute signal S1, the collector voltage is lowered, and TR2 is turned off. This off increases the collector voltage of TR2 (hence TR3
The base voltage also rises), and TR3 turns off. When TR3 is turned off, + Vcc is cut off, and G1 becomes a negative voltage of about -Vcc to cut off CRT1. This cutoff is maintained during the pulse width of the video mute signal S1. When the mute signal S1 disappears, TR1 is turned off again and TR3 is turned on to return to the normal state. Although FIG. 1 shows an example in which the video mute signal S1 has a positive polarity, in the case of a negative polarity, TR1 to TR3 types (PN
The same mute operation is achieved by combining (P, NPN).

【0010】[0010]

【発明の効果】以上説明したように本発明によれば、ブ
ラウン管の第1グリッド(G1)のカットオフ特性を利用
した従来とは異なる方式により映像ミュートをかけるこ
とができる。また、その回路構成も簡素であり、高価な
部品等を必要としない。従って、本発明は瞬時的な同期
乱れ等に対して必須の処理である映像ミュートの新たな
方式となるものである。
As described above, according to the present invention, video muting can be performed by a method different from the conventional method using the cutoff characteristic of the first grid (G1) of the cathode ray tube. In addition, the circuit configuration is simple and does not require expensive parts. Therefore, the present invention is a new system of video mute which is an essential process for momentary synchronization disturbance.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による映像ミュート回路の一実施例を示
す要部回路図である。
FIG. 1 is a circuit diagram of a main part showing an embodiment of a video mute circuit according to the present invention.

【図2】従来の映像ミュート回路の一例を示す要部回路
図である。
FIG. 2 is a circuit diagram of a main part showing an example of a conventional video mute circuit.

【図3】ブラウン管カソード及び第1グリッド等の電圧
関係図である。
FIG. 3 is a voltage relationship diagram of a cathode ray tube cathode, a first grid, and the like.

【符号の説明】[Explanation of symbols]

1 ブラウン管(CRT) TR1 第1のトランジスタ TR2 第2のトランジスタ TR3 第3のトランジスタ VR1 G1電圧調整用ボリューム +Vcc 正電圧 −Vcc 負電圧 1 cathode ray tube (CRT) TR1 first transistor TR2 second transistor TR3 third transistor VR1 G1 voltage adjustment potentiometer + Vcc positive voltage −Vcc negative voltage

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 カソードに映像信号を印加するブラウン
管の第1グリットにおいて、固定端の一端に所定の負電
圧を印加し、可動端から前記ブラウン管の第1グリット
に印加する電圧を取り出すようにしてなる可変抵抗器
と、所定の正電圧がエミッタとコレクタ間を経て前記可
変抵抗器の固定端の他端に印加されるように設けてなる
トランジスタとを備え、前記トランジスタのベース端に
映像ミュート信号に基づく電圧が印加されたときには該
トランジスタのエミッタとコレクタ間をオフにして前記
正電圧を遮断し、前記第1グリットには負電圧のみを印
加することにより該ブラウン管をカットオフするように
したことを特徴とする映像ミュート回路。
1. A first grit of a cathode ray tube for applying a video signal to a cathode, wherein a predetermined negative voltage is applied to one end of a fixed end, and a voltage applied to the first grit of the cathode ray tube is taken out from a movable end. And a transistor provided so that a predetermined positive voltage is applied to the other end of the fixed end of the variable resistor via the emitter and collector, and a video mute signal is provided at the base end of the transistor. When a voltage based on is applied, the emitter and collector of the transistor are turned off to cut off the positive voltage, and the cathode is cut off by applying only the negative voltage to the first grid. Video mute circuit characterized by.
【請求項2】 ベース端に正極性の映像ミュート信号が
入力されるエミッタ接地接続のNPN型の第1のトラン
ジスタと、ベース端に前記第1のトランジスタのコレク
タ電圧を分圧した所定の電圧が印加されたエミッタ接地
接続のNPN型の第2のトランジスタと、エミッタ端に
所定の正電圧が印加され、ベース端に前記第2のトラン
ジスタのコレクタ電圧を分圧した所定の電圧が印加され
たPNP型の第3のトランジスタと、固定端の一端に前
記第3のトランジスタのコレクタよりの正電圧が印加さ
れ、同固定端の他端に所定の負電圧が印加され、可動端
よりブラウン管の第1グリッドに電圧を供給する可変抵
抗器とを備え、前記映像ミュート信号の入力があったと
きには第3のトランジスタをオフして前記可変抵抗器に
対する正電圧を遮断するようにしたことを特徴とする映
像ミュート回路。
2. A grounded-emitter connected NPN-type first transistor to which a positive video mute signal is input to the base end, and a predetermined voltage obtained by dividing the collector voltage of the first transistor at the base end. An applied grounded-emitter connected NPN-type transistor, and a PNP to which a predetermined positive voltage is applied to the emitter end and a predetermined voltage obtained by dividing the collector voltage of the second transistor is applied to the base end. Type third transistor, and a positive voltage from the collector of the third transistor is applied to one end of the fixed end, a predetermined negative voltage is applied to the other end of the fixed end, and the first end of the cathode ray tube is applied from the movable end. A variable resistor for supplying a voltage to the grid, and when the video mute signal is input, the third transistor is turned off to shut off the positive voltage to the variable resistor. A video mute circuit characterized in that
【請求項3】 ベース端に負極性の映像ミュート信号が
入力されるエミッタ接地接続のNPN型の第1のトラン
ジスタと、ベース端に前記第1のトランジスタのコレク
タ電圧を分圧した所定の電圧が印加されたエミッタ接地
接続のNPN型の第2のトランジスタと、コレクタ端に
所定の正電圧が印加され、ベース端に前記第2のトラン
ジスタのコレクタ電圧を分圧した所定の電圧が印加され
たNPN型の第3のトランジスタと、固定端の一端に前
記第3のトランジスタのエミッタよりの正電圧が印加さ
れ、同固定端の他端に所定の負電圧が印加され、可動端
よりブラウン管の第1グリッドに電圧を供給する可変抵
抗器とを備え、前記映像ミュート信号の入力があったと
きには第3のトランジスタをオフして前記可変抵抗器に
対する正電圧を遮断するようにしたことを特徴とする映
像ミュート回路。
3. A NPN type first transistor with a grounded emitter connection to which a negative video mute signal is input to a base terminal, and a predetermined voltage obtained by dividing the collector voltage of the first transistor at a base terminal. An applied NPN-type second transistor of grounded-emitter connection, a predetermined positive voltage is applied to the collector end, and a predetermined voltage obtained by dividing the collector voltage of the second transistor is applied to the base end. Type third transistor, and a positive voltage from the emitter of the third transistor is applied to one end of the fixed end and a predetermined negative voltage is applied to the other end of the fixed end. A variable resistor for supplying a voltage to the grid, and when the video mute signal is input, the third transistor is turned off to shut off the positive voltage to the variable resistor. A video mute circuit characterized in that
JP6004551A 1994-01-20 1994-01-20 Video image mute circuit Pending JPH07212617A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6004551A JPH07212617A (en) 1994-01-20 1994-01-20 Video image mute circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6004551A JPH07212617A (en) 1994-01-20 1994-01-20 Video image mute circuit

Publications (1)

Publication Number Publication Date
JPH07212617A true JPH07212617A (en) 1995-08-11

Family

ID=11587191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6004551A Pending JPH07212617A (en) 1994-01-20 1994-01-20 Video image mute circuit

Country Status (1)

Country Link
JP (1) JPH07212617A (en)

Similar Documents

Publication Publication Date Title
GB2068198A (en) Automatic kinescope beam current limiter with sequential control modes
JPH03169179A (en) Signal processing device
US4581631A (en) Circuit arrangement for enhancing the sharpness of video signal edges
GB1601305A (en) Average beam current limiter
KR100192698B1 (en) Television receiver that controls display contrast based on the type of videos being displayed
JPH07212617A (en) Video image mute circuit
EP1042910B1 (en) Automatic screen saver
US4814880A (en) Blanking circuit for use in a display apparatus which has a cathode-ray tube
US4760450A (en) Limiter circuit for preventing blooming in a video display terminal
JP2787494B2 (en) Black level correction circuit
JPH09331542A (en) Primary color video signal output circuit, video image receiver and television receiver
JP3517003B2 (en) White peak control circuit
JPH0526863Y2 (en)
KR100252723B1 (en) Video system including apparatus for deactivating an automatic control arrangement
JPS6169279A (en) Television receiver
KR970006986Y1 (en) Black level correcting circuit
JPS6243399B2 (en)
JP2633291B2 (en) Blanking circuit
JPH0227655Y2 (en)
JPH0666928B2 (en) Video output circuit
JPS61146076A (en) Dc restoration circuit
JPH0514834A (en) Automatic brightness-limiter circuit for television receiver
JPH05905B2 (en)
JPH05268536A (en) Video signal mute circuit for television receiver
JPS62271575A (en) Adjusting method for spot cut-off of crt