JP2633291B2 - Blanking circuit - Google Patents

Blanking circuit

Info

Publication number
JP2633291B2
JP2633291B2 JP63091361A JP9136188A JP2633291B2 JP 2633291 B2 JP2633291 B2 JP 2633291B2 JP 63091361 A JP63091361 A JP 63091361A JP 9136188 A JP9136188 A JP 9136188A JP 2633291 B2 JP2633291 B2 JP 2633291B2
Authority
JP
Japan
Prior art keywords
transistor
blanking
base
npn
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63091361A
Other languages
Japanese (ja)
Other versions
JPH01264365A (en
Inventor
悦雄 船田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63091361A priority Critical patent/JP2633291B2/en
Publication of JPH01264365A publication Critical patent/JPH01264365A/en
Application granted granted Critical
Publication of JP2633291B2 publication Critical patent/JP2633291B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ブランキング信号により陰極線管をカット
オフさせ光らせなくするブランキング回路に係り、特に
走査期間中においても良好に陰極線管をカットオフでき
るブランキング回路に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a blanking circuit that cuts off a cathode ray tube by a blanking signal and does not emit light, and more particularly, cuts off a cathode ray tube well even during a scanning period. A possible blanking circuit.

〔従来の技術〕[Conventional technology]

陰極線管(以下CRT)を用いたラスタースキャン形デ
ィスプレイ装置では、電子ビーム偏向の帰線期間中CRT
に帰線が光らないようにビデオ入力信号は黒レベルに固
定されている。しかし、ブライトボリュームを上げて黒
レベルが、ある程度明るくなるような使用状態において
も、帰線が現れなくするために、偏向の帰線期間中CRT
をカートオフさせるブランキング回路が設けられてい
る。このCRTをカットオフさせる方法としては、CRTのカ
ソードに正のカットオフ電圧を与える方法としてCRTの
第1グリッドに負のカットオフ電圧を与える方法が知ら
れている(基本テレビジョン技術,村上正明著,電子技
術出版株式会社,p275−277)。そしてCRTをカットオフ
させて、ブランキング動作を行うブランキング回路の一
例を第3図に示す。第3図においてトランジスタ2はエ
ミッタ接地増幅回路を形成し、トランジスタ1はベース
接地増幅回路を形成する。そしてこのトランジスタ2の
コレクタとトランジスタのエミッタとが接続されたいわ
ゆるカスコードアンプ形式のビデオ出力増幅回路を形成
する。ビデオ入力信号はトランジスタ2のベースに入力
され、トランジスタ1のコレクタに接続された負荷抵抗
11に現れる電圧降下でCRT20のカソードを駆動する。ま
たトランジスタ3及びトランジスタ4は、抵抗12、抵抗
13、抵抗14によりブランキング回路を形成する。ブラン
キング信号はトランジスタ4のベースに抵抗14を介し
て、ブランキング動作時に“H"レベルとなる信号を入力
する。このブランキング信号により、トランジスタ4は
“ON"状態となり、抵抗13を通してトランジスタ3のベ
ースに順方向バイアスが与えられる。この結果トランジ
スタ3は“ON"状態となり、トランジスタ1のベース・
エミッタ間はトランジスタ3により短絡され、トランジ
スタ1はカットオフ状態となる。トランジスタ1がカッ
トオフさせることにより、CRT20のカソード電位は電源
電圧Vcc1に達して、CRT20がカットオフ状態となりブラ
ンキング動作が行われる。
In a raster scan type display device using a cathode ray tube (CRT), the CRT is used during the retrace period of electron beam deflection.
The video input signal is fixed at the black level so that no retrace will occur. However, even in the use condition where the black level is increased to some extent by increasing the brightness volume, the CRT is used during the deflection retrace period to prevent the retrace from appearing.
A blanking circuit for turning off the cart is provided. As a method of cutting off the CRT, a method of applying a negative cutoff voltage to the first grid of the CRT is known as a method of applying a positive cutoff voltage to the cathode of the CRT (Basic Television Technology, Masaaki Murakami) Author, Electronic Technology Publishing Co., Ltd., p. 275-277). FIG. 3 shows an example of a blanking circuit that performs a blanking operation by cutting off the CRT. In FIG. 3, transistor 2 forms a common emitter amplifier circuit, and transistor 1 forms a common base amplifier circuit. Then, a so-called cascode amplifier type video output amplifier circuit in which the collector of the transistor 2 and the emitter of the transistor are connected is formed. The video input signal is input to the base of transistor 2 and the load resistance connected to the collector of transistor 1
The voltage drop appearing at 11 drives the cathode of CRT20. The transistors 3 and 4 have a resistance of 12,
13, a blanking circuit is formed by the resistor 14. As the blanking signal, a signal which becomes “H” level during the blanking operation is input to the base of the transistor 4 via the resistor 14. The transistor 4 is turned on by the blanking signal, and a forward bias is applied to the base of the transistor 3 through the resistor 13. As a result, the transistor 3 is turned on, and the base of the transistor 1
The emitter is short-circuited by the transistor 3, and the transistor 1 is cut off. When the transistor 1 is cut off, the cathode potential of the CRT 20 reaches the power supply voltage Vcc1, the CRT 20 is cut off, and a blanking operation is performed.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

第3図に示した上記従来技術によるブランキング回路
では、映像信号の存在する走査期間中のブランキング動
作については考慮がなされておらず、トランジスタ1の
ベース・エミッタ間を短絡するトランジスタ3の高周波
領域でのコレクタ・エミッタ間飽和電圧増加について
は、問題とされていなかった。
In the blanking circuit according to the prior art shown in FIG. 3, no consideration is given to the blanking operation during the scanning period in which a video signal is present, and the high frequency of the transistor 3 for short-circuiting between the base and the emitter of the transistor 1 is not considered. The increase in the collector-emitter saturation voltage in the region has not been considered a problem.

しかし近年、大画面,高輝度化の要求から赤・緑・青
それぞれ各色2本の合計6本のCRTを用いて、スクリー
ン上に画像を映出するプロジェクションテレビでは、コ
ンバーゼンス調整時に調整用パターン信号を各CRTごと
に選択して映出する必要がある。このため選択されたCR
Tにのみ調整パターンを映出するために、ビデオ信号の
存在する期間つまり走査期間にもCRTにブランキングを
かけ、CRTの選択をする必要が生じてくる。このように
走査期間中にCRTをブランキングする場合においては、
第3図に示したトランジスタ3の高周波領域での飽和電
圧増加により、映像信号の高域成分がブランキングされ
ずにCRTに映出されるという問題が生じてくる。この現
象は特にビエオ周波数帯域が、広帯域化された時に特に
問題となる。
However, in recent years, projection televisions that project images on the screen using a total of six CRTs, two for each color of red, green, and blue, due to the demand for large screens and high brightness, require adjustment pattern signals during convergence adjustment. Must be selected and projected for each CRT. CR selected for this
In order to display the adjustment pattern only on T, it is necessary to blank the CRT also during the period in which the video signal exists, that is, during the scanning period, and to select the CRT. When blanking the CRT during the scanning period as described above,
Due to the increase in the saturation voltage of the transistor 3 in the high frequency region shown in FIG. 3, a problem arises in that the high frequency component of the video signal is displayed on the CRT without blanking. This phenomenon is particularly problematic when the bio frequency band is widened.

本発明の目的は、上記のように走査期間中にCRTのブ
ランキングを良好に行うことのできるブランキング回路
を提供することにある。
An object of the present invention is to provide a blanking circuit capable of satisfactorily blanking a CRT during a scanning period as described above.

〔問題点を解決するための手段〕[Means for solving the problem]

上記目的は、第3図に示したトランジスタ1のベース
電位に対して、トランジスタ3のエミッタ電位を高くし
ておくことにより達成される。
The above object is achieved by making the emitter potential of the transistor 3 higher than the base potential of the transistor 1 shown in FIG.

〔作用〕[Action]

この場合、トランジスタ3がON状態の時、トランジス
タ1のベース・エミッタ間電位は逆バイアス状態とな
り、トランジスタ1をカットオフすることができる。
In this case, when the transistor 3 is in the ON state, the potential between the base and the emitter of the transistor 1 is in a reverse bias state, so that the transistor 1 can be cut off.

また、トランジスタ3の高周波領域での飽和電圧が問
題となるビデオ帯域においては、トランジスタ3のコレ
クタ・エミッタ間電圧が引き上げられているため、トラ
ンジスタ3の高周波領域での飽和電圧増加を補償するこ
とができる。
Further, in a video band in which the saturation voltage of the transistor 3 in the high-frequency region becomes a problem, the voltage between the collector and the emitter of the transistor 3 is raised, so that an increase in the saturation voltage of the transistor 3 in the high-frequency region can be compensated. it can.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1図により説明する。第
1図において、トランジスタ2が形成するエミッタ接地
増幅回路とトランジスタ1が形成するベース接地増幅回
路の縦続接続によりCRT20のカソードを駆動するビデオ
出力回路を構成する。ビデオ力信号40はトランジスタ2
のベースに入力され、増幅された信号がトランジスタ2
及びトランジスタ1のコレクタ電流となり、負荷抵抗11
に生ずる電圧降下によりCRT20のカソードが駆動され
る。ここでトランジスタ1のベース電位は電源電圧Vcc2
より抵抗15を介して、ツェナーダイオード6でVcc2より
低い電圧Vzに固定されている。またトランジスタ3、ト
ランジスタ4はトランジスタ1をカットオフさせブラン
キング動作を行うブランキング回路である。ブランキン
グ信号はブランキング動作時に“H"レベルとなる信号
が、抵抗14を介してトランジスタ4のベースに入力され
る。このブランキング信号が“H"レベルの時、トランジ
スタ4は“ON"状態となりトランジスタ3のベースには
抵抗13、トランジスタ4を介して順方向バイアス電圧が
与えられる。これによりトランジスタ3は“ON"状態と
なり、トランジスタ1のエミッタ電位はベース電位より
高くなる。このためトランジスタ1はカットオフ状態と
なり、CRT20のカソード電位は電源電圧Vcc1に達し、CRT
20はブランキングされる。この時トランジスタ2により
増幅されたビデオ信号はトランジスタ2のコレクタ電流
として電源電圧Vcc2よりトランジスタ3を通してトラン
ジスタ2のコレクタへと流れる。ここでトランジスタ1
の順方向ベース・エミッタ間電圧をVBE1とすると、トラ
ンジスタ2のコレクタ電流の高周波成分により増加した
トランジスタ3のコレクタ・エミッタ間飽和電圧がVcc2
−Vz+VBE1以下であれば、ビデオ入力信号40によらずト
ランジスタ1を完全にカットオフすることができる。よ
ってトランジスタ3の高周波領域での飽和電圧を補償す
ることができる。またブランキング信号が“L"レベルの
時、トランジスタ4は“OFF"状態となり、トランジスタ
3のベース電位が抵抗12を介してエミッタ電位と等しく
なるため、“OFF"状態となる。よってトランジスタ2の
コレクタ電流は全てトランジスタ1のコレクタ電流とな
り、CRT20に映像が映出される。
Hereinafter, an embodiment of the present invention will be described with reference to FIG. In FIG. 1, a video output circuit for driving the cathode of the CRT 20 is formed by cascade connection of a common emitter amplifier circuit formed by a transistor 2 and a common base amplifier circuit formed by a transistor 1. Video force signal 40 is transistor 2
Is input to the base of the
And the collector current of the transistor 1, and the load resistance 11
, The cathode of the CRT 20 is driven. Here, the base potential of the transistor 1 is the power supply voltage Vcc2
The voltage is fixed to a voltage Vz lower than Vcc2 by the Zener diode 6 via the resistor 15. The transistors 3 and 4 are blanking circuits that perform a blanking operation by cutting off the transistor 1. As the blanking signal, a signal which becomes “H” level during the blanking operation is input to the base of the transistor 4 via the resistor 14. When this blanking signal is at the “H” level, the transistor 4 is turned “ON”, and a forward bias voltage is applied to the base of the transistor 3 via the resistor 13 and the transistor 4. As a result, the transistor 3 is turned on, and the emitter potential of the transistor 1 becomes higher than the base potential. Therefore, the transistor 1 is cut off, the cathode potential of the CRT 20 reaches the power supply voltage Vcc1, and the CRT 20
20 is blanked. At this time, the video signal amplified by the transistor 2 flows from the power supply voltage Vcc2 through the transistor 3 to the collector of the transistor 2 as the collector current of the transistor 2. Where transistor 1
If the forward base-emitter voltage of the transistor 3 is V BE1 , the collector-emitter saturation voltage of the transistor 3 increased by the high-frequency component of the collector current of the transistor 2 becomes Vcc2
If −Vz + V BE1 or less, the transistor 1 can be completely cut off regardless of the video input signal 40. Therefore, the saturation voltage of the transistor 3 in a high frequency region can be compensated. When the blanking signal is at the “L” level, the transistor 4 is in the “OFF” state, and the base potential of the transistor 3 is equal to the emitter potential via the resistor 12, so that the transistor 3 is in the “OFF” state. Therefore, all the collector currents of the transistor 2 become the collector currents of the transistor 1, and an image is displayed on the CRT 20.

次に第2の一実施例を第2図を用いて説明する。第2
図において、第1図と同一の部分については同一の記号
を用いると共に、同一動作部分については説明を省略す
る。第2図においてブランキング信号は、ブランキング
動作時に“L"レベルになる信号がトランジスタ4のベー
スに与えられる。まずこのブランキング信号が“L"レベ
ルの時、トランジスタ4は“OFF"状態となる。そしてト
ランジスタ5のベース電位は、電源電圧Vcc2を抵抗12、
抵抗13、抵抗16により分圧した電位が与えられる。この
分圧した電位をトランジスタ1のベース電位Vzにより高
く設定することにより、トランジスタ1のベース・エミ
ッタ間電圧は順方向ベース・エミッタ間電圧より低くな
るため、トランジスタ1はカットオフ状態となり、CRT2
0がブランキングされる。またトランジスタ4に入力さ
れるブランキング信号が“H"レベルの時、トランジスタ
4は“ON"状態となり、トランジスタ5のベース電位
は、電源電圧Vcc2を抵抗12,抵抗13で分圧した値とな
る。この分圧した値をトランジスタ1のベース電位より
低く設定することにより、トランジスタ5はカットオフ
される。このため、CRT20には映像が映出される。ここ
で抵抗12をR12、抵抗13をR13、抵抗16をR16とした時 なる条件を満たす事により、上記動作は達成される。ま
たブランキング動作時、トランジスタ2に流れるコレク
タ電流は電源電圧Vcc2よりトランジスタ5を通して供給
される。ここでトランジスタ5の順方向ベース・エミッ
タ間電圧をVBE5とした時、トランジスタ2のコレクタ電
流の高周波成分により増加するトランジスタ5のコレク
タ・エミッタ間飽和電圧が 以下であれば、ビデオ入力信号40にかかわらず、トラン
ジスタ1を完全にカットオフすることができ、トランジ
スタ5の高周波領域での飽和電圧を補償することができ
る。
Next, a second embodiment will be described with reference to FIG. Second
In the figure, the same symbols are used for the same parts as in FIG. 1, and the description of the same operation parts is omitted. In FIG. 2, a signal which becomes “L” level during the blanking operation is supplied to the base of the transistor 4 as the blanking signal. First, when this blanking signal is at the “L” level, the transistor 4 is in the “OFF” state. The base potential of the transistor 5 is obtained by connecting the power supply voltage Vcc2 to the resistor 12,
The potential divided by the resistors 13 and 16 is given. By setting the divided potential higher than the base potential Vz of the transistor 1, the base-emitter voltage of the transistor 1 becomes lower than the forward base-emitter voltage.
0 is blanked. When the blanking signal input to the transistor 4 is at the “H” level, the transistor 4 is in the “ON” state, and the base potential of the transistor 5 is a value obtained by dividing the power supply voltage Vcc 2 by the resistors 12 and 13. . By setting the divided value lower than the base potential of the transistor 1, the transistor 5 is cut off. Therefore, an image is displayed on the CRT 20. Here, when the resistance 12 is R 12 , the resistance 13 is R 13 , and the resistance 16 is R 16 The above operation is achieved by satisfying the following conditions. In the blanking operation, the collector current flowing through the transistor 2 is supplied from the power supply voltage Vcc2 through the transistor 5. Here, when the forward base-emitter voltage of the transistor 5 is V BE5 , the collector-emitter saturation voltage of the transistor 5 which increases due to the high-frequency component of the collector current of the transistor 2 becomes In the following case, the transistor 1 can be completely cut off regardless of the video input signal 40, and the saturation voltage of the transistor 5 in the high frequency region can be compensated.

〔発明の効果〕〔The invention's effect〕

本発明によれば、ベース接地型増幅回路を形成するト
ランジスタのエミッタ電位を引き上げて、順方向ベース
・エミッタ間電圧以下となるように動作するスイッチ動
作用トランジスタの高周波領域での飽和電圧増加を補償
することができるので、映像信号の存在する走査期間中
においても完全にCRTをブランキングさせることができ
る。以上本発明はビデオ信号が広帯域化された時非常に
効果的である。そして、プロジェクションテレビにおい
てはコンバーゼンス調整用のパターン信号を映出するCR
Tの選択が、ビデオ出力増幅回路をカットオフさせるこ
とで選択でき、また帰線期間に文字信号を重畳された文
字放送においても良好なブランキングを行うことができ
る。
According to the present invention, the emitter potential of the transistor forming the grounded base type amplifier circuit is raised to compensate for the increase in the saturation voltage in the high frequency region of the switching transistor which operates so as to be lower than the forward base-emitter voltage. Therefore, the CRT can be completely blanked even during the scanning period in which the video signal exists. As described above, the present invention is very effective when the video signal is widened. In a projection television, a CR that projects a pattern signal for convergence adjustment is used.
Selection of T can be selected by cutting off the video output amplifier circuit, and good blanking can be performed even in a text broadcast in which a text signal is superimposed during a blanking period.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例としてのブランキング回路を
示す回路図、第2図は本発明による第2の実施例として
のブランキング回路を示す回路図、第3図は従来方式の
ブランキング回路を示す回路図、である。 1,2,3,4,5……トランジスタ 6……ツェナーダイオード 20……ブラウン管(CRT) 30……ブランキング信号 40……ビデオ入力信号
FIG. 1 is a circuit diagram showing a blanking circuit as one embodiment of the present invention, FIG. 2 is a circuit diagram showing a blanking circuit as a second embodiment according to the present invention, and FIG. FIG. 3 is a circuit diagram illustrating a ranking circuit. 1,2,3,4,5 ... Transistor 6 ... Zener diode 20 ... CRT (CRT) 30 ... Blanking signal 40 ... Video input signal

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】陰極線管ディスプレイにおいて、映像信号
を増幅出力して陰極線管のカソードを駆動するベース接
地増幅回路を形成する所のNPN接合形トランジスタ
(1)を第1のトランジスタとして、該第1のトランジ
スタ(1)のエミッタに、第2のトランジスタであるPN
P接合形トランジスタ(3)のコレクタを接続し、該第
2のトランジスタ(3)のエミッタを前記第1のNPN接
合形トランジスタ(1)のベース電位より高い固定電位
に接続し、ブランキング信号源を前記第2のPNP接合形
トランジスタ(3)のベースに接続することにより、ブ
ランキング期間に前記第2のPNP接合形トランジスタ
(3)をオンさせ、それにより前記第1のNPN接合形ト
ランジスタ(1)をカットオフさせて陰極線管をブラン
キングさせることを特徴とするブランキング回路。
In a cathode ray tube display, an NPN junction type transistor (1) for forming a grounded base amplifier circuit for amplifying and outputting a video signal and driving a cathode of the cathode ray tube is used as a first transistor. Of the second transistor, PN,
A collector of a P-junction transistor (3) is connected, an emitter of the second transistor (3) is connected to a fixed potential higher than a base potential of the first NPN junction transistor (1), and a blanking signal source is connected. To the base of the second PNP-junction transistor (3) to turn on the second PNP-junction transistor (3) during the blanking period, thereby allowing the first NPN-junction transistor (3) to turn on. A blanking circuit characterized in that the cathode ray tube is blanked by cutting off 1).
【請求項2】陰極線管ディスプレイにおいて、映像信号
を増幅出力して陰極線管のカソードを駆動するベース接
地増幅回路を形成する所のNPN接合形トランジスタ
(1)を第1のトランジスタとして、該第1のトランジ
スタ(1)のエミッタに、第2のトランジスタであるNP
N接合形トランジスタ(5)のエミッタを接続し、該第
2のトランジスタ(5)のコレクタを前記第1のNPN整
合形トランジスタ(1)のベース電位より高い電位に接
続し、ブランキング信号線を前記第2のNPN接合形トラ
ンジスタ(5)のベースに接続することにより、ブラン
キング期間に前記第2のNPN接合形トランジスタ(5)
のベース電位を前記第1のNPN接合形トランジスタ
(1)のベース電位より高くし、それにより、前記第1
のNPN接合形トランジスタ(1)をカットオフさせて陰
極線管をブランキングさせることを特徴とするブランキ
ング回路。
2. A cathode ray tube display comprising: a first NPN junction type transistor for forming a grounded base amplifier circuit for amplifying and outputting a video signal to drive a cathode of the cathode ray tube; The transistor (1) has an emitter connected to the second transistor NP
The emitter of the N-junction transistor (5) is connected, the collector of the second transistor (5) is connected to a potential higher than the base potential of the first NPN matched transistor (1), and the blanking signal line is connected. By connecting to the base of the second NPN junction transistor (5), the second NPN junction transistor (5)
The base potential of the first NPN transistor (1) is higher than that of the first NPN junction transistor (1).
A blanking circuit characterized in that the NPN junction type transistor (1) is cut off to blank the cathode ray tube.
JP63091361A 1988-04-15 1988-04-15 Blanking circuit Expired - Lifetime JP2633291B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63091361A JP2633291B2 (en) 1988-04-15 1988-04-15 Blanking circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63091361A JP2633291B2 (en) 1988-04-15 1988-04-15 Blanking circuit

Publications (2)

Publication Number Publication Date
JPH01264365A JPH01264365A (en) 1989-10-20
JP2633291B2 true JP2633291B2 (en) 1997-07-23

Family

ID=14024245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63091361A Expired - Lifetime JP2633291B2 (en) 1988-04-15 1988-04-15 Blanking circuit

Country Status (1)

Country Link
JP (1) JP2633291B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6238375A (en) * 1985-08-13 1987-02-19 Japan Radio Co Ltd Antenna input circuit for direction detector
JPS6250018U (en) * 1985-09-19 1987-03-27
JPH0759041B2 (en) * 1985-11-15 1995-06-21 ソニー株式会社 Blanking circuit

Also Published As

Publication number Publication date
JPH01264365A (en) 1989-10-20

Similar Documents

Publication Publication Date Title
US4587495A (en) Cascode amplifier with an improved biasing arrangement
JP2968609B2 (en) Television on-screen display
JPH0229169A (en) Wide band ab class crt cathode drive circuit
JPH0787354A (en) Beam-scanning-speed modulation apparatus with svm disabling circuit
JP2633291B2 (en) Blanking circuit
US4622589A (en) Television receiver on-screen character display
US5726540A (en) Transient enhancement circuit for CRT amplifier
JP3628050B2 (en) Image display device having beam scanning velocity modulation
US6297600B1 (en) Blanked dynamic focus power supply transient elimination
US6211908B1 (en) Television apparatus with supplementary kinescope blanking and spot burn protection circuitry
JPH0450700Y2 (en)
US5757340A (en) Amplifier with a second active element being cascode connected to a first active element and having a control electrode connected to a constant voltage
JPH0617371Y2 (en) Display tv equipment
JP2973910B2 (en) Circuit for adjusting signal coring threshold
JP3058900B2 (en) Scan speed modulation circuit
KR100743433B1 (en) Method for preventing focus flutter in tv receivers and monitors and a kine driver circuit
JP2501567Y2 (en) Receiver
JP2501568Y2 (en) Receiver
JPH0741257Y2 (en) Luminance signal correction circuit for television receiver
KR830000790B1 (en) Color TV Receiver
US5216508A (en) Wide-band cathode-ray tube driving circuit
JPS6133753Y2 (en)
JPS5854379A (en) Braun tube driving circuit
JPH05236491A (en) Picture tube drive circuit
JPH0670336A (en) White level signal control circuit