JPH08168020A - Picture quality correcting device - Google Patents

Picture quality correcting device

Info

Publication number
JPH08168020A
JPH08168020A JP6309108A JP30910894A JPH08168020A JP H08168020 A JPH08168020 A JP H08168020A JP 6309108 A JP6309108 A JP 6309108A JP 30910894 A JP30910894 A JP 30910894A JP H08168020 A JPH08168020 A JP H08168020A
Authority
JP
Japan
Prior art keywords
selection circuit
circuit
output
selects
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6309108A
Other languages
Japanese (ja)
Inventor
Keiji Hatanaka
惠司 畠中
Makoto Kumano
眞 熊野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6309108A priority Critical patent/JPH08168020A/en
Publication of JPH08168020A publication Critical patent/JPH08168020A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To provide a picture quality correcting device which not only emphasizes the contour of an input image signal, but also removes a noise. CONSTITUTION: The input image signal having its high frequency range emphasized through an HPF 11 is inputted to a 1st nonlinear circuit 12 which removes a fine level and a 2nd nonlinear circuit 13 which limits a signal having a large amplitude to extract a signal corresponding to countour information and a noise component. Those signals are switched by an SW13 and an SW17 and then added to or subtracted from the input image signal to emphasize the countour and remove the noise.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、画像信号の画質を改
善するための画質補正装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image quality correction device for improving the image quality of image signals.

【0002】[0002]

【従来の技術】従来の画質補正装置装置としては、例え
ば特開昭61−71773号公報に示された輪郭強調回
路がある。これを図9に示す。この従来例は、レジスタ
1,2、乗算器3,4,5、加算器6,7およびリミッ
タ回路8で構成され、入力信号aが供給されるとレジス
タ1により1段遅延した信号bと、レジスタ2により2
段遅延した信号cを作成する。信号aに乗算器3におい
て係数−1を乗じ、信号bに乗算器4において係数2を
乗じ、レジスタ2の出力信号cに乗算器5において係数
−1を乗じ、その各々の出力を加算器6で加えることに
より輪郭強調信号ESを得る。輪郭強調信号ESは、リ
ミッタ回路8に入力され出力レベルを制限された信号E
S´となり、加算器7において信号bと加えられ輪郭強
調された画像信号となり出力される。
2. Description of the Related Art As a conventional image quality correction device, for example, there is a contour emphasis circuit disclosed in Japanese Patent Laid-Open No. 61-71773. This is shown in FIG. This conventional example is composed of registers 1 and 2, multipliers 3, 4 and 5, adders 6 and 7, and a limiter circuit 8. When an input signal a is supplied, a signal b delayed by one stage by the register 1, 2 by register 2
A signal c delayed by a stage is created. The signal a is multiplied by the coefficient −1 in the multiplier 3, the signal b is multiplied by the coefficient 2 in the multiplier 4, the output signal c of the register 2 is multiplied by the coefficient −1 in the multiplier 5, and the respective outputs are added by the adder 6 Then, the contour enhancement signal ES is obtained by adding. The contour emphasis signal ES is input to the limiter circuit 8 and the output level of the signal E is limited.
S'becomes, which is added to the signal b in the adder 7 and is output as an edge-enhanced image signal.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、従来例
では、入力信号の輪郭強調を行うことは可能であるが、
入力信号にノイズが重畳されている場合は、このノイズ
を除去することは不可能である。
However, in the conventional example, although it is possible to enhance the contour of the input signal,
When noise is superimposed on the input signal, it is impossible to remove this noise.

【0004】本発明は上記のような問題点を解消するた
めになされたもので、入力信号の輪郭強調のみならず、
ノイズの除去も行える画質補正装置を提供することを目
的としている。
The present invention has been made in order to solve the above problems, and not only enhances the contour of an input signal, but also
It is an object of the present invention to provide an image quality correction device that can also remove noise.

【0005】[0005]

【課題を解決するための手段】請求項1の画質補正装置
は、入力画像信号の高域を強調する高域強調フィルタ
と、このフィルタ出力の微小振幅成分または微小振幅成
分および大振幅成分を抑圧する第一の非線形回路と、上
記フィルタ出力の大振幅成分を抑圧する第二の非線形回
路と、上記第一または第二の非線形回路の出力を選択す
る第一の選択回路と、上記入力画像信号と上記第一の選
択回路の出力の加算結果および減算結果を出力する演算
器と、上記演算器の加算結果または減算結果を選択する
第二の選択回路を備えたものである。
According to a first aspect of the present invention, there is provided an image quality correction apparatus, wherein a high-frequency emphasis filter for emphasizing a high frequency band of an input image signal and a small amplitude component of the filter output or a small amplitude component and a large amplitude component are suppressed. A first non-linear circuit, a second non-linear circuit that suppresses a large amplitude component of the filter output, a first selection circuit that selects the output of the first or second non-linear circuit, and the input image signal And an arithmetic unit for outputting the addition result and the subtraction result of the output of the first selection circuit, and a second selection circuit for selecting the addition result or the subtraction result of the arithmetic unit.

【0006】請求項2の画質補正装置は、上記第一の選
択回路が上記第一の非線形回路を選択したときには上記
第二の選択回路が加算結果を選択し、上記第一の選択回
路が上記第二の非線形回路を選択したときには上記第二
の選択回路が減算結果を選択するように連動させる手段
を備えたものである。
According to another aspect of the image quality correction apparatus, when the first selection circuit selects the first nonlinear circuit, the second selection circuit selects an addition result, and the first selection circuit selects the addition result. When the second non-linear circuit is selected, the second selection circuit is provided with means for interlocking to select the subtraction result.

【0007】請求項3の画質補正装置は、入力画像信号
の中域を強調する中域強調フィルタと、上記入力画像信
号の高域を強調する高域強調フィルタと、上記中域強調
フィルタまたは高域強調フィルタの出力信号を選択する
第三の選択回路と、この選択信号の微小振幅成分または
微小振幅成分および大振幅成分を抑圧する第一の非線形
回路と、上記選択信号の大振幅成分を抑圧する第二の非
線形回路と、上記第一または第二の非線形回路の出力を
選択する第一の選択回路と、上記入力画像信号と上記第
一の選択回路の出力の加算結果および減算結果を出力す
る演算器と、上記演算器の加算結果または減算結果を選
択する第二の選択回路を備えたものである。
According to another aspect of the image quality correction device of the present invention, a mid-range emphasis filter for emphasizing a mid-range of an input image signal, a high-range emphasis filter for emphasizing a high range of the input image signal, the mid-range emphasis filter or the high-range emphasizing filter. A third selection circuit that selects the output signal of the band emphasis filter, a first nonlinear circuit that suppresses the minute amplitude component or the minute amplitude component and the large amplitude component of the selection signal, and a large amplitude component of the selection signal A second non-linear circuit, a first selection circuit that selects the output of the first or second non-linear circuit, and an addition result and a subtraction result of the input image signal and the output of the first selection circuit And a second selection circuit for selecting an addition result or a subtraction result of the above arithmetic unit.

【0008】請求項4の画質補正装置は、上記第三の選
択回路が上記中域強調フィルタを選択したときには上記
第一の選択回路が上記第一の非線形回路を選択するとと
もに上記第二の選択回路が加算結果を選択し、上記第三
の選択回路が上記高域強調フィルタを選択したときには
上記第一の選択回路が上記第二の非線形回路を選択する
とともに上記第二の選択回路が減算結果をそれぞれ選択
するように連動させる手段を備えたものである。
According to another aspect of the image quality correction apparatus of the present invention, the first selection circuit selects the first non-linear circuit and the second selection circuit when the third selection circuit selects the mid-range emphasis filter. When the circuit selects the addition result and the third selection circuit selects the high-frequency emphasis filter, the first selection circuit selects the second nonlinear circuit and the second selection circuit subtracts the result. It is provided with a means for interlocking to select each.

【0009】請求項5の画質補正装置は、入力画像信号
の中域を強調する中域強調フィルタと、上記入力画像信
号の高域を強調する高域強調フィルタと、上記中域強調
フィルタと上記高域強調フィルタの出力を加算する加算
器と、上記中域強調フィルタの出力,上記高域強調フィ
ルタの出力または上記加算器の出力を選択する第四の選
択回路と、この選択信号の微小振幅成分または微小振幅
成分および大振幅成分を抑圧する第一の非線形回路と、
上記選択信号の大振幅成分を抑圧する第二の非線形回路
と、上記第一または第二の非線形回路の出力を選択する
第一の選択回路と、上記入力画像信号と上記第一の選択
回路の出力の加算結果および減算結果を出力する演算器
と、上記演算器の加算結果または減算結果を選択する第
二の選択回路を備えたものである。
An image quality correction apparatus according to a fifth aspect of the present invention is a mid-range emphasis filter that emphasizes a middle range of an input image signal, a high range emphasis filter that emphasizes a high range of the input image signal, the middle range emphasis filter, and the above-mentioned middle range emphasis filter. An adder that adds the outputs of the high-frequency emphasis filter, a fourth selection circuit that selects the output of the middle-frequency emphasis filter, the output of the high-frequency emphasis filter, or the output of the adder, and a small amplitude of this selection signal. A first nonlinear circuit for suppressing a component or a small amplitude component and a large amplitude component,
A second non-linear circuit for suppressing a large amplitude component of the selection signal, a first selection circuit for selecting the output of the first or second non-linear circuit, the input image signal and the first selection circuit An arithmetic unit for outputting the addition result and the subtraction result of the output and a second selection circuit for selecting the addition result or the subtraction result of the arithmetic unit are provided.

【0010】請求項6の画質補正装置は、上記第四の選
択回路が上記中域強調フィルタを選択したときには上記
第一の選択回路が上記第一の非線形回路を選択するとと
もに上記第二の選択回路が加算結果をそれぞれ選択し、
上記第四の選択回路が上記加算器の出力を選択したとき
には上記第一の選択回路が上記第一の非線形回路を選択
するとともに上記第二の選択回路が加算結果を選択し、
上記第四の選択回路が上記高域強調フィルタを選択した
ときには、上記第一の選択回路が上記第二の非線形回路
を選択するとともに上記第二の選択回路が減算結果をそ
れぞれ選択するように連動させる手段を備えたものであ
る。
According to another aspect of the image quality correction apparatus of the present invention, when the fourth selection circuit selects the mid-range emphasis filter, the first selection circuit selects the first non-linear circuit and the second selection circuit. The circuit selects each addition result,
When the fourth selection circuit selects the output of the adder, the first selection circuit selects the first nonlinear circuit and the second selection circuit selects the addition result,
When the fourth selection circuit selects the high-frequency emphasis filter, the first selection circuit selects the second nonlinear circuit and the second selection circuit selects the subtraction result. It is equipped with a means to make it.

【0011】請求項7の画質補正装置は、請求項1,請
求項3または請求項5において、上記演算回路および上
記第二の選択回路で構成された部分を、上記第一の選択
回路の出力と上記第一の選択回路の出力の論理を反転し
た信号のいずれか選択する第五の選択回路と、一または
0値のいずれかを選択する第六の選択回路と、上記入力
画像信号と上記第五の選択回路の出力と上記第六の選択
回路の出力を加算する加算器で構成したものである。
According to a seventh aspect of the present invention, in the image quality correction apparatus according to the first aspect, the third aspect or the fifth aspect, the portion formed by the arithmetic circuit and the second selection circuit is output from the first selection circuit. And a fifth selection circuit for selecting one of the signals obtained by inverting the output logic of the first selection circuit, a sixth selection circuit for selecting either one or 0 value, the input image signal and the above It is composed of an adder for adding the output of the fifth selection circuit and the output of the sixth selection circuit.

【0012】[0012]

【作用】請求項1の発明によれば、中高域強調フィルタ
により抜きだした信号を、非線形回路により非線形処理
をした後、入力画像信号と加算することにより、輪郭強
調を行い、減算することによりノイズの除去を行う。
According to the first aspect of the present invention, the signal extracted by the mid-high range emphasis filter is subjected to the non-linear processing by the non-linear circuit, and then added to the input image signal to enhance the contour and subtract the contour. Remove noise.

【0013】請求項2の発明によれば、2つある選択回
路を1つの制御信号を用いて制御することにより、2つ
ある選択回路を連動させて動作する。
According to the second aspect of the present invention, by controlling the two selection circuits using one control signal, the two selection circuits operate in conjunction with each other.

【0014】請求項3の発明によれば、中域強調フィル
タにより抜きだした信号を、非線形回路により非線形処
理をした後、入力画像信号と加算することにより、輪郭
強調を行い、さらに高域強調フィルタにより抜きだした
信号を、非線形回路により非線形処理をした後、入力画
像信号と減算することによりノイズの除去を行う。
According to the third aspect of the present invention, the signal extracted by the mid-range emphasis filter is subjected to non-linear processing by the non-linear circuit and then added to the input image signal to perform contour emphasis, and further high-frequency emphasis. The signal extracted by the filter is subjected to non-linear processing by a non-linear circuit and then subtracted from the input image signal to remove noise.

【0015】請求項4の発明によれば、3つある選択回
路を1つの制御信号を用いて制御することにより、3つ
ある選択回路を連動させて動作する。
According to the fourth aspect of the invention, the three selection circuits are controlled by using one control signal, so that the three selection circuits operate in conjunction with each other.

【0016】請求項5の発明によれば、中域強調フィル
タにより抜きだした信号を、非線形回路により非線形処
理をした後、入力画像信号と加算することにより、輪郭
強調を行い、また高域強調フィルタにより抜きだした信
号を、非線形回路により非線形処理をした後、入力画像
信号と減算することによりノイズの除去を行い、さらに
中域強調フィルタと高域強調フィルタの出力を加算した
信号を非線形回路により非線形処理をした後、入力画像
信号と加算することにより、輪郭強調および後段に挿入
されるD/Aコンバータにおけるアパーチャ効果により
生じる高域信号の低下の補正を行う。
According to the fifth aspect of the invention, the signal extracted by the mid-range emphasis filter is subjected to non-linear processing by the non-linear circuit and then added to the input image signal to perform contour emphasis and high-frequency emphasis. The signal extracted by the filter is subjected to non-linear processing by the non-linear circuit, noise is removed by subtracting it from the input image signal, and the signal obtained by adding the output of the mid-range emphasis filter and high-range emphasis filter is added to the non-linear circuit. After performing the non-linear processing by, the signal is added to the input image signal to correct the edge enhancement and the reduction of the high frequency signal caused by the aperture effect in the D / A converter inserted in the subsequent stage.

【0017】請求項6の発明によれば、3つある選択回
路を1つの制御信号を用いて制御することにより、3つ
ある選択回路を連動させて動作する。
According to the sixth aspect of the invention, the three selection circuits are controlled by using one control signal, so that the three selection circuits operate in conjunction with each other.

【0018】請求項7の発明によれば、請求項1,3ま
たは5における1つの加算器において、一方の入力の論
理を反転し、更に1の値を加えることによって、加算器
のみならず減算器としても作用する。
According to the invention of claim 7, in one adder according to claim 1, 3 or 5, by inverting the logic of one input and further adding a value of 1, not only the adder but also the subtractor is subtracted. It also works as a container.

【0019】[0019]

【実施例】【Example】

実施例1.この発明による実施例1を図1により説明す
る。図において、18は画像信号の入力端子、11は高
域を強調する高域強調フィルタ(以下、「HPF」とい
う)、10はHPF11の遅延と同じだけ入力信号を遅
延する遅延補正回路、12は図2(a)または(b)に
示すような特性を持つ第1の非線形回路、13は図3
(a)または(b)に示すような特性を持つ第2の非線
形回路、14は非線形回路12,13のいずれか一方の
出力信号を選択して出力する選択回路(以下、「SW」
という)、15は加算器、16は減算器、17は加算器
15,減算器16のいずれか一方の出力信号を選択して
出力するSW、19は出力端子である。
Example 1. A first embodiment according to the present invention will be described with reference to FIG. In the figure, 18 is an input terminal of an image signal, 11 is a high-frequency emphasis filter (hereinafter referred to as “HPF”) that emphasizes high frequencies, 10 is a delay correction circuit that delays the input signal by the same amount as the delay of the HPF 11, and 12 is A first non-linear circuit 13 having the characteristics shown in FIG. 2A or 2B is shown in FIG.
A second non-linear circuit having the characteristics shown in (a) or (b), and 14 is a selection circuit (hereinafter, referred to as “SW”) that selects and outputs an output signal of either one of the non-linear circuits 12 and 13.
15) is an adder, 16 is a subtractor, 17 is a SW for selecting and outputting an output signal of either the adder 15 or the subtractor 16, and 19 is an output terminal.

【0020】次に、実施例1のまず、輪郭強調を行う場
合の動作について述べる。このときSW14は非線形回
路12側、SW17は加算器15側を選択する。入力端
子18に入力された画像信号は、遅延補正回路10およ
びHPF11に入力される。HPF11の遅延量と同じ
になるように遅延補正10の遅延量が調整されているた
め、遅延補正10およびHPF11の出力信号は、時間
的にそろっている。HPF11により高域強調された信
号は、画像の輪郭情報と、ノイズ成分を含んでおり、非
線形回路12に入力される。非線形回路12の特性は、
図2(a)または(b)に示すように構成され、微小な
入力信号は出力されないようになっている。これは、微
小な入力信号はノイズであると見なせるので、ノイズ成
分を除去し輪郭情報のみを抽出して出力することが出来
る。
Next, the operation of the first embodiment will be described when the contour enhancement is performed. At this time, SW14 selects the non-linear circuit 12 side, and SW17 selects the adder 15 side. The image signal input to the input terminal 18 is input to the delay correction circuit 10 and the HPF 11. Since the delay amount of the delay correction 10 is adjusted so as to be the same as the delay amount of the HPF 11, the output signals of the delay correction 10 and the HPF 11 are temporally aligned. The high-frequency emphasized signal by the HPF 11 contains the contour information of the image and the noise component, and is input to the non-linear circuit 12. The characteristics of the nonlinear circuit 12 are
It is configured as shown in FIG. 2A or 2B, and a minute input signal is not output. In this case, since a minute input signal can be regarded as noise, it is possible to remove the noise component and extract only the contour information and output it.

【0021】非線形回路12の出力はSW14に入力さ
れ、加算器15において、遅延補正器10の出力信号と
加算されることにより、入力信号に輪郭情報に相当する
信号が付加されることになり、輪郭強調が行われ、SW
17を通して出力端子19に出力される。
The output of the non-linear circuit 12 is input to the SW 14, and is added to the output signal of the delay corrector 10 in the adder 15 to add a signal corresponding to contour information to the input signal. Outline enhancement is performed, and SW
It is output to the output terminal 19 through 17.

【0022】次に、ノイズ除去を行う場合について述べ
る。このときSW14は非線形回路13側、SW17は
減算器16側を選択する。入力端子18に入力された画
像信号は、遅延補正10およびHPF11に入力され
る。HPF11の遅延量と同じになるように遅延補正1
0の遅延量が調整されているため、遅延補正10および
HPF11の出力信号は、時間的にそろっている。HP
F11により高域強調された信号は、画像の輪郭情報
と、ノイズ成分を含んでおり、非線形回路13に入力さ
れる。非線形回路13の特性は、図3(a)または
(b)に示すように構成され、微小な入力信号はそのま
ま出力されるが、大きな振幅の信号は、出力が制限され
るか、または、出力されない。これは、微小な入力信号
はノイズであり、大きな振幅の信号は、輪郭情報と見な
せるので、輪郭情報に相当する信号成分を除去しノイズ
成分のみを抽出し出力することが出来る。
Next, the case of removing noise will be described. At this time, SW14 selects the non-linear circuit 13 side, and SW17 selects the subtractor 16 side. The image signal input to the input terminal 18 is input to the delay correction 10 and the HPF 11. Delay correction 1 so that it becomes the same as the delay amount of HPF 11.
Since the delay amount of 0 is adjusted, the output signals of the delay correction 10 and HPF 11 are aligned in time. HP
The signal subjected to high-frequency emphasis by F11 includes the contour information of the image and the noise component, and is input to the non-linear circuit 13. The characteristic of the non-linear circuit 13 is configured as shown in FIG. 3 (a) or (b), and a minute input signal is output as it is, but a large amplitude signal has a limited output or an output. Not done. This is because a minute input signal is noise and a signal with a large amplitude can be regarded as contour information, so that it is possible to remove the signal component corresponding to the contour information and extract only the noise component and output it.

【0023】非線形回路13の出力はSW14に入力さ
れ、減算器16において、遅延補正器10の出力信号か
ら減算されることにより、入力信号からノイズ成分に相
当する信号が引きさられることになり、ノイズ除去が行
われ、SW17を通して出力端子19に出力される。
The output of the non-linear circuit 13 is input to the SW 14, and the subtracter 16 subtracts it from the output signal of the delay compensator 10 to subtract a signal corresponding to the noise component from the input signal. Noise is removed and the signal is output to the output terminal 19 through SW17.

【0024】なお、上記実施例1におけるSW14およ
びSW17の制御については、通常それぞれの制御信号
が必要となるが、図1中に破線で示すように、輪郭強調
時にはSW14は非線形回路12側、SW17は加算器
15側を選択し、ノイズ除去時にはSW14は非線形回
路13側、SW17は減算器16側を選択するように、
2つのSW14および17を連動させることにより、1
つの制御信号のみで動作が可能となる。
In order to control the SW14 and SW17 in the first embodiment, the respective control signals are usually required, but as shown by the broken line in FIG. Selects the adder 15 side, SW14 selects the non-linear circuit 13 side, and SW17 selects the subtractor 16 side when removing noise.
By linking the two SWs 14 and 17,
Operation is possible with only one control signal.

【0025】実施例2.この発明による実施例2を図4
により説明する。図において、図1と同一符号はそれぞ
れ同一または相当部分を示しているため説明を省略す
る。20は入力信号の中域を強調する中域強調フィルタ
(以下、「BPF」という)、21はBPF20とHP
F11の出力のいずれかの出力信号を選択して出力する
SWである。
Example 2. FIG. 4 shows a second embodiment according to the present invention.
This will be described below. In the figure, the same reference numerals as those in FIG. Reference numeral 20 is a mid-range emphasis filter (hereinafter referred to as “BPF”) that emphasizes the mid-range of the input signal, and 21 is the BPF 20 and HP.
This is a SW that selects and outputs one of the output signals of the output of F11.

【0026】次に、実施例2の動作について述べる。輪
郭強調を行う場合、SW21はBPF20側、ノイズ除
去を行う場合は、HPF11側を選択する。つまり実施
例1との相違は、輪郭強調用のBPF20と、ノイズ除
去用のHPF11とそれぞれ別々に持っていて、これら
をSW21で選択できるようになっている点である。輪
郭強調用のBPF20は中域を強調し高域を抑圧する特
性となっているが、これは高域は輪郭情報よりもノイズ
成分の割合が大きいため、高域を抑圧した方が、S/N
特性の良い輪郭情報を抽出できるためである。上記以外
は、請求項1の実施例と同様の動作をするため説明を省
略する。
Next, the operation of the second embodiment will be described. The SW 21 selects the BPF 20 side when the contour enhancement is performed, and the HPF 11 side when the noise removal is performed. That is, the difference from the first embodiment is that the BPF 20 for contour enhancement and the HPF 11 for noise removal are separately provided, and these can be selected by the SW 21. The BPF 20 for contour enhancement has a characteristic of emphasizing the middle frequency range and suppressing the high frequency range. However, since the ratio of the noise component in the high frequency range is larger than that of the contour information, suppressing the high frequency range results in S / N
This is because contour information with good characteristics can be extracted. Except for the above, the same operation as that of the embodiment of claim 1 is performed, and thus the description thereof is omitted.

【0027】なお、上記実施例2におけるSW21,S
W14およびSW17の制御については、通常それぞれ
の制御信号が必要となるが、図4中に破線で示すよう
に、輪郭強調時にはSW21はBPF20側、SW14
は非線形回路12側、SW17は加算器15側を選択
し、ノイズ除去時にはSW21はHPF11側、SW1
4は非線形回路13側、SW17は減算器16側を選択
するように、3つのSW21,14および17を連動さ
せることにより、1つの制御信号のみで動作が可能とな
る。
SW21, S in the second embodiment
For controlling W14 and SW17, normally, respective control signals are required, but as shown by the broken line in FIG. 4, SW21 is on the BPF20 side and SW14 on the edge enhancement during contour enhancement.
Is the non-linear circuit 12 side, SW17 is the adder 15 side, and when removing noise, SW21 is the HPF11 side and SW1
By linking the three SWs 21, 14 and 17 so that 4 is for selecting the non-linear circuit 13 side and SW 17 is for the subtractor 16 side, operation is possible with only one control signal.

【0028】実施例3.この発明による実施例3を図5
により説明する。図において、図1または図2と同一符
号はそれぞれ同一部分を示しているため説明を省略す
る。22はBPF20とHPF11の出力を加算する加
算器、23はBPF20とHPF11と加算器21の出
力のうち、いずれか1つを選択して出力するSWであ
る。
Example 3. FIG. 5 shows a third embodiment according to the present invention.
This will be described below. In the figure, the same reference numerals as those in FIG. 1 or FIG. Reference numeral 22 is an adder that adds the outputs of the BPF 20 and HPF 11, and reference numeral 23 is a SW that selects and outputs any one of the outputs of the BPF 20, HPF 11 and adder 21.

【0029】次に、実施例3の動作について述べる。S
W23は、輪郭強調を行う場合はBPF20側を選択
し、ノイズ除去を行う場合はHPF11側を選択する。
また、出力端子19の後段にD/Aコンバータ24を設
けた場合には、D/Aコンバータ24のアパーチャ効果
による高域特性の低下を生じるため、この高域特性の低
下を補正する必要がある。そこで、上記輪郭強調に加え
て高域特性の補正を行う場合には、SW23は加算器2
2側を選択する。この場合、SW14は非線形回路12
側、SW17は加算器17側を選択する。つまり、高域
特性の補正用としてHPF11の出力を、輪郭強調用と
してBPF20の出力を用いることに相当する。このよ
うに、これらの出力を加算し、非線形回路12によって
ノイズ成分を抑圧することにより、輪郭情報に相当する
信号と高域特性補正用の信号を得ることが出来、この信
号を加算器15により入力信号に加算することによっ
て、輪郭強調および高域特性の補正が可能となる。上記
の動作以外は、実施例3と同様の動作をするため説明を
省略する。
Next, the operation of the third embodiment will be described. S
W23 selects the BPF 20 side when the contour enhancement is performed, and selects the HPF 11 side when the noise removal is performed.
Further, when the D / A converter 24 is provided in the subsequent stage of the output terminal 19, the high-frequency characteristic is deteriorated due to the aperture effect of the D / A converter 24, and therefore it is necessary to correct the deterioration of the high-frequency characteristic. . Therefore, when the high frequency characteristic is corrected in addition to the contour enhancement, the SW23 is added by the adder 2.
Select side 2. In this case, SW14 is the nonlinear circuit 12
Side, SW17 selects the adder 17 side. That is, this corresponds to using the output of the HPF 11 for correcting the high frequency characteristic and the output of the BPF 20 for enhancing the contour. In this way, by adding these outputs and suppressing the noise component by the non-linear circuit 12, a signal corresponding to the contour information and a signal for high frequency characteristic correction can be obtained, and this signal is added by the adder 15. By adding to the input signal, contour enhancement and correction of high frequency characteristics are possible. Except for the above operation, the same operation as that of the third embodiment is performed, and thus the description thereof is omitted.

【0030】なお、上記実施例3におけるSW23,S
W14およびSW17の制御については、通常それぞれ
の制御信号が必要となるが、図5中に破線で示すよう
に、輪郭強調時にはSW23はBPF20側、SW14
は非線形回路12側、SW17は加算器15側を選択
し、D/Aコンバータ24のアパーチャ効果の補正を併
せて行う時は、SW23は加算器22側、SW14は非
線形回路12側、SW17は加算器15側を選択し、ノ
イズ除去時にはSW23はHPF11側、SW14は非
線形回路13側、SW17は減算器16側を選択するよ
うに、3つのSW23、14および17を連動させるこ
とにより、1つの制御信号のみで動作が可能となる。
SW23, S in the third embodiment
For controlling W14 and SW17, usually, respective control signals are required, but as shown by the broken line in FIG. 5, SW23 is on the BPF20 side and SW14 on the edge enhancement.
Is the nonlinear circuit 12 side, SW17 is the adder 15 side, and when the aperture effect of the D / A converter 24 is also corrected, SW23 is the adder 22 side, SW14 is the nonlinear circuit 12 side, and SW17 is the adder. When the noise removal is performed, SW23 selects the HPF11 side, SW14 selects the non-linear circuit 13 side, and SW17 selects the subtractor 16 side. Operation is possible only with signals.

【0031】実施例4.この発明による実施例4を図6
により説明する。図において、図1と同一符号はそれぞ
れ同一または相当部分を示しているため説明を省略す
る。25は入力信号の論理を反転するインバータ、26
はSW14の出力信号と、インバータ25の出力信号の
いずれかを選択して出力するSW、27は0の値を保持
するメモリ、28は1の値を保持するメモリ、29はメ
モリ27および28のいずれかの出力を選択するSW、
30は遅延補正回路の出力信号とSW26および29の
出力を加算する加算器である。
Example 4. FIG. 6 shows a fourth embodiment according to the present invention.
This will be described below. In the figure, the same reference numerals as those in FIG. 25 is an inverter for inverting the logic of the input signal, 26
Is a SW that selects and outputs either the output signal of the SW 14 or the output signal of the inverter 25, 27 is a memory that holds a value of 0, 28 is a memory that holds a value of 1, 29 is a memory of 27 and 28 SW to select either output,
An adder 30 adds the output signal of the delay correction circuit and the outputs of the SWs 26 and 29.

【0032】次に実施例1と異なる部分の動作につい
て、まず、遅延補正回路10の出力信号と、SW14の
出力信号の加算結果を出力端子19に出力する場合につ
いて述べる。この時SW26はSW14の出力側、SW
29はメモリ27側を選択する。つまり、遅延補正回路
10の出力と、SW14の出力が加算器30で加算され
た信号が出力端子19から出入力される。
Next, regarding the operation of the part different from the first embodiment, first, the case where the addition result of the output signal of the delay correction circuit 10 and the output signal of the SW 14 is output to the output terminal 19 will be described. At this time, SW26 is the output side of SW14, SW
29 selects the memory 27 side. That is, a signal obtained by adding the output of the delay correction circuit 10 and the output of the SW 14 by the adder 30 is input and output from the output terminal 19.

【0033】次に減算を行う場合について述べる。この
時SW26はインバータ25側、SW29はメモリ28
側を選択する。SW14の出力信号は、インバータ25
によって1の補数となり加算器30に入力される。さら
に加算器30にはメモリ28が保持している値1も入力
されるため、結局SW14からの出力信号は、2の補数
となって遅延補正回路10の出力信号と加算器30にお
いて加算される。つまり遅延補正回路10の出力信号か
らSW14の出力信号を減算した結果が出力端子19へ
出力される。このように、この実施例4においても、実
施例1と同様の信号処理を行うことができる。
Next, the case of performing subtraction will be described. At this time, SW26 is the inverter 25 side, and SW29 is the memory 28.
Select the side. The output signal of SW14 is the inverter 25
Is converted to 1's complement and input to the adder 30. Further, the value 1 held in the memory 28 is also input to the adder 30, so that the output signal from the SW 14 becomes a complement of 2 and is added to the output signal of the delay correction circuit 10 and the adder 30. . That is, the result of subtracting the output signal of SW14 from the output signal of the delay correction circuit 10 is output to the output terminal 19. As described above, also in the fourth embodiment, the same signal processing as in the first embodiment can be performed.

【0034】実施例5.この発明による実施例5を図7
により説明する。図において、図4および図6と同一符
号はそれぞれ同一部分を示しているので説明を省略す
る。この実施例5は、遅延補正回路10の出力信号と、
SW14の出力信号との加算および減算を、実施例4と
同じ回路で行うようにしたもので、SW26でSW14
側を、SW29でメモリ27側を選択したときは加算信
号を出力し、SW26でインバータ25側を、SW29
でメモリ28側を選択したときは減算信号を出力する。
このように、この実施例5においても、実施例2と同様
の信号処理を行うことができる。
Example 5. FIG. 7 shows a fifth embodiment according to the present invention.
This will be described below. In the figure, the same symbols as those in FIG. 4 and FIG. In the fifth embodiment, the output signal of the delay correction circuit 10
The addition and subtraction with the output signal of SW14 are performed by the same circuit as in the fourth embodiment.
When the memory 27 side is selected by SW29, the addition signal is output, and the inverter 25 side is switched by SW29.
When the memory 28 side is selected by, the subtraction signal is output.
As described above, also in the fifth embodiment, the same signal processing as in the second embodiment can be performed.

【0035】実施例6.この発明による実施例6を図8
により説明する。図において、図5および図6と同一符
号はそれぞれ同一部分を示しているので説明を省略す
る。この実施例6は、実施例5と同様に、遅延補正回路
10の出力信号と、SW14の出力信号との加算および
減算を、実施例4と同じ回路で行うようにしたものであ
って、同様の信号処理を行うことができる。
Example 6. FIG. 8 shows a sixth embodiment according to the present invention.
This will be described below. In the figure, the same symbols as those in FIG. 5 and FIG. The sixth embodiment is similar to the fifth embodiment in that the addition and subtraction of the output signal of the delay correction circuit 10 and the output signal of the SW14 are performed by the same circuit as the fourth embodiment. Signal processing can be performed.

【0036】[0036]

【発明の効果】請求項1の発明によれば、高域強調フィ
ルタにより抜きだした信号を、非線形回路により非線形
処理をした後、入力画像信号と加算することにより、輪
郭強調を行うことが可能であり、さらに、減算すること
によりノイズの除去が可能である画質補正装置を提供す
ることができる。
According to the first aspect of the present invention, the signal extracted by the high-frequency emphasis filter is subjected to the nonlinear processing by the nonlinear circuit and then added to the input image signal to enhance the contour. Further, it is possible to provide an image quality correction apparatus capable of removing noise by subtracting.

【0037】請求項2の発明によれば、2つある選択器
を一つの制御信号で制御することができる。
According to the invention of claim 2, two selectors can be controlled by one control signal.

【0038】請求項3の発明によれば、中域強調フィル
タにより抜きだした信号を、非線形回路により非線形処
理をした後、入力画像信号と加算することにより、輪郭
強調を行うことが可能であり、さらに、高域強調フィル
タにより抜きだした信号を、非線形回路により非線形処
理をした後、入力画像信号と減算することによりノイズ
の除去が可能である画質補正装置を提供することができ
る。
According to the third aspect of the invention, the signal extracted by the mid-range emphasis filter is subjected to the nonlinear processing by the nonlinear circuit, and then added to the input image signal to enhance the contour. Furthermore, it is possible to provide an image quality correction device capable of removing noise by performing nonlinear processing on a signal extracted by a high-frequency emphasis filter by a nonlinear circuit and then subtracting the signal from an input image signal.

【0039】請求項4の発明によれば、3つある選択器
を1つの制御信号で制御することができる。
According to the invention of claim 4, three selectors can be controlled by one control signal.

【0040】請求項5の発明によれば、中域強調フィル
タにより抜きだした信号を、非線形回路により非線形処
理をした後、入力画像信号と加算することにより、輪郭
強調を行うことが可能であり、また、高域強調フィルタ
により抜きだした信号を、非線形回路により非線形処理
をした後、入力画像信号と減算することによりノイズの
除去が可能であり、さらに、中域強調フィルタと高域強
調フィルタの出力を加算した信号を非線形回路により非
線形処理をした後、入力画像信号と加算することによ
り、輪郭強調および後段に挿入されるD/Aコンバータ
におけるアパーチャ効果により生じる高域信号の低下の
補正を行うことが可能である画質補正装置を提供するこ
とができる。
According to the fifth aspect of the present invention, the signal extracted by the mid-range emphasis filter is subjected to nonlinear processing by the nonlinear circuit and then added to the input image signal to enhance the contour. The noise extracted by the high-frequency emphasis filter can be removed by performing non-linear processing by the non-linear circuit and then subtracting it from the input image signal. The signal obtained by adding the output of the above is subjected to nonlinear processing by a nonlinear circuit, and then added to the input image signal to correct the edge enhancement and the reduction of the high frequency signal caused by the aperture effect in the D / A converter inserted in the subsequent stage. It is possible to provide an image quality correction device that can perform the image quality correction.

【0041】請求項6の発明によれば、3つある選択器
を1つの制御信号で制御することができる。
According to the invention of claim 6, three selectors can be controlled by one control signal.

【0042】請求項7の発明によれば、小さな回路規模
により加算器と減算器および選択器を構成することが出
来る。
According to the invention of claim 7, the adder, the subtractor and the selector can be constructed with a small circuit scale.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の実施例1の画質補正装置を示すブ
ロック回路図である。
FIG. 1 is a block circuit diagram showing an image quality correction apparatus according to a first embodiment of the present invention.

【図2】 実施例1の第1の非線形回路の特性図であ
る。
FIG. 2 is a characteristic diagram of the first nonlinear circuit of the first embodiment.

【図3】 実施例1の第2の非線形回路の特性図であ
る。
FIG. 3 is a characteristic diagram of the second nonlinear circuit of the first embodiment.

【図4】 この発明の実施例2の画質補正装置を示すブ
ロック回路図である。
FIG. 4 is a block circuit diagram showing an image quality correction device according to a second embodiment of the present invention.

【図5】 この発明の実施例3の画質補正装置を示すブ
ロック回路図である。
FIG. 5 is a block circuit diagram showing an image quality correction device according to a third embodiment of the present invention.

【図6】 この発明の実施例4の画質補正装置を示すブ
ロック回路図である。
FIG. 6 is a block circuit diagram showing an image quality correction device according to a fourth embodiment of the present invention.

【図7】 この発明の実施例5の画質補正装置を示すブ
ロック回路図である。
FIG. 7 is a block circuit diagram showing an image quality correction device according to a fifth embodiment of the present invention.

【図8】 この発明の実施例6の画質補正装置を示すブ
ロック回路図である。
FIG. 8 is a block circuit diagram showing an image quality correction device according to a sixth embodiment of the present invention.

【図9】 従来技術における画質補正装置を示すブロッ
ク回路図である。
FIG. 9 is a block circuit diagram showing an image quality correction device in the related art.

【符号の説明】[Explanation of symbols]

10 遅延補正回路、11 HPF、12,13 非線
形回路、14,17,21,26,29 SW、15,
22,30 加算器、16 減算器、20 BPF、2
5 インバータ、27,28 メモリ。
10 delay correction circuit, 11 HPF, 12, 13 non-linear circuit, 14, 17, 21, 26, 29 SW, 15,
22,30 Adder, 16 Subtractor, 20 BPF, 2
5 Inverter, 27, 28 memory.

【手続補正書】[Procedure amendment]

【提出日】平成7年2月28日[Submission date] February 28, 1995

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】請求項7[Name of item to be corrected] Claim 7

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 画像信号の高域を強調する高域強調フィ
ルタと、このフィルタ出力の微小振幅成分または微小振
幅成分および大振幅成分を抑圧する第一の非線形回路
と、上記フィルタ出力の大振幅成分を抑圧する第二の非
線形回路と、上記第一または第二の非線形回路の出力を
選択する第一の選択回路と、上記入力画像信号と上記第
一の選択回路の出力の加算結果および減算結果を出力す
る演算器と、上記演算器の加算結果または減算結果を選
択する第二の選択回路を備えた画質補正装置。
1. A high-frequency emphasis filter for emphasizing a high frequency band of an image signal, a first non-linear circuit for suppressing a minute amplitude component of the filter output or a minute amplitude component and a large amplitude component, and a large amplitude of the filter output. A second non-linear circuit that suppresses a component, a first selection circuit that selects the output of the first or second non-linear circuit, addition result and subtraction of the input image signal and the output of the first selection circuit An image quality correction apparatus comprising an arithmetic unit that outputs a result and a second selection circuit that selects an addition result or a subtraction result of the arithmetic unit.
【請求項2】 上記第一の選択回路が上記第一の非線形
回路を選択したときには、上記第二の選択回路が加算結
果を選択し、上記第一の選択回路が上記第二の非線形回
路を選択したときには上記第二の選択回路が減算結果を
選択するように連動させる手段を備えたことを特徴とす
る請求項1記載の画質補正装置。
2. When the first selection circuit selects the first nonlinear circuit, the second selection circuit selects an addition result, and the first selection circuit selects the second nonlinear circuit. 2. The image quality correction apparatus according to claim 1, further comprising means for interlocking the second selection circuit so as to select a subtraction result when selected.
【請求項3】 入力画像信号の中域を強調する中域強調
フィルタと、上記入力画像信号の高域を強調する高域強
調フィルタと、上記中域強調フィルタまたは高域強調フ
ィルタの出力信号を選択する第三の選択回路と、この選
択信号の微小振幅成分または微小振幅成分および大振幅
成分を抑圧する第一の非線形回路と、上記選択信号の大
振幅成分を抑圧する第二の非線形回路と、上記第一また
は第二の非線形回路の出力を選択する第一の選択回路
と、上記入力画像信号と上記第一の選択回路の出力の加
算結果および減算結果を出力する演算器と、上記演算器
の加算結果または減算結果を選択する第二の選択回路を
備えた画質補正装置。
3. A mid-range emphasis filter for emphasizing a middle range of an input image signal, a high-range emphasis filter for emphasizing a high range of the input image signal, and an output signal of the middle-range emphasis filter or the high-range emphasis filter. A third selecting circuit for selecting, a first non-linear circuit for suppressing the minute amplitude component or the minute amplitude component and the large amplitude component of the selecting signal, and a second nonlinear circuit for suppressing the large amplitude component of the selecting signal A first selection circuit for selecting the output of the first or second nonlinear circuit, an arithmetic unit for outputting the addition result and the subtraction result of the input image signal and the output of the first selection circuit, and the arithmetic operation Image quality correction device having a second selection circuit for selecting the addition result or the subtraction result of the digital signal processor.
【請求項4】 上記第三の選択回路が上記中域強調フィ
ルタを選択したときには上記第一の選択回路が上記第一
の非線形回路を選択するとともに上記第二の選択回路が
加算結果を選択し、上記第三の選択回路が上記高域強調
フィルタを選択したときには上記第一の選択回路が上記
第二の非線形回路を選択するとともに上記第二の選択回
路が減算結果をそれぞれ選択するように連動させる手段
を備えたことを特徴とする請求項3記載の画質補正装
置。
4. When the third selection circuit selects the mid-range emphasis filter, the first selection circuit selects the first nonlinear circuit and the second selection circuit selects an addition result. When the third selection circuit selects the high-frequency emphasis filter, the first selection circuit selects the second nonlinear circuit and the second selection circuit selects the subtraction result. The image quality correction apparatus according to claim 3, further comprising:
【請求項5】 入力画像信号の中域を強調する中域強調
フィルタと、上記入力画像信号の高域を強調する高域強
調フィルタと、上記中域強調フィルタと上記高域強調フ
ィルタの出力を加算する加算器と、上記中域強調フィル
タの出力,上記高域強調フィルタの出力または上記加算
器の出力を選択する第四の選択回路と、この選択信号の
微小振幅成分または微小振幅成分および大振幅成分を抑
圧する第一の非線形回路と、上記選択信号の大振幅成分
を抑圧する第二の非線形回路と、上記第一または第二の
非線形回路の出力を選択する第一の選択回路と、上記入
力画像信号と上記第一の選択回路の出力の加算結果およ
び減算結果を出力する演算器と、上記演算器の加算結果
または減算結果を選択する第二の選択回路を備えた画質
補正装置。
5. A mid-range emphasis filter that emphasizes the mid-range of an input image signal, a high-range emphasis filter that emphasizes the high-range of the input image signal, and outputs of the middle-range emphasis filter and the high-range emphasis filter. An adder for adding, a fourth selection circuit for selecting the output of the above-mentioned mid-range emphasis filter, the output of the above-mentioned high-range emphasis filter or the output of the above-mentioned adder, and a minute amplitude component or a minute amplitude component of this selection signal A first non-linear circuit for suppressing an amplitude component, a second non-linear circuit for suppressing a large amplitude component of the selection signal, a first selection circuit for selecting the output of the first or second non-linear circuit, An image quality correction device comprising an arithmetic unit that outputs an addition result and a subtraction result of the input image signal and the output of the first selection circuit, and a second selection circuit that selects the addition result or the subtraction result of the arithmetic unit.
【請求項6】 上記第四の選択回路が上記中域強調フィ
ルタを選択したときには上記第一の選択回路が上記第一
の非線形回路を選択するとともに、上記第二の選択回路
が加算結果をそれぞれ選択し、上記第四の選択回路が上
記加算器の出力を選択したときには、上記第一の選択回
路が上記第一の非線形回路を選択するとともに上記第二
の選択回路が加算結果を選択し、上記第四の選択回路が
上記高域強調フィルタを選択したときには、上記第一の
選択回路が上記第二の非線形回路を選択するとともに上
記第二の選択回路が減算結果をそれぞれ選択するように
連動させる手段を備えたことを特徴とする請求項5記載
の画質補正装置。
6. The fourth selection circuit selects the first non-linear circuit when the fourth selection circuit selects the mid-range emphasis filter, and the second selection circuit outputs the addition results respectively. When the fourth selection circuit selects the output of the adder, the first selection circuit selects the first nonlinear circuit and the second selection circuit selects the addition result, When the fourth selection circuit selects the high-frequency emphasis filter, the first selection circuit selects the second nonlinear circuit and the second selection circuit selects the subtraction result. The image quality correction apparatus according to claim 5, further comprising:
【請求項7】 請求項1,請求項3または請求項5にお
いて、上記演算回路および上記第二の選択回路で構成さ
れた部分を、上記第一の選択回路の出力と上記第一の選
択回路の出力の論理を反転した信号のいずれか選択する
第五の選択回路と、1または0値のいずれかを選択する
第六の選択回路と、上記入力画像信号と上記第五の選択
回路の出力と上記第六の選択回路の出力を加算する加算
器で構成したことを特徴とする画質補正装置。
7. The part formed by the arithmetic circuit and the second selection circuit according to claim 1, claim 3 or claim 5, wherein the output of the first selection circuit and the first selection circuit. Output circuit of the fifth selection circuit for selecting any one of the inverted signals, a sixth selection circuit for selecting either one or a 0 value, the input image signal and the output of the fifth selection circuit. And an adder that adds the outputs of the sixth selection circuit.
JP6309108A 1994-12-13 1994-12-13 Picture quality correcting device Pending JPH08168020A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6309108A JPH08168020A (en) 1994-12-13 1994-12-13 Picture quality correcting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6309108A JPH08168020A (en) 1994-12-13 1994-12-13 Picture quality correcting device

Publications (1)

Publication Number Publication Date
JPH08168020A true JPH08168020A (en) 1996-06-25

Family

ID=17988990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6309108A Pending JPH08168020A (en) 1994-12-13 1994-12-13 Picture quality correcting device

Country Status (1)

Country Link
JP (1) JPH08168020A (en)

Similar Documents

Publication Publication Date Title
JP4724124B2 (en) Image processing apparatus and image processing program
JPH07245709A (en) Method and device for processing picture signal
JP2000148129A (en) Image processing device
EP1754369A1 (en) Method and system for enhancing the sharpness of a video signal.
JPH071924B2 (en) Video signal edge enhancement processor
JPH08168020A (en) Picture quality correcting device
JP2626536B2 (en) Ringing removal device
JPH10257515A (en) Television camera apparatus
JPH11203467A (en) Display and its method
JP4125827B2 (en) Vertical contour correction device
KR960011563B1 (en) Adaptive digital edge compensation and noise cancelling circuit
JP3538074B2 (en) Edge enhancement circuit and edge enhancement method
JP2001274995A (en) Noise eliminator
JP2760255B2 (en) Image quality correction device
JP3601391B2 (en) Outline correction device and outline correction method
JP2001136413A (en) Contour emphasis circuit
JP2001086353A (en) Image-processing method and image processor thereof
JP2861042B2 (en) Aperture correction / noise removal circuit
JP4422560B2 (en) Image processing circuit and image display device
JPH06205244A (en) Waveform correction device
JP2000138845A (en) Contour correction device
JP2789726B2 (en) Color image enhancement circuit
JP2001111863A (en) Image processing device, image processing method and recording medium
JP2731037B2 (en) Noise removal circuit
KR0150959B1 (en) The compensation circuit of an adaptive picture contour