JPH08162517A - Sample holder - Google Patents

Sample holder

Info

Publication number
JPH08162517A
JPH08162517A JP30333994A JP30333994A JPH08162517A JP H08162517 A JPH08162517 A JP H08162517A JP 30333994 A JP30333994 A JP 30333994A JP 30333994 A JP30333994 A JP 30333994A JP H08162517 A JPH08162517 A JP H08162517A
Authority
JP
Japan
Prior art keywords
package
sample holder
semiconductor device
electrodes
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30333994A
Other languages
Japanese (ja)
Inventor
Atsukimi Takada
敦仁 高田
Katsuro Mizukoshi
克郎 水越
Mikio Hongo
幹雄 本郷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP30333994A priority Critical patent/JPH08162517A/en
Publication of JPH08162517A publication Critical patent/JPH08162517A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To obtain a sample holder which can perform sputter-etching without causing element breakage or short circuit, in a semiconductor device mounted in a package. CONSTITUTION: A conductive base 9 has a hole 10 to mount a semiconductor device 10 to be packaged, and therein a metallic mesh 15 which is put at the same potential as the base 9 by metallically contacting with an electrode 6, is installed, and the mesh may be removed by taking away the cover 16. Moreover, an insulating base cover 11 provided with an opening with a dimension approximately equal to or smaller than that of the semiconductor device 2 by a variable aperture is mounted on the topside of the base 9, and a bonding wire 4 and a pad 5 are hidden behind the opening 14.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置を試料とし
て載置・固定し、集束イオンビーム加工装置によるスパ
ッタ除去加工、あるいはレーザCVD装置による成膜処
理を行うためのホルダに係り、特に、パッケージに実装
された試料が上記各処理によって破損・汚染されること
の無い試料ホルダに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a holder for mounting and fixing a semiconductor device as a sample and performing a sputter removal process by a focused ion beam processing device or a film forming process by a laser CVD device, and more particularly, The present invention relates to a sample holder in which a sample mounted in a package is not damaged or contaminated by the above processes.

【0002】[0002]

【従来の技術】近年の半導体装置は、高集積化が著し
く、配線層についても多層化が進んでいる。このため、
開発過程にある半導体装置が設計通りに動作するとは限
らず、部分的に変更を加えたフォトマスクを用いて配線
層からの再製作などを繰り返すことで開発を進めてい
た。従って、完成に到るまで長期間を要していた。
2. Description of the Related Art In recent semiconductor devices, the degree of integration is remarkably high, and the number of wiring layers is also increasing. For this reason,
The semiconductor device in the development process does not always operate as designed, and the development has been advanced by repeating the remanufacturing from the wiring layer using a partially changed photomask. Therefore, it took a long time to reach completion.

【0003】これに対して最近、動作不良が生じた半導
体装置を直接、集束イオンビームを用いたスパッタリン
グ加工により半導体装置内の任意の配線を切断したり、
レーザCVDを用いた成膜処理により任意配線同士を接
続することで、不良原因や場所の特定あるいは補修を行
う技術が実用化されてきた。これにより、半導体装置の
開発期間の大幅短縮が図れるようになった。
On the other hand, recently, a semiconductor device having a malfunction is directly subjected to a sputtering process using a focused ion beam to cut an arbitrary wiring in the semiconductor device,
A technique has been put into practical use in which a cause of a defect or a place is identified or repaired by connecting arbitrary wirings by a film forming process using laser CVD. As a result, the development period of the semiconductor device can be significantly shortened.

【0004】特開昭63-164240号公報(従来技術1)に
は、集束イオンビーム加工及びレーザCVDを用いた半
導体装置の修正技術が開示されている。この公報におけ
る修正プロセスは下記の六工程から成っており、下記の
第一から第五工程まで半導体装置を大気にさらすこと無
く処理している。
Japanese Unexamined Patent Publication No. 63-164240 (Prior Art 1) discloses a technique for correcting a semiconductor device using focused ion beam processing and laser CVD. The correction process in this publication consists of the following six steps, and the first to fifth steps described below are performed without exposing the semiconductor device to the atmosphere.

【0005】1)クリーニング:Arイオンのスパッタ
・エッチングにより、半導体装置表面に付着している水
分や有機物などの汚染物質を除去する。
1) Cleaning: The contaminants such as water and organic substances adhering to the surface of the semiconductor device are removed by sputter etching of Ar ions.

【0006】2)窓あけ:配線接続したい配線上のパッ
シベーション膜を集束イオンビーム照射により除去加工
を行い、配線を露出させる。
2) Window opening: The passivation film on the wiring to be connected to the wiring is removed by irradiation with a focused ion beam to expose the wiring.

【0007】3)緩衝膜形成:Cr等のターゲットを用
いたスパッタ・デポにより半導体装置表面及び窓あけ工
程で露出した配線上にCr等から成る緩衝膜を形成す
る。
3) Buffer film formation: A buffer film made of Cr or the like is formed on the surface of the semiconductor device and on the wiring exposed in the window opening process by sputter deposition using a target such as Cr.

【0008】4)穴埋め:Mo(CO)6等のCVD材料ガ
ス雰囲気中で第二工程で露出させた配線上にレーザ光を
照射し、熱分解によりCVD材料ガスからMo等の金属
を析出・充填する。
4) Filling: The wiring exposed in the second step is irradiated with a laser beam in a CVD material gas atmosphere such as Mo (CO) 6 to deposit a metal such as Mo from the CVD material gas by thermal decomposition. Fill.

【0009】5)配線形成:穴埋めを行った区間に穴埋
め同様、CVD材料ガス雰囲気中でレーザ光を走査し、
金属膜を線状に形成する。
5) Wiring formation: In the same manner as the filling, the laser light is scanned in the CVD material gas atmosphere in the filled section,
The metal film is linearly formed.

【0010】6)緩衝膜除去:第五工程で形成した配線
下以外の半導体装置表面に形成した緩衝膜をArイオン
のスパッタ・エッチングにより除去する。
6) Removal of buffer film: The buffer film formed on the surface of the semiconductor device other than under the wiring formed in the fifth step is removed by sputter etching of Ar ions.

【0011】以上の工程により、配線接続の低抵抗化と
修正の高信頼度化を達成している。
Through the above steps, the low resistance of the wiring connection and the high reliability of the correction are achieved.

【0012】そして、従来例に好適な試料ホルダが特開
平4-177856号公報に開示されている(従来技術2)。この
試料ホルダは、チップ状態の半導体装置を試料としてお
り、試料台上に設けた固定部材と可動部材により試料を
挟持可能としたものである。可動部材は一方向に可動容
易で且つ試料に浮きを生じない構造としており、試料を
必要最小限程度の弱い力で固定部材側に押し付けるよう
にしたものである。また、クリーニング工程あるいは緩
衝膜除去工程において、高周波放電等によるArイオン
のスパッタ・エッチング時の放電の不均一を解消するた
めに固定部材と可動部材を絶縁物で構成し、突起物の無
い構造にしている。この構成により、試料(半導体チッ
プ)を一定の力で所定位置に再現性良く、かつ欠けを生
じること無く固定できる。また、放電によるエッチング
の均一性を確保できる。
A sample holder suitable for the conventional example is disclosed in Japanese Patent Laid-Open No. 4-177856 (Prior Art 2). This sample holder uses a semiconductor device in a chip state as a sample, and the sample can be held by a fixed member and a movable member provided on the sample table. The movable member has a structure that can be easily moved in one direction and does not cause the sample to float, and the sample is pressed against the fixed member side with a weak force of the minimum necessary amount. In the cleaning process or the buffer film removal process, the fixed member and the movable member are made of an insulating material so as to eliminate the unevenness of the discharge at the time of the sputtering and etching of the Ar ions due to the high frequency discharge, so that the structure has no protrusion. ing. With this configuration, the sample (semiconductor chip) can be fixed to a predetermined position with a constant force with good reproducibility and without chipping. Further, it is possible to ensure the uniformity of etching due to discharge.

【0013】また、エッチング処理工程において、特定
箇所のみを選択的に処理する方法は特開平6-128763号公
報に開示されている(従来技術3)。これは、反応性イ
オンエッチング装置における汚染防止装置であり、試料
以外の場所がエッチングされることにより削り取られた
物質が試料表面を汚染することの無いよう試料以外の場
所をカバーで覆うものである。このカバーの中央部には
ある大きさを持った開口部が設けてあり、更にその場所
には開口部を備えたマスクが着脱可能となっている。試
料のエッチング処理にこの装置を用いることにより開口
部のみを選択的に処理することが可能である。また、こ
のマスクの開口部の大きさを変えることにより形状、大
きさのことなる多種多様な試料に対して柔軟に対応でき
る。
Further, a method of selectively treating only a specific portion in the etching treatment step is disclosed in Japanese Patent Laid-Open No. 6-128763 (Prior Art 3). This is a contamination prevention device in a reactive ion etching device, and covers a place other than the sample with a cover so that a substance scraped by etching the place other than the sample does not contaminate the sample surface. . An opening having a certain size is provided at the center of the cover, and a mask having the opening is detachably attached to the opening. By using this apparatus for etching the sample, only the opening can be selectively processed. Further, by changing the size of the opening of the mask, it is possible to flexibly deal with various samples having different shapes and sizes.

【0014】[0014]

【発明が解決しようとする課題】従来技術1及び2の試
料ホルダは、配線層・絶縁層を積層したウエハをスクラ
イブして得られたチップを試料としている。しかし、通
常の半導体装置は、チップをDIP(Dual In Line Pack
age),QFP(Quad Flat Package),PGA(PinGrid Ar
ray)といった各種パッケージに熱硬化性樹脂などで貼付
し、ボンディング・ワイヤなどでチップとパッケージを
接続、さらに封止を行って製品となる。
In the sample holders of the prior arts 1 and 2, a chip obtained by scribing a wafer on which wiring layers and insulating layers are laminated is used as a sample. However, in a typical semiconductor device, the chip is DIP (Dual In Line Pack).
age), QFP (Quad Flat Package), PGA (PinGrid Ar)
It is a product that is attached to various packages such as ray) with thermosetting resin, etc., connected to the chip and package with bonding wires, etc., and further sealed.

【0015】製品開発時では、チップ状態の半導体装置
を用いて不良解析や補修することが可能であるが、パッ
ケージング後に不良が発生した場合の解析や補修はパッ
ケージの状態で行う必要がある。
At the time of product development, a semiconductor device in a chip state can be used for defect analysis and repair. However, when a defect occurs after packaging, analysis and repair must be performed in the package state.

【0016】パッケージ実装された半導体装置を従来技
術の試料ホルダを用いて配線修正を行う場合、次のよう
な問題がある。
When the wiring of the package-mounted semiconductor device is corrected by using the conventional sample holder, there are the following problems.

【0017】1)試料を単に挾持・固定した際、パッケ
ージの全電極が試料ホルダと電気的に離れている場合に
は、レーザCVDによる配線の密着性確保のためのスパ
ッタ・エッチングによるクリーニング時、試料表面に電
荷が溜りエッチ・レートの低下を招く。また、パッケー
ジの一部の電極が試料ホルダと電気的に接触している場
合には、スパッタ・エッチングによるクリーニング時、
電極間の電位差により内部素子間に放電が生じ、該素子
を破壊する場合がある。
1) When all the electrodes of the package are electrically separated from the sample holder when the sample is simply clamped and fixed, at the time of cleaning by sputtering / etching to secure the adhesion of the wiring by laser CVD, The charge is accumulated on the surface of the sample, which causes a decrease in the etch rate. Also, when some electrodes of the package are in electrical contact with the sample holder, when cleaning by sputter etching,
Due to the potential difference between the electrodes, discharge may occur between the internal elements, and the elements may be destroyed.

【0018】2)パッケージ実装した試料の断面図を図
1に示すが、パッケージ1の半導体装置貼付面に露出し
ているAu膜3やボンディング・ワイヤ4が図2に示す
ように不活性ガス(例えばAr、He)7でのスパッタ・
エッチングによりスパッタされ、半導体装置2やパッケ
ージの側壁あるいはワイヤの陰などに付着し、半導体装
置2あるいはパッケージ1のワイヤ・ボンディング用パ
ッド5間で短絡する場合がある。
2) A cross-sectional view of the package-mounted sample is shown in FIG. 1. The Au film 3 and the bonding wire 4 exposed on the surface of the package 1 on which the semiconductor device is attached are made of an inert gas (as shown in FIG. 2). For example, sputtering with Ar, He) 7
It may be sputtered by etching and may adhere to the side wall of the semiconductor device 2 or the package or to the shadow of the wire or the like to cause a short circuit between the wire bonding pads 5 of the semiconductor device 2 or the package 1.

【0019】また、従来技術3におけるカバーにおいて
は着脱可能なマスクを用いて開口部を変え、大きさ及び
形状の異なった試料にも対応できるようになっている。
しかし、試料ホルダのような移動物体へのカバーでは、
マスクが外れないように確実に固定しなければならな
い。よって、着脱式ではなく直接カバー上で開口部を可
変できることが好ましい。
Further, in the cover according to the prior art 3, the opening portion is changed by using a detachable mask so that it is possible to handle samples having different sizes and shapes.
However, with a cover for a moving object such as a sample holder,
The mask must be secured so that it does not come off. Therefore, it is preferable that the opening can be changed directly on the cover instead of being removable.

【0020】本発明の目的は、パッケージ実装された半
導体装置がスパッタ・エッチング工程により、素子破壊
や短絡が生ずること無く確実に配線修正できる試料ホル
ダを提供することにある。
An object of the present invention is to provide a sample holder which can surely correct wiring in a package-mounted semiconductor device by a sputtering / etching process without causing element breakdown or short circuit.

【0021】[0021]

【課題を解決するための手段】上記目的を達成するため
に、本発明は第一の問題点の解決策として、パッケージ
の全電極をホルダとほぼ同電位とすることとした。その
ために、試料ホルダのベースに上記電極の太さ及びピ
ッチに合致した導電性の固定部材を固定する。試料ホ
ルダのベースを掘り込み、その中に導電性の物質をを充
填する。試料ホルダのベースにパッケージの電極に合
致した溝を掘る。の何れかを設けた。
In order to achieve the above object, the present invention has made all electrodes of the package substantially the same potential as the holder as a solution to the first problem. Therefore, a conductive fixing member that matches the thickness and pitch of the electrodes is fixed to the base of the sample holder. The base of the sample holder is dug and a conductive substance is filled therein. Make a groove in the base of the sample holder that matches the electrodes of the package. Either is provided.

【0022】また第二の問題点の解決策として、少なく
とも上記半導体装置の貼付面に露出したAu膜やボンデ
ィング・ワイヤを可変アパーチャを設けた絶縁カバーで
覆うこととした。
As a solution to the second problem, at least the Au film and the bonding wire exposed on the sticking surface of the semiconductor device are covered with an insulating cover provided with a variable aperture.

【0023】[0023]

【作用】スパッタ・エッチングによる試料表面クリーニ
ングを行った場合、パッケージの全電極はホルダを介
し、エッチング用カソード電極と同電位となるため半導
体装置表面の電荷の蓄積や内部素子間での放電が無くな
る。従って、エッチ・レートの低下や素子破壊が無くな
り、パッケージ実装された半導体装置でもその不良を確
実に修正できる。
[Function] When the sample surface is cleaned by sputtering / etching, all the electrodes of the package are at the same potential as the etching cathode electrode through the holder, so that the accumulation of charges on the surface of the semiconductor device and the discharge between internal elements are eliminated. . Therefore, the decrease of the etch rate and the destruction of the element are eliminated, and the defect can be surely corrected even in the package-mounted semiconductor device.

【0024】また、修正対象である半導体装置のみがス
パッタ・エッチングされるため、チップ貼付面やボンデ
ィング・ワイヤからの金属原子の飛散は無くなる。従っ
て、パッド間での短絡が防止でき、パッケージ実装され
た半導体装置でもその不良を確実に修正できる。
Further, since only the semiconductor device to be corrected is sputtered / etched, scattering of metal atoms from the chip attaching surface and the bonding wire is eliminated. Therefore, a short circuit between pads can be prevented, and the defect can be surely corrected even in the package-mounted semiconductor device.

【0025】[0025]

【実施例】以下、本発明の実施例について図に従って説
明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0026】図3は本発明の一実施例を示しており、こ
れはPGAタイプのパッケージに実装された半導体装置
の試料ホルダの斜視図を示す。
FIG. 3 shows an embodiment of the present invention, which is a perspective view of a sample holder of a semiconductor device mounted in a PGA type package.

【0027】パッケージ1を搭載するベース9は金属
(例えばAlやNi)から成っており、このベース9上面
にはパッケージ1と付属の電極6に相当する大きさ及び
深さを持った穴10が二段に4箇所掘り込んである。そし
てベース9上面を覆うものとして電気的絶縁物(例えば
セラミックス)により形成したベースカバー11を設け、
ベース上面及びベースカバーに形成されているねじ穴12
をあわせてねじ13により固定する。ベースカバー11の材
質は薄い金属板に絶縁材料(アルミナ溶射もしくはSiO
2やSiNをスパッタしたもの)を形成したものでも良
い。また、開口部14の拡大図を図4に示すがベースカバ
ー11には可変アパーチャ14aがねじ14bによりスライド式
に移動できるようになっており、ベース9にベースカバ
ー11を取付けた際には開口部14の部分のみが露出した形
となる。更に、ベース9の側面には自動搬送用の溝100
が設けてあり、この溝100に搬送アームが挿入されて各
処理室に搬送される。
The base 9 on which the package 1 is mounted is metal
It is made of (for example, Al or Ni), and four holes 10 having a size and a depth corresponding to the package 1 and the attached electrode 6 are dug in four places on the upper surface of the base 9. Then, a base cover 11 formed of an electrical insulator (for example, ceramics) is provided to cover the upper surface of the base 9,
Screw holes 12 formed on the upper surface of the base and the base cover
And fix with screws 13. The material of the base cover 11 is an insulating material (alumina sprayed or SiO 2) on a thin metal plate.
2 or SiN sputtered) may be formed. Further, an enlarged view of the opening 14 is shown in FIG. 4. The base cover 11 has a variable aperture 14a which can be slidably moved by a screw 14b, and when the base cover 11 is attached to the base 9, the opening is opened. Only the part 14 is exposed. Further, on the side surface of the base 9, a groove 100 for automatic transportation is provided.
Is provided, and the transfer arm is inserted into the groove 100 and is transferred to each processing chamber.

【0028】この構成により、ベースカバー11を固定し
たときのA−A′の断面図を図5に示す。この試料ホル
ダによりスパッタ・エッチング処理を行った場合、半導
体装置に等しいかあるいは小さい寸法の開口部14に可変
アパーチャ14aを調整することにより、開口部14の露出
している部分のみを選択的にエッチングすることができ
る。更に、可変アパーチャ14aの調整により開口部14が
変化するため、半導体装置2の大きさが異なっても対応
が可能である。また、ベースカバー11の表面が電気的絶
縁物であるため、露出部を均一にエッチングをすること
ができる。
FIG. 5 shows a sectional view of AA 'when the base cover 11 is fixed by this structure. When the sputtering / etching process is performed with this sample holder, only the exposed portion of the opening 14 is selectively etched by adjusting the variable aperture 14a to the opening 14 having a size equal to or smaller than that of the semiconductor device. can do. Further, since the opening 14 is changed by adjusting the variable aperture 14a, it is possible to cope with the case where the size of the semiconductor device 2 is different. Moreover, since the surface of the base cover 11 is an electrical insulator, the exposed portion can be uniformly etched.

【0029】次に、本発明の試料ホルダの一実施例を図
6に示す。
Next, an embodiment of the sample holder of the present invention is shown in FIG.

【0030】この図は、試料搭載部の拡大断面図を示し
ているものであり、試料ホルダのベース9上面の二段階
に掘り込んだ穴10の二段目には搭載されるパッケージの
電極6に合致する太さ及びピッチをもった金属メッシュ
15が固定されている。金属メッシュ15は固定用カバー16
をベース9から取り外すことで着脱が可能となるため、
異なった太さ及びピッチをもった電極6にも金属メッシ
ュ15を変更することにより対応できる。パッケージ1に
実装された半導体装置2は、金属メッシュ15に電極6を
通しベース9に搭載される。この時、電極6と金属メッ
シュ15は導通状態となる。また、ベース9上面には半導
体装置2と同位置上に半導体装置2と概略等しいかある
いは小さい寸法の開口部14を設けたベースカバー11が取
り付けられており、半導体装置2上に形成されたボンデ
ィング・ワイヤ4やパッド5部分がベースカバー11によ
り覆われた形となっている。
This drawing shows an enlarged cross-sectional view of the sample mounting portion, and the electrode 6 of the package to be mounted is placed in the second stage of the hole 10 dug in two stages on the upper surface of the base 9 of the sample holder. Metal mesh with thickness and pitch that match
15 is fixed. The metal mesh 15 is a fixing cover 16
Since it is possible to attach and detach by removing the from the base 9,
The electrodes 6 having different thicknesses and pitches can be dealt with by changing the metal mesh 15. The semiconductor device 2 mounted on the package 1 is mounted on the base 9 by passing the electrodes 6 through the metal mesh 15. At this time, the electrode 6 and the metal mesh 15 are electrically connected. Further, a base cover 11 having an opening 14 of substantially the same size as or smaller than that of the semiconductor device 2 is attached to the upper surface of the base 9 at the same position as the semiconductor device 2, and the bonding formed on the semiconductor device 2 is performed. The wire 4 and the pad 5 are covered with the base cover 11.

【0031】この構成によりスパッタ・エッチング処理
を行った場合、ベースカバー9の開口部14のみのエッチ
ング処理となるため、それ以外の半導体装置2貼付面の
Au膜3やボンディング・ワイヤ4のエッチングによる
金属原子の飛散は生じなくなる。このことにより、パッ
ケージ1の側壁あるいはワイヤの影などへの金属原子の
付着によるパッド間での短絡も生じない。また、電極6
と金属メッシュ15が電気的に接触しているので半導体装
置2はベース9を介しエッチング用カソード電極とはぼ
同電位となっている。従って、スパッタ・エッチング処
理を行なっても半導体装置2表面に電荷の蓄積や内部素
子間での放電は生じず、これにより素子破壊も生じな
い。
When the sputtering / etching process is performed with this structure, only the opening 14 of the base cover 9 is etched. Therefore, other than that, the Au film 3 and the bonding wire 4 on the bonding surface of the semiconductor device 2 are etched. Scattering of metal atoms does not occur. As a result, no short circuit occurs between the pads due to the attachment of metal atoms to the side wall of the package 1 or the shadow of the wire. Also, the electrode 6
And the metal mesh 15 are in electrical contact with each other, the semiconductor device 2 has almost the same potential as the etching cathode electrode through the base 9. Therefore, even if the sputter / etching process is performed, no charge is accumulated on the surface of the semiconductor device 2 or discharge between the internal elements does not occur, so that element destruction does not occur.

【0032】次に、図7に本発明の試料ホルダの他の実
施例を示す。
Next, FIG. 7 shows another embodiment of the sample holder of the present invention.

【0033】図6と基本的な構成は同じであるが、違っ
た点は金属メッシュ15の代わりに電極6の太さ及びピッ
チに合致した雌コネクタ16を設けたものである。雌コネ
クタ16は、金属メッシュ15のように電極6との一部分の
みの接触と違い、電極6全体を覆う形で接触するため、
より確実に導通をとることが可能である。
Although the basic structure is the same as that of FIG. 6, the difference is that a female connector 16 matching the thickness and pitch of the electrodes 6 is provided instead of the metal mesh 15. The female connector 16 is different from the contact with the electrode 6 in only a part like the metal mesh 15, and is in contact with the electrode 6 so as to cover the entire electrode 6,
It is possible to establish conduction more reliably.

【0034】また、金属メッシュ15の場合は使用頻度に
より電極6との接触部に曲がり等の劣化を生じるのに対
し、雌コネクタ16の場合はその様な劣化は生じない。更
に、このメス・コネクタ16もねじ18を外すことにより着
脱が可能である。このため、金属メッシュ15と同様に太
さ及びピッチを変更することにより多様な電極6に対し
て対応が可能である。
Further, in the case of the metal mesh 15, the contact portion with the electrode 6 is deteriorated by bending or the like depending on the frequency of use, whereas in the case of the female connector 16, such deterioration is not generated. Further, the female connector 16 can also be attached and detached by removing the screw 18. Therefore, like the metal mesh 15, it is possible to deal with various electrodes 6 by changing the thickness and pitch.

【0035】次に、図8には更にの他の実施例を示す。
これは、図6及び図7と基本的な構成は同じであるが、
ベース9に掘り込んだ穴10の二段目に金属性の固定部材
を設けるのではなく、金属球19を直接充填したものであ
る。金属球の材質は、たとえばAlやNiもしくはSU
S等の導電性金属である。この金属球19を充填した穴10
の中に電極6を搭載することにより半導体装置2とベー
ス9を同電位にするものである。この構成を用いること
により、電極6の太さ及びピッチに対応する固定部材を
製作する必要がない。また、電極6の太さ及びピッチに
全く影響を及ぼされないため、多様な電極6の構成に対
しても半導体装置2をベース9と同電位にすることは容
易である。しかし、電極6の強度が低い場合、金属球19
を用いることにより電極6に傷や曲げ等の劣化を生じる
恐れがある。
Next, FIG. 8 shows still another embodiment.
This has the same basic configuration as in FIGS. 6 and 7,
Instead of providing a metallic fixing member in the second stage of the hole 10 dug in the base 9, the metallic ball 19 is directly filled. The material of the metal sphere is, for example, Al, Ni or SU.
It is a conductive metal such as S. Hole 10 filled with this metal ball 19
The semiconductor device 2 and the base 9 are made to have the same potential by mounting the electrode 6 therein. By using this configuration, it is not necessary to manufacture a fixing member corresponding to the thickness and pitch of the electrodes 6. Further, since the thickness and pitch of the electrodes 6 are not affected at all, it is easy to set the semiconductor device 2 to the same potential as the base 9 even for various configurations of the electrodes 6. However, if the strength of the electrode 6 is low, the metal ball 19
When used, the electrode 6 may be deteriorated such as scratches and bends.

【0036】この問題を改善するための実施例を図9に
示す。これは、金属球19が充填されるベース9の穴10に
金属球19の代わりに微細な線状で形成された金属ウール
20を充填したものである。この金属ウール20を用いるこ
とにより、強度の低い電極6でも劣化を生じることなく
半導体装置2とベース9を同電位にする。また、金属メ
ッシュ15と同様に多様な電極6の構成に対しても対応す
ることができる。
An embodiment for improving this problem is shown in FIG. This is a metal wool formed in the hole 10 of the base 9 filled with the metal balls 19 in the form of fine lines instead of the metal balls 19.
It is filled with 20. By using this metal wool 20, the semiconductor device 2 and the base 9 are set to the same potential without deterioration even in the electrode 6 having low strength. Further, like the metal mesh 15, various electrode 6 configurations can be dealt with.

【0037】更に、本技術における試料ホルダの他の実
施例を図10に示す。基本的な構成は今までの実施例と同
じであるが、ベース9に掘り込んだ穴10の二段目に、例
えば、Ga、Hgのような液体金属21を充填したもので
ある。この構成により、パッケージ1をベース9に搭載
した場合、電極6は液体金属21と接触するため、半導体
装置2とベース9を同電位にする。また、液体なので接
触により電極6が劣化を生じないのとともに多様な電極
6の構成に対しても対応できる。
Further, another embodiment of the sample holder according to the present technology is shown in FIG. The basic structure is the same as that of the above-described embodiments, but the second stage of the hole 10 dug in the base 9 is filled with a liquid metal 21 such as Ga or Hg. With this configuration, when the package 1 is mounted on the base 9, the electrode 6 contacts the liquid metal 21, so that the semiconductor device 2 and the base 9 have the same potential. Further, since it is a liquid, the electrode 6 does not deteriorate due to the contact, and it is possible to cope with various configurations of the electrode 6.

【0038】更に、他の実施例を図11に示すが基本的な
構成は今までの実施例と同じである。
Further, another embodiment is shown in FIG. 11, but the basic configuration is the same as the previous embodiments.

【0039】今までの実施例と違った点は、液体金属21
の代わりに、例えば、導電性のペースト22をベース9に
掘り込んだ穴10の二段目に充填したものである。
Liquid metal 21 is different from the above-mentioned embodiments.
Instead of, for example, the conductive paste 22 is filled in the second stage of the hole 10 dug in the base 9.

【0040】この構成により、パッケージ1をベース9
に搭載した場合、電極6は粘土状の物質22で固定される
ことにより半導体装置2とベース9を同電位にする。ま
た、粘土状のため電極6を傷つけることなくより確実に
固定する。
With this configuration, the package 1 is used as the base 9
When it is mounted on the semiconductor device 2, the electrode 6 is fixed by the clay-like substance 22 so that the semiconductor device 2 and the base 9 have the same potential. Further, since it is clay-like, the electrode 6 is more securely fixed without being damaged.

【0041】今までの実施例はPGAタイプのパッケー
ジ用試料ホルダについて示したが、次に他のタイプのパ
ッケージ用試料ホルダについて実施例を示す。
Although the above-mentioned embodiments have been described with respect to the PGA type package sample holders, examples will be described with respect to other types of package sample holders.

【0042】図12は、DIPタイプのパッケージに対す
る試料ホルダの実施例を示す。
FIG. 12 shows an embodiment of the sample holder for a DIP type package.

【0043】基本的な構成はQFPタイプのパッケージ
と同じであるが、これは電極28の太さ及びピッチに相当
する溝30をベース29に形成したものである。この構成に
より半導体装置24とベース29は、電極28と溝30との接触
により半導体装置24とベース29は同電位となるため、ス
パッタ・エッチング処理を行なっても半導体装置24表面
に電荷の蓄積や内部素子間での放電は生じず、これによ
り素子破壊も生じない。
The basic structure is the same as that of the QFP type package, but the groove 30 corresponding to the thickness and pitch of the electrodes 28 is formed in the base 29. With this configuration, the semiconductor device 24 and the base 29 have the same potential due to the contact between the electrode 28 and the groove 30, so that the semiconductor device 24 and the base 29 have the same potential. No discharge occurs between the internal elements, and no element destruction occurs.

【0044】尚、本実施例では一本の電極28に対して一
個の溝を形成する方法を記しているが、電極一列分に対
して溝30を形成する方法においても本実施例と同じ効果
が得られる。また、この方法を用いた場合、電極28のピ
ッチ及び一列分の本数に影響されることなく半導体装置
24とベース29を同電位にすることが可能なため、多様な
電極の構成に対しても対応できる。
Although the method of forming one groove in one electrode 28 is described in this embodiment, the same effect as in this embodiment can be obtained in the method of forming the groove 30 for one row of electrodes. Is obtained. Further, when this method is used, the semiconductor device is not affected by the pitch of the electrodes 28 and the number of electrodes in one row.
Since 24 and the base 29 can be set to the same potential, various electrode configurations can be accommodated.

【0045】次に、QFPタイプのパッケージに対する
試料ホルダの実施例を図13に示す。
Next, an embodiment of the sample holder for the QFP type package is shown in FIG.

【0046】図13(a)には、ベース35にQFPタイプの
パッケージを搭載したときの斜視図を示すが、パッケー
ジ34側面にある外部との信号の送受信用コネクタ36にコ
ネクタ36と同じピッチをもつフック37を用いて固定する
ものである。このフック37は、ベース35と同様に例えば
AlもしくはSUS等の弾力性のある薄い導電材料から
成っている。上記による構成の詳細を図13(b)に示す。
FIG. 13 (a) shows a perspective view of a QFP type package mounted on the base 35. The same pitch as that of the connector 36 is provided on the connector 36 for transmitting / receiving signals to / from the outside on the side surface of the package 34. The hook 37 is used for fixing. Like the base 35, the hook 37 is made of a thin elastic conductive material such as Al or SUS. The details of the above configuration are shown in FIG. 13 (b).

【0047】パッケージ34を搭載するベース35上面には
パッケージ34よりも大きい寸法の穴45が掘り込んであ
り、更にその外側はフック37固定用の穴が掘り込んであ
る。フック37はこの穴45にパッケージ34を囲むように四
方にねじ42で固定されており、パッケージ34を搭載する
際には、パッケージ34を四方向から挾み込む形で固定さ
れる。また、ベース35上面には今までの実施例と同じ構
成のベースカバー43が取り付けられている。
A hole 45 having a size larger than that of the package 34 is dug in the upper surface of the base 35 on which the package 34 is mounted, and a hole for fixing the hook 37 is dug in the outer side thereof. The hooks 37 are fixed to the holes 45 in four directions by screws 42 so as to surround the package 34, and when the package 34 is mounted, the hooks 34 are fixed by sandwiching the package 34 from four directions. Further, a base cover 43 having the same structure as the above-described embodiments is attached to the upper surface of the base 35.

【0048】この構成によりパッケージ34をベース35に
搭載した場合、半導体装置38とベース35は信号送受信用
コネクタ36とフック37の接触により同電位となるため、
スパッタ・エッチング処理を行なっても半導体装置38表
面に電荷の蓄積や内部素子間での放電は生じず、これに
より素子破壊も生じない。また、パッケージ34を弾力性
のあるフック37により四方から挾み込む構造のため、よ
り確実に固定することができる。
When the package 34 is mounted on the base 35 with this structure, the semiconductor device 38 and the base 35 have the same potential due to the contact between the signal transmitting / receiving connector 36 and the hook 37.
Even if the sputter / etching process is performed, electric charge is not accumulated on the surface of the semiconductor device 38 and discharge between internal elements does not occur, so that element destruction does not occur. Further, since the package 34 is sandwiched by the elastic hooks 37 from all sides, the package 34 can be more securely fixed.

【0049】[0049]

【発明の効果】本発明によればパッケージ実装された半
導体装置でも不良箇所を修正することが可能である。
According to the present invention, it is possible to correct a defective portion even in a package-mounted semiconductor device.

【0050】スパッタ・エッチング工程時、パッケージ
の全電極は試料ホルダとの金属接触により試料ホルダを
介し、エッチング用カソード電極と同電位となるため、
スパッタ・エッチング工程時における半導体装置の内部
素子間での放電は生じない。これにより素子破壊を生じ
ることなく配線修正を行うことができる。
During the sputtering / etching process, all the electrodes of the package have the same potential as the etching cathode electrode through the sample holder due to the metal contact with the sample holder.
No electric discharge occurs between internal elements of the semiconductor device during the sputtering / etching process. As a result, the wiring can be corrected without causing element breakdown.

【0051】また、ボンディング・ワイヤやパッド部分
を可変アパーチャを設けた絶縁カバーで覆っていること
により、スパッタ・エッチング工程時におけるチップ貼
付面やボンディング・ワイヤからの金属原子の飛散は生
じない。これによりパッド間での短絡を生じることなく
配線修正を行うことができる。
Further, by covering the bonding wire and the pad portion with the insulating cover provided with the variable aperture, scattering of metal atoms from the chip attachment surface and the bonding wire does not occur during the sputter etching process. As a result, the wiring can be corrected without causing a short circuit between the pads.

【図面の簡単な説明】[Brief description of drawings]

【図1】パッケージの断面図。FIG. 1 is a sectional view of a package.

【図2】パッケージをスパッタ・エッチングした時の説
明図。
FIG. 2 is an explanatory view when a package is sputter-etched.

【図3】本発明の一実施例である試料ホルダの斜視図。FIG. 3 is a perspective view of a sample holder which is an embodiment of the present invention.

【図4】図3におけるベースカバーの開口部の説明図。FIG. 4 is an explanatory view of an opening of a base cover shown in FIG.

【図5】図3におけるA−A′線に沿った試料ホルダの
断面図。
5 is a cross-sectional view of the sample holder taken along the line AA ′ in FIG.

【図6】本発明の一実施例である試料ホルダの試料搭載
部の断面図。
FIG. 6 is a cross-sectional view of a sample mounting portion of a sample holder that is an embodiment of the present invention.

【図7】本発明の第二の実施例である試料ホルダの試料
搭載部の断面図。
FIG. 7 is a sectional view of a sample mounting portion of a sample holder that is a second embodiment of the present invention.

【図8】本発明の第三の実施例である試料ホルダの試料
搭載部の断面図。
FIG. 8 is a sectional view of a sample mounting portion of a sample holder that is a third embodiment of the present invention.

【図9】本発明の第四の実施例である試料ホルダの試料
搭載部の断面図。
FIG. 9 is a sectional view of a sample mounting portion of a sample holder that is a fourth embodiment of the present invention.

【図10】本発明の第五の実施例である試料ホルダの試
料搭載部の断面図。
FIG. 10 is a sectional view of a sample mounting portion of a sample holder that is a fifth embodiment of the present invention.

【図11】本発明の第六の実施例である試料ホルダの試
料搭載部の断面図。
FIG. 11 is a sectional view of a sample mounting portion of a sample holder which is a sixth embodiment of the present invention.

【図12】本発明の第七の実施例である試料ホルダの試
料搭載部の断面図。
FIG. 12 is a sectional view of a sample mounting portion of a sample holder that is a seventh embodiment of the present invention.

【図13】本発明の第八の実施例である試料ホルダの試
料搭載部の断面図。
FIG. 13 is a sectional view of a sample mounting portion of a sample holder according to an eighth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…パッケージ、 2…半導体装置、 3…Au膜、 4…ボンディング・ワイヤ、 5…パッド、 6…電極、 9…ベース、 11…ベースカバー、 14…開口部、 15…金属メッシュ。 1 ... Package, 2 ... Semiconductor device, 3 ... Au film, 4 ... Bonding wire, 5 ... Pad, 6 ... Electrode, 9 ... Base, 11 ... Base cover, 14 ... Opening part, 15 ... Metal mesh.

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/32 B Continuation of the front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location H01L 23/32 B

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】開封状態にあるパッケージ内の半導体装置
の表面をスパッタリングによりエッチングするために用
いる試料ホルダにおいて、上記パッケージの全電極をエ
ッチング用カソード電極とほぼ同一電位にすることを特
徴とする試料ホルダ。
1. A sample holder used for etching the surface of a semiconductor device in an unsealed package by sputtering, wherein all electrodes of the package are set to substantially the same potential as the etching cathode electrode. holder.
【請求項2】請求項1において、搭載された上記半導体
装置と概略等しいか、あるいは小さい開口を有し、プラ
ズマにされされる領域の表面が絶縁物からなるベースカ
バーで上記開口から上記半導体装置が露出するように固
定されている試料ホルダ。
2. The semiconductor device according to claim 1, which has a base cover having an opening which is substantially equal to or smaller than that of the mounted semiconductor device and whose surface exposed to plasma is made of an insulating material. A sample holder that is fixed to expose the.
【請求項3】請求項2において、金属板に絶縁物を溶射
した上記ベースカバーを用いる試料ホルダ。
3. The sample holder according to claim 2, wherein the base cover is formed by spraying an insulator on a metal plate.
【請求項4】請求項2において、可変アパーチャにより
開口部を調整できる上記ベースカバーを用いる試料ホル
ダ。
4. The sample holder according to claim 2, which uses the base cover whose opening can be adjusted by a variable aperture.
【請求項5】請求項1において、上記パッケージの全電
極と上記試料ホルダとをほぼ同一電位にするために上記
パッケージの全電極を挿入するための金属メッシュを備
えた試料ホルダ。
5. The sample holder according to claim 1, comprising a metal mesh into which all the electrodes of the package are inserted so that all the electrodes of the package and the sample holder have substantially the same potential.
【請求項6】請求項1において、上記パッケージの全電
極と上記試料ホルダとをほぼ同一電位にするために上記
パッケージの全電極を挿入するための雌コネクタを備え
た試料ホルダ。
6. The sample holder according to claim 1, comprising a female connector into which all the electrodes of the package are inserted so that all the electrodes of the package and the sample holder have substantially the same potential.
【請求項7】請求項1において、上記パッケージの全電
極と上記試料ホルダとをほぼ同一電位にするために上記
パッケージの全電極を挿入するための金属球を備えた試
料ホルダ。
7. The sample holder according to claim 1, comprising a metal ball into which all the electrodes of the package are inserted so that all the electrodes of the package and the sample holder have substantially the same potential.
【請求項8】請求項1において、上記パッケージの全電
極と上記試料ホルダとをほぼ同一電位にするために上記
パッケージの全電極を挿入するための金属ウールを備え
た試料ホルダ。
8. The sample holder according to claim 1, comprising metal wool for inserting all the electrodes of the package so that all the electrodes of the package and the sample holder have substantially the same potential.
【請求項9】請求項1において、上記パッケージの全電
極と上記試料ホルダとをほぼ同一電位にするために上記
パッケージの全電極を挿入するための導電性ペーストま
たは導電性の流動体を備えた試料ホルダ。
9. The conductive paste or conductive fluid according to claim 1, wherein all electrodes of the package are inserted so that all electrodes of the package and the sample holder have substantially the same potential. Sample holder.
JP30333994A 1994-12-07 1994-12-07 Sample holder Pending JPH08162517A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30333994A JPH08162517A (en) 1994-12-07 1994-12-07 Sample holder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30333994A JPH08162517A (en) 1994-12-07 1994-12-07 Sample holder

Publications (1)

Publication Number Publication Date
JPH08162517A true JPH08162517A (en) 1996-06-21

Family

ID=17919788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30333994A Pending JPH08162517A (en) 1994-12-07 1994-12-07 Sample holder

Country Status (1)

Country Link
JP (1) JPH08162517A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006157332A (en) * 2004-11-29 2006-06-15 Audio Technica Corp Condenser microphone unit
WO2016175365A1 (en) * 2015-04-28 2016-11-03 (주)씨앤아이테크놀로지 Method for forming electromagnetic wave shielding film of semiconductor package by using pocket

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006157332A (en) * 2004-11-29 2006-06-15 Audio Technica Corp Condenser microphone unit
JP4615972B2 (en) * 2004-11-29 2011-01-19 株式会社オーディオテクニカ Condenser microphone unit
WO2016175365A1 (en) * 2015-04-28 2016-11-03 (주)씨앤아이테크놀로지 Method for forming electromagnetic wave shielding film of semiconductor package by using pocket

Similar Documents

Publication Publication Date Title
US10312197B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2000074993A (en) High performance integrated circuit chip package
JPH05218608A (en) Flex product structure,manufacture of flex product, method of coating flex product structure and electronic system
US5888882A (en) Process for separating electronic devices
CA1205578A (en) Method for manufacturing an integrated circuit device
US6928718B2 (en) Method for array processing of surface acoustic wave devices
EP0092944A1 (en) Method for packaging electronic parts
JPH08162517A (en) Sample holder
EP1514299A1 (en) Feed-through process and amplifier with feed-through
JPH11251317A (en) Method and device for manufacturing semiconductor device
US20190189468A1 (en) Semiconductor device and method of manufacture
JP2002343851A (en) Wafer jig for plating
JP3189828B2 (en) Circuit module manufacturing method
JPS58102521A (en) Manufacture of semiconductor device
JP3363704B2 (en) Leak collet and method of manufacturing semiconductor device
US5512780A (en) Inorganic chip-to-package interconnection circuit
JP2002237517A (en) Wafer holder
JP4153654B2 (en) Conductive deposit monitor, plasma processing apparatus, and plasma processing method
JP3879658B2 (en) Electronic component manufacturing method
US20210305024A1 (en) Plasma cleaning for packaging electronic devices
TW200910477A (en) Solder pad re-distribution process and integrated circuit chip applying the same
JP2674144B2 (en) Method for manufacturing semiconductor device
JPH08181120A (en) Plasma processor
JP4196481B2 (en) Manufacturing method of semiconductor device
JP2548164B2 (en) Dry etching method