JPH0816148A - Display data forming method - Google Patents

Display data forming method

Info

Publication number
JPH0816148A
JPH0816148A JP6171658A JP17165894A JPH0816148A JP H0816148 A JPH0816148 A JP H0816148A JP 6171658 A JP6171658 A JP 6171658A JP 17165894 A JP17165894 A JP 17165894A JP H0816148 A JPH0816148 A JP H0816148A
Authority
JP
Japan
Prior art keywords
dot
character
dots
output
display data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6171658A
Other languages
Japanese (ja)
Inventor
Naoki Nagano
直樹 永野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6171658A priority Critical patent/JPH0816148A/en
Publication of JPH0816148A publication Critical patent/JPH0816148A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To miniaturize a character generating circuit without impairing the easiness of visibility of display data on a screen by modifying and displaying display data while arranging shade dots in the downward, in the adjacent right and in the inclined right adjacent of signaficant dots expressing a character or a sign or a graphic among dot patterns. CONSTITUTION:Display data are modified and displayed by arranging shade dots in the downward (A), in the right adjacent (B) and in the inclined right adjacent (C) of character dots expressing characters among dot patterns. That is, a shade dot generating circuit outputs as shade dots with respect to dots outputted successively by a shift register when dots to be outputted next is character dots or either dots outputted at the same time as the dots of (n) line by an (n-1)th line shift register or dots outputted next to these dots are character dots. In such a manner, the shades ate, added in the downward (A), in the adjacent right (B) and in the lower right (C) of the character dots according to a shade output consisting of a character output and shade dots and then a character provided with shades 1 is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は表示データ作成方法に関
し、例えばデイスプレイ等の表示装置に対して影付き文
字を使用した文字を出力する際に適用し得る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of creating display data, and can be applied to the case of outputting characters using shaded characters to a display device such as a display.

【0002】[0002]

【従来の技術】従来、OSD(on screen display 、管
面表示)文字と呼ばれる画面上に表示される文字には、
文字を映像上に表示した場合に見やすいように文字ドツ
トの周囲すべてに影ドツトが配置されている。すわなち
図5に示すように、文字ドツトの周囲に影ドツトを配置
することにより、例えば白色画面で白文字を見えやすい
ように文字を修飾している。
2. Description of the Related Art Conventionally, a character displayed on a screen called an OSD (on screen display) character is
Shadow dots are arranged all around the character dots so that the characters are easy to see when they are displayed on the image. That is, as shown in FIG. 5, by arranging shadow dots around the character dots, the characters are modified so that white characters can be easily seen on a white screen, for example.

【0003】[0003]

【発明が解決しようとする課題】ところがこのような従
来の文字修飾方法では、文字ドツトの周囲すべてに影ド
ツトを配置するため、文字ドツトに影を付けるか否かを
判断するのに、表示ラインと当該表示ラインの前後の表
示ラインの合計3ライン分の文字データを同時に読み出
さなければならない。すなわち図6に示すように、文字
ドツトが無いドツトでは、当該ドツトを囲んだドツトに
文字ドツトが配置されているかを調べる必要があるから
である。従つて従来の文字修飾方法では、1文字分の横
3ライン分のデータが必要となるため、3ライン分のデ
ータを格納するメモリが必要となり、演算回路の規模が
大きくなるという問題があつた。
However, in such a conventional character modification method, since the shadow dots are arranged all around the character dot, the display line is used to judge whether or not to shadow the character dot. And a total of three lines of display data before and after the display line must be read simultaneously. That is, as shown in FIG. 6, in a dot having no character dot, it is necessary to check whether or not the character dot is arranged in the dot surrounding the dot. Therefore, in the conventional character modification method, since data for three horizontal lines for one character is required, a memory for storing data for three lines is required, which causes a problem that the scale of the arithmetic circuit becomes large. .

【0004】本発明は以上の点を考慮してなされたもの
で、画面上での文字の見えにくさを損なわずに文字生成
回路を小型化し得る表示データ作成方法を提案しようと
するものである。
The present invention has been made in consideration of the above points, and it is an object of the present invention to propose a display data creating method capable of miniaturizing a character generating circuit without impairing the visibility of characters on a screen. .

【0005】[0005]

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、画面上に表示する文字又は記号又
は図形でなる表示データのドツトパターンに影を付ける
表示データ作成方法において、ドツトパターンの2ライ
ン分をメモリ手段((9)、(10))に記憶し、ドツ
トパターンのうち文字又は記号又は図形を表す有意ドツ
トの下方、右隣及び斜め右下に影ドツトを配置して表示
データを修飾表示するようにした。
In order to solve such a problem, in the present invention, in a display data creating method for shadowing a dot pattern of display data consisting of characters, symbols or figures to be displayed on a screen, Data for two lines are stored in the memory means ((9), (10)), and shadow dots are arranged below, to the right of and adjacent to the right of the significant dot representing a character or symbol or figure in the dot pattern, and display data is displayed. Changed to display.

【0006】[0006]

【作用】文字又は記号又は図形でなる表示データのドツ
トパターンの2ライン分をメモリ手段((9)、(1
0))に記録し、当該ドツトパターンのうち文字又は記
号又は図形を表す有意ドツトの下方、右隣及び斜め右下
に影ドツトを配置して表示データを修飾表示するように
したことにより、画面上での表示データの見えやすさを
損なわずに文字生成回路を小型化することができる。
Two lines of the dot pattern of the display data consisting of characters, symbols or figures are stored in the memory means ((9), (1
0)), the shadow dots are arranged below, to the right of, and diagonally below, the significant dots that represent characters, symbols, or figures in the dot pattern so that the display data is modified and displayed. The character generation circuit can be downsized without impairing the visibility of the display data above.

【0007】[0007]

【実施例】以下図面について、本発明の一実施例を詳述
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings.

【0008】図1において、1は全体として本発明の表
示データ作成方法により作成された影付き文字(数字の
「8」)の一実施例を示している。本発明の表示データ
作成方法では、ドツトパターンのうち文字を表す文字ド
ツトの下方(図1(A))、右隣(図1(B))及び斜
め右下(図1(C))に影ドツトを配置して表示データ
を修飾表示するようになされている。
In FIG. 1, reference numeral 1 generally indicates an embodiment of a shaded character (numeral "8") created by the display data creating method of the present invention. In the display data creating method of the present invention, shadows are drawn below the character dot representing the character in the dot pattern (FIG. 1A), next to the right (FIG. 1B) and diagonally lower right (FIG. 1C). Dots are arranged so that the display data is modified and displayed.

【0009】図2に本発明の表示データ作成方法を実現
する文字生成回路2を示す。文字生成回路2において、
シリアルデータ制御部3の外部から当該シリアルデータ
制御部3にシリアルデータが入力される。シリアルデー
タには、画面上における文字の表示位置を指定する表示
位置情報及びどのような文字を画面上に表示するかに関
する文字情報や、表示する文字に対して影を付けるか否
かの文字修飾情報等が含まれている。これらの情報のう
ち、表示位置情報及び文字情報はビデオRAM(random
access memory)4に出力され、文字修飾情報は文字修
飾制御レジスタ5に出力される。
FIG. 2 shows a character generation circuit 2 which realizes the display data generation method of the present invention. In the character generation circuit 2,
Serial data is input to the serial data control unit 3 from outside the serial data control unit 3. The serial data includes display position information that specifies the display position of characters on the screen, character information regarding what characters are displayed on the screen, and character decoration that determines whether a shadow is added to the displayed characters. Information etc. are included. Of these information, display position information and character information are video RAM (random
access memory) 4 and the character decoration information is output to the character decoration control register 5.

【0010】ビデオRAM4のアドレスには、画面の位
置が割り当てられており、シリアルデータ制御部3より
出力される文字の表示位置情報によつてアドレスが指定
され、これにより画面上における文字の表示位置が決定
される。またビデオRAM4には、シリアルデータ制御
部3より出力される文字情報に対応する文字コードが格
納されており、当該文字コードに対応した文字のドツト
パターンがビデオROM(read only memory)6に格納
されている。従つてビデオRAM4がシリアルデータ制
御部3より表示位置情報及び文字情報を受け取ると、文
字情報に対応した文字コードがビデオRAM4よりビデ
オROM6に出力され、当該文字コードに対応したドツ
トパターンがビデオROM6から出力コントローラ7に
内蔵された影ドツト生成回路8に出力される。
The position of the screen is assigned to the address of the video RAM 4, and the address is designated by the display position information of the character output from the serial data control section 3, whereby the display position of the character on the screen is designated. Is determined. A character code corresponding to the character information output from the serial data control unit 3 is stored in the video RAM 4, and a dot pattern of the character corresponding to the character code is stored in the video ROM (read only memory) 6. ing. Therefore, when the video RAM 4 receives the display position information and the character information from the serial data control unit 3, the character code corresponding to the character information is output from the video RAM 4 to the video ROM 6, and the dot pattern corresponding to the character code is output from the video ROM 6. It is output to the shadow dot generation circuit 8 built in the output controller 7.

【0011】影ドツト生成回路8は、文字修飾制御レジ
スタ5からの信号に基づいて文字に影を付けるか否かを
決定する。すなわち影ドツト生成回路8は、文字修飾制
御レジスタ5から文字修飾信号を受け取ると、ビデオR
OM6より受け取つたドツトパターンに基づいて、1文
字分の横1ライン分についての文字出力及び影出力をパ
ルスの形で送出するようになされている。
The shadow dot generation circuit 8 determines whether to cast a shadow on a character based on a signal from the character decoration control register 5. That is, when the shadow dot generation circuit 8 receives the character decoration signal from the character decoration control register 5, the video R
Based on the dot pattern received from the OM 6, character output and shadow output for one horizontal line of one character are sent in the form of pulses.

【0012】図3に影ドツト生成回路8の概略構成を示
す。影ドツト生成回路8において、nライン目シフトレ
ジスタ9はビデオROM6より読み出された1文字分の
ドツトパターンのnライン目を格納し、n−1ライン目
シフトレジスタ10はn−1ライン目を格納する。これ
らのシフトレジスタ9及び10は、当該シフトレジスタ
9及び10を右方向にシフトして文字出力用のドツトク
ロツクに同期してドツトを順次出力する。この場合シフ
トレジスタ9及び10は、出力するドツトが文字ドツト
であるときにはレベル「1」のパルス信号、文字ドツト
でないときにはレベル「0」のパルス信号を出力する。
従つてシフトレジスタ9及び10は、1文字分の横1ラ
イン分における文字ドツトの有無に応じた文字出力をパ
ルス信号として出力する。
FIG. 3 shows a schematic configuration of the shadow dot generation circuit 8. In the shadow dot generation circuit 8, the nth line shift register 9 stores the nth line of the dot pattern for one character read from the video ROM 6, and the n-1th line shift register 10 stores the n-1th line. Store. These shift registers 9 and 10 shift the shift registers 9 and 10 to the right and sequentially output dots in synchronization with the character output dot clock. In this case, the shift registers 9 and 10 output a pulse signal of level "1" when the dot to be output is a character dot and a pulse signal of level "0" when the dot is not a character dot.
Accordingly, the shift registers 9 and 10 output a character output corresponding to the presence or absence of character dots in one horizontal line of one character as a pulse signal.

【0013】シフトレジスタ9より出力されるnライン
目のドツトパターンに対応する文字出力はリレー式ラツ
チ回路11及び2入力端子の論理和回路(OR回路)1
2に出力され、ラツチ回路11はドツトクロツクを1つ
ラツチして文字出力を送出するようになされている。一
方シフトレジスタ10より出力されるn−1ライン目の
ドツトパターンに対応する文字出力はリレー式ラツチ回
路13及び2入力端子のOR回路14に出力され、ラツ
チ回路13はラツチ回路11と同様にドツトクロツクを
1つラツチしてOR回路14に文字出力を送出する。O
R回路14では、シフトレジスタ10より出力される文
字出力とラツチ回路13より出力される文字出力につい
て演算する。
The character output corresponding to the dot pattern of the nth line output from the shift register 9 is a relay type latch circuit 11 and a logical sum circuit (OR circuit) 1 of 2 input terminals.
2 and the latch circuit 11 latches one dot clock and sends a character output. On the other hand, the character output corresponding to the dot pattern of the (n-1) th line output from the shift register 10 is output to the relay type latch circuit 13 and the OR circuit 14 having two input terminals, and the latch circuit 13 is the same as the latch circuit 11 in the dot clock. To output a character output to the OR circuit 14. O
The R circuit 14 calculates the character output output from the shift register 10 and the character output output from the latch circuit 13.

【0014】ここでOR回路14では、シフトレジスタ
10より順次出力されるドツトが1つずつずれた文字出
力同士について演算するので、図1の(A)及び(C)
のように、n−1ラインのドツトについて、当該ドツト
が文字ドツトである場合に、当該ドツトの下方及び斜め
右下のドツトに影ドツトが配置されるような演算が行わ
れることになる。すなわち、シフトレジスタ10が、n
ラインのドツトと同時に出力するドツト又は当該ドツト
の次に出力されるドツトが文字ドツトであるとき、影ド
ツトとして出力することになる。OR回路14で得られ
た文字出力はOR回路12に出力され、OR回路12で
は、OR回路14より出力される文字出力とnライン目
シフトレジスタ9より出力される文字出力とについて演
算する。
Since the OR circuit 14 operates on the character outputs whose dots sequentially output from the shift register 10 are deviated one by one, (A) and (C) in FIG.
As described above, in the case of the dot of n-1 line, when the dot is a character dot, a calculation is performed such that shadow dots are arranged below the dot and diagonally lower right. That is, the shift register 10
When the dot output at the same time as the line dot or the dot output next to the dot is a character dot, it is output as a shadow dot. The character output obtained by the OR circuit 14 is output to the OR circuit 12, and the OR circuit 12 calculates the character output output from the OR circuit 14 and the character output output from the n-th line shift register 9.

【0015】OR回路12で演算された結果の文字出力
は2入力端子のOR回路15に出力され、OR回路15
では、ラツチ回路11より出力される文字出力と、OR
回路12より出力される文字出力とについて演算する。
ここでOR回路15では、シフトレジスタ9より出力さ
れる文字出力と、ラツチ回路11を介して送出され、シ
フトレジスタ9よりOR回路15に出力する文字出力に
対してドツトが1つずれて出力される文字出力について
演算することになる。
The character output resulting from the operation of the OR circuit 12 is output to the OR circuit 15 having two input terminals.
Then, the character output from the latch circuit 11 and OR
An operation is performed on the character output output from the circuit 12.
Here, in the OR circuit 15, the character output output from the shift register 9 and the character output output via the latch circuit 11 and output from the shift register 9 to the OR circuit 15 are shifted by one dot. The character output will be calculated.

【0016】従つてOR回路15では、シフトレジスタ
9より出力するドツトについて、次に出力するドツトが
文字ドツトであるときに、影ドツトとして出力する。す
なわちOR回路15より出力される影出力においては、
図1の(B)に示すように、文字ドツトの右隣に影ドツ
トが配置されるような影出力となる。ここで図4に示す
ように、影出力は、文字出力レベルが「1」のところで
も、レベル「1」でなければならないのでOR回路15
が必要となる。
Therefore, the OR circuit 15 outputs the dot output from the shift register 9 as a shadow dot when the next output dot is a character dot. That is, in the shadow output output from the OR circuit 15,
As shown in FIG. 1B, the shadow output is such that the shadow dot is arranged on the right side of the character dot. Here, as shown in FIG. 4, the shadow output must be the level "1" even if the character output level is "1".
Is required.

【0017】以上の構成において、影ドツト生成回路8
では、シフトレジスタ9が順次出力するドツトについ
て、次に出力するドツトが文字ドツトであるとき、又は
n−1ライン目シフトレジスタ10が、nラインのドツ
トと同時に出力するドツト若しくは当該ドツトの次に出
力するドツトのいずれかが文字ドツトであるときに、影
ドツトとして出力するようになされている。かくして、
文字出力及び影ドツトでなる影出力に応じて文字ドツト
の下方、右隣及び斜め右下に影が付され、図1に示すよ
うな影付き文字1が作成される。
In the above configuration, the shadow dot generation circuit 8
Then, with respect to the dots sequentially output by the shift register 9, when the next dot to be output is a character dot, or the dot output from the n-1th line shift register 10 simultaneously with the dot of the n line or the dot next to the dot. When one of the dots to be output is a character dot, it is output as a shadow dot. Thus,
According to the shadow output consisting of the character output and the shadow dot, a shadow is added below, to the right of the character dot, and diagonally to the lower right, and a shaded character 1 as shown in FIG. 1 is created.

【0018】以上の構成によれば、1文字分のドツトパ
ターンのnライン及びn−1ラインの2ライン分のドツ
トパターンを基に演算して、文字ドツトの下方、右隣及
び斜め右下に影ドツトを配置するようにしたことによ
り、画面上での文字の見えやすさを損なわずに文字生成
回路を小型化することができる。従つて、文字生成回路
を内蔵するマイクロコントローラのように、一度に読み
出すフオントデータ長に制限があるようなシステムに特
に有効である。
According to the above construction, calculation is performed based on the dot patterns for two lines, that is, the n line and the n-1 line of the dot pattern for one character, and the dot pattern is located below, to the right of the character dot, and diagonally to the lower right. By arranging the shadow dots, the character generation circuit can be downsized without impairing the visibility of the characters on the screen. Therefore, it is particularly effective for a system such as a microcontroller having a built-in character generation circuit in which the font data length read at one time is limited.

【0019】なお上述の実施例においては、本発明によ
る表示データ作成方法を文字「8」に適用した場合につ
いて述べたが、本発明はこれに限らず、文字又は記号又
は図形等の表示データに適用し得る。
In the above-mentioned embodiment, the case where the display data creating method according to the present invention is applied to the character "8" has been described, but the present invention is not limited to this, and is applicable to display data such as characters, symbols or figures. Applicable.

【0020】[0020]

【発明の効果】上述のように本発明によれば、文字又は
記号又は図形でなる表示データのドツトパターンの2ラ
イン分をメモリ手段に記録し、ドツトパターンのうち文
字又は記号又は図形を表す有意ドツトの下方、右隣及び
斜め右下に影ドツトを配置して表示データを修飾表示す
るようにしたことにより、画面上での表示データの見え
やすさを損なわずに文字生成回路を小型化することがで
きる。
As described above, according to the present invention, two lines of the dot pattern of the display data consisting of characters, symbols or figures are recorded in the memory means, and the characters, symbols or figures of the dot pattern are significant. By arranging shadow dots below, to the right of the dot, and diagonally below the dot to display the display data, the character generation circuit can be miniaturized without impairing the visibility of the display data on the screen. be able to.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の表示データ作成方法によつて作成され
た影付き文字の一実施例を示す略線図である。
FIG. 1 is a schematic diagram showing an embodiment of a shaded character created by a display data creating method of the present invention.

【図2】文字生成回路の概略構成を示すブロツク図であ
る。
FIG. 2 is a block diagram showing a schematic configuration of a character generation circuit.

【図3】影ドツト生成回路の概略構成を示すブロツク図
である。
FIG. 3 is a block diagram showing a schematic configuration of a shadow dot generation circuit.

【図4】文字出力及び影出力の信号波形を示す波形図で
ある。
FIG. 4 is a waveform diagram showing signal waveforms of character output and shadow output.

【図5】従来の文字修飾方法の説明に供する略線図であ
る。
FIG. 5 is a schematic diagram for explaining a conventional character modification method.

【図6】従来の文字修飾方法における影ドツトの位置の
説明に供する略線図である。
FIG. 6 is a schematic diagram for explaining a position of a shadow dot in a conventional character modification method.

【符号の説明】[Explanation of symbols]

1……影付き文字、2……文字生成回路、3……シリア
ルデータ制御部、4……ビデオRAM、5……文字修飾
制御レジスタ、6……ビデオROM、7……出力コント
ローラ、8……影ドツト生成回路、9……nライン目シ
フトレジスタ、10……n−1ライン目シフトレジス
タ、11、13……リレー式ラツチ回路、12、14、
15……OR回路。
1 ... Shaded characters, 2 ... Character generation circuit, 3 ... Serial data control unit, 4 ... Video RAM, 5 ... Character modification control register, 6 ... Video ROM, 7 ... Output controller, 8 ... ... Shadow dot generation circuit, 9 ... n line shift register, 10 ... n-1 line shift register, 11,13 ... Relay type latch circuit, 12,14,
15 ... OR circuit.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】画面上に表示する文字又は記号又は図形で
なる表示データのドツトパターンに影を付ける表示デー
タ作成方法において、 上記ドツトパターンの2ライン分をメモリ手段に記憶
し、上記ドツトパターンのうち上記文字又は記号又は図
形を表す有意ドツトの下方、右隣及び斜め右下に影ドツ
トを配置して上記表示データを修飾表示するようにした
ことを特徴とする表示データ作成方法。
1. A display data creating method for casting a shadow on a dot pattern of display data consisting of characters, symbols or figures to be displayed on a screen, wherein two lines of the dot pattern are stored in a memory means and the dot pattern of the dot pattern is stored. A display data creating method, characterized in that shadow dots are arranged below, to the right of, and diagonally to the lower right of a significant dot representing the above-mentioned character, symbol, or figure to modify and display the above-mentioned display data.
【請求項2】上記メモリ手段は、上記ドツトパターンの
1ライン分をそれぞれ格納する第1及び第2のシフトレ
ジスタでなり、上記ドツトパターンのnライン目を格納
する第1のシフトレジスタを右方向にシフトしてドツト
パターンとしてドツトを順次出力すると共に、当該ドツ
トについて、次に出力するドツトが上記有意ドツトであ
るとき、又は上記ドツトパターンのn−1ライン目を格
納する第2のシフトレジスタが、上記nラインのドツト
と同時に出力するドツト若しくは当該ドツトの次に出力
するドツトのいずれかが上記有意ドツトであるときに、
影ドツトとして出力し、上記ドツトパターン及び上記影
ドツトでなる影ドツトパターンに応じて上記有意ドツト
の下方、右隣及び斜め右下に影を付けるようにしたこと
を特徴とする請求項1に記載の表示データ作成方法。
2. The memory means comprises first and second shift registers for respectively storing one line of the dot pattern, and the first shift register for storing the nth line of the dot pattern is rightward. To sequentially output the dots as a dot pattern, and when the dot to be output next for the dot is the significant dot, or the second shift register for storing the (n-1) th line of the dot pattern. , When either the dot output simultaneously with the n-line dot or the dot output next to the dot is the significant dot,
2. A shadow dot is output, and a shadow is formed below, to the right of the significant dot, and diagonally to the lower right of the significant dot according to the dot pattern and the shadow dot pattern consisting of the shadow dot. Display data creation method.
JP6171658A 1994-06-30 1994-06-30 Display data forming method Pending JPH0816148A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6171658A JPH0816148A (en) 1994-06-30 1994-06-30 Display data forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6171658A JPH0816148A (en) 1994-06-30 1994-06-30 Display data forming method

Publications (1)

Publication Number Publication Date
JPH0816148A true JPH0816148A (en) 1996-01-19

Family

ID=15927303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6171658A Pending JPH0816148A (en) 1994-06-30 1994-06-30 Display data forming method

Country Status (1)

Country Link
JP (1) JPH0816148A (en)

Similar Documents

Publication Publication Date Title
JPS61254980A (en) Character front transmission control system
JPS62269989A (en) Display controller
JP2579362B2 (en) Screen display device
JP2749035B2 (en) Liquid crystal display
JPH0816148A (en) Display data forming method
JPS643271B2 (en)
JP3003734B2 (en) Display control device
JP2820998B2 (en) Scroll circuit of light emitting element dot matrix display
SU1441451A1 (en) Device for displaying information
SU1372351A1 (en) Device for displaying information on cathode-ray tube screen
JPS5913642Y2 (en) dot matrix display device
JPS60134284A (en) Screen inversion display system
JP2885573B2 (en) Image processing device
JPH04283794A (en) Horizontal scrolling circuit
JPS585786A (en) Color display
JPH08123400A (en) Display control device, storing method for displayed information and display device
JP2569916B2 (en) Display control circuit
JPS5852230B2 (en) Display device screen control method
JPS62150290A (en) Character display unit
JPS6123197A (en) Display
JPH0214718B2 (en)
JPS63262685A (en) Display control circuit
KR960018984A (en) Korean On Screen Control Method and Circuit
JPS58176682A (en) Display unit
JPH08115072A (en) Dot display device