JPH08161176A - リスタート処理方法 - Google Patents
リスタート処理方法Info
- Publication number
- JPH08161176A JPH08161176A JP6300480A JP30048094A JPH08161176A JP H08161176 A JPH08161176 A JP H08161176A JP 6300480 A JP6300480 A JP 6300480A JP 30048094 A JP30048094 A JP 30048094A JP H08161176 A JPH08161176 A JP H08161176A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- entry
- instruction cache
- program
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ソフトウェア障害時におけるオペレーティン
グシステムの高速な再立ち上げ処理を行うために、該再
立ち上げ処理の命令列を命令キャッシュ上に常駐させ
る。 【構成】 命令キャッシュ１０２の各エントリ１０３に
入れ換え禁止ビット１０４を設ける。パワーオンの処理
時に、設定制御部１０５が、エントリ１０３の入れ換え
禁止ビット１０４を“１”に設定する。次いで、禁止ビ
ット１０４が“１”に設定されたエントリ１０３に、ク
イックリスタート処理の命令列を書き込み、ユーザ領域
を初期化し、診断する。パワーオンの間、クイックリス
タート処理の命令列が命令キャッシュ１０２に常駐さ
れ、ソフトウェア障害が発生したとき、命令キャッシュ
から該命令列を読み出し、リスタートする。
グシステムの高速な再立ち上げ処理を行うために、該再
立ち上げ処理の命令列を命令キャッシュ上に常駐させ
る。 【構成】 命令キャッシュ１０２の各エントリ１０３に
入れ換え禁止ビット１０４を設ける。パワーオンの処理
時に、設定制御部１０５が、エントリ１０３の入れ換え
禁止ビット１０４を“１”に設定する。次いで、禁止ビ
ット１０４が“１”に設定されたエントリ１０３に、ク
イックリスタート処理の命令列を書き込み、ユーザ領域
を初期化し、診断する。パワーオンの間、クイックリス
タート処理の命令列が命令キャッシュ１０２に常駐さ
れ、ソフトウェア障害が発生したとき、命令キャッシュ
から該命令列を読み出し、リスタートする。
Description
【０００１】
【産業上の利用分野】本発明は、クイックリスタート処
理のための命令列を命令キャッシュ内に常駐することに
よりリスタート処理を高速に行うリスタート処理方法に
関する。
理のための命令列を命令キャッシュ内に常駐することに
よりリスタート処理を高速に行うリスタート処理方法に
関する。
【０００２】
【従来の技術】コンピュータシステムの信頼性はますま
す重要になってきている。これに応えるべく、近年サー
バステーションといった小型コンピュータの分野でも、
フォールトトレラントコンピュータや複数のコンピュー
タ装置によるホットスタンバイ構成のコンピュータシス
テムが次々と発表されている。
す重要になってきている。これに応えるべく、近年サー
バステーションといった小型コンピュータの分野でも、
フォールトトレラントコンピュータや複数のコンピュー
タ装置によるホットスタンバイ構成のコンピュータシス
テムが次々と発表されている。
【０００３】これらのシステムは、主にハードウェア構
成の冗長化により、耐故障性を向上させたものであり、
確かにハード故障に対するノーダウン性は実現されてい
る。しかし、ソフトウェア障害（主にオペレーティング
システムのパニック）に対しては、ほとんどのシステム
において何ら対策されていないのが実情であり、せいぜ
いクイックリスタートによるオペレーティングシステム
の再立ち上げがサポートされている程度である。これは
ソフト障害の原因のほとんどがオペレーティングシステ
ムの潜在バグによるため、抜本的な対策がシステム稼働
中には採れない（オペレーティングシステムの入れ換え
が必要な）ことに起因している。
成の冗長化により、耐故障性を向上させたものであり、
確かにハード故障に対するノーダウン性は実現されてい
る。しかし、ソフトウェア障害（主にオペレーティング
システムのパニック）に対しては、ほとんどのシステム
において何ら対策されていないのが実情であり、せいぜ
いクイックリスタートによるオペレーティングシステム
の再立ち上げがサポートされている程度である。これは
ソフト障害の原因のほとんどがオペレーティングシステ
ムの潜在バグによるため、抜本的な対策がシステム稼働
中には採れない（オペレーティングシステムの入れ換え
が必要な）ことに起因している。
【０００４】ここでいうクイックリスタートとは、一旦
システムにパワーオン相当のリセットをかけ、主記憶上
のユーザ領域のみ初期化して、オペレーティングシステ
ムを再度立ち上げるものである。パワーオン処理との大
きな相違は、主記憶上のオペレーティングシステム常駐
領域の初期化とハードディスクなど外部記憶装置からの
オペレーティングシステム再ロードを実施しないことに
ある。これにより仕様上は、オペレーティングシステム
のパニック回復時間が短縮される。なお、この種の関連
する技術としては、例えば特開平５−１２０２３１号公
報に記載のリスタート処理方法がある。
システムにパワーオン相当のリセットをかけ、主記憶上
のユーザ領域のみ初期化して、オペレーティングシステ
ムを再度立ち上げるものである。パワーオン処理との大
きな相違は、主記憶上のオペレーティングシステム常駐
領域の初期化とハードディスクなど外部記憶装置からの
オペレーティングシステム再ロードを実施しないことに
ある。これにより仕様上は、オペレーティングシステム
のパニック回復時間が短縮される。なお、この種の関連
する技術としては、例えば特開平５−１２０２３１号公
報に記載のリスタート処理方法がある。
【０００５】
【発明が解決しようとする課題】しかし、上記した処理
は、通常ＲＯＭに格納されているＩＰＬプログラムによ
って実施される。リセット実行時に、このＩＰＬプログ
ラムが命令キャッシュに存在する確率はほとんどない。
これは命令キャッシュの全エントリがオペレーティング
システムやユーザプログラムの命令によってほぼ占有さ
れているからである。
は、通常ＲＯＭに格納されているＩＰＬプログラムによ
って実施される。リセット実行時に、このＩＰＬプログ
ラムが命令キャッシュに存在する確率はほとんどない。
これは命令キャッシュの全エントリがオペレーティング
システムやユーザプログラムの命令によってほぼ占有さ
れているからである。
【０００６】従って、クイックリスタート処理を実施す
る命令列は、命令キャッシュミスヒット状態で実行され
ることになる。このためＩＰＬプログラム格納元のＲＯ
Ｍに、連続して命令フェッチのためのリードアクセスが
発生することになる。一般に、このＲＯＭとマイクロプ
ロセッサ間のデータ転送幅（バス幅）は、ＲＯＭチップ
の仕様上１バイトである。このため”クイック”といっ
ても実際は、命令フェッチのために膨大な時間を要する
ことになる。この結果、クイックリスタート処理による
コンピュータシステムのダウン時間、すなわちパニック
回復時間を短縮することができない。
る命令列は、命令キャッシュミスヒット状態で実行され
ることになる。このためＩＰＬプログラム格納元のＲＯ
Ｍに、連続して命令フェッチのためのリードアクセスが
発生することになる。一般に、このＲＯＭとマイクロプ
ロセッサ間のデータ転送幅（バス幅）は、ＲＯＭチップ
の仕様上１バイトである。このため”クイック”といっ
ても実際は、命令フェッチのために膨大な時間を要する
ことになる。この結果、クイックリスタート処理による
コンピュータシステムのダウン時間、すなわちパニック
回復時間を短縮することができない。
【０００７】本発明の目的は、ソフトウェア障害時にお
けるオペレーティングシステムの高速な再立ち上げ処理
を行うために、該再立ち上げ処理の命令列を命令キャッ
シュ上に常駐させ、命令キャッシュヒット状態で該命令
列を実行するリスタート処理方法を提供することにあ
る。
けるオペレーティングシステムの高速な再立ち上げ処理
を行うために、該再立ち上げ処理の命令列を命令キャッ
シュ上に常駐させ、命令キャッシュヒット状態で該命令
列を実行するリスタート処理方法を提供することにあ
る。
【０００８】
【課題を解決するための手段】前記目的を達成するため
に、本発明では、命令キャッシュを内蔵したマイクロプ
ロセッサと、ＯＳプログラムを格納した外部記憶装置
と、ＯＳ常駐領域とユーザ領域を持つ主記憶装置と、Ｉ
ＰＬプログラムを格納したＲＯＭとを備え、パワーオン
時に該ＩＰＬプログラムを起動して、ＯＳプログラムを
該主記憶装置にロードしてシステムを立ち上げ、システ
ム動作中にソフトウェア障害が発生したとき、該ＯＳプ
ログラムはシステムをリセットし、該ＩＰＬプログラム
を起動して、ユーザ領域を初期化し、診断した後にシス
テムをリスタートさせるマイクロコンピュータシステム
におけるリスタート処理方法において、前記命令キャッ
シュの各エントリに、エントリの入れ換え禁止ビットを
設け、前記パワーオン時に所定エントリの入れ換え禁止
ビットをセットし、前記システムをリスタートするため
の命令列を該所定エントリに書き込み、パワーオンの
間、該命令列を前記命令キャッシュ中に常駐させること
を特徴としている。
に、本発明では、命令キャッシュを内蔵したマイクロプ
ロセッサと、ＯＳプログラムを格納した外部記憶装置
と、ＯＳ常駐領域とユーザ領域を持つ主記憶装置と、Ｉ
ＰＬプログラムを格納したＲＯＭとを備え、パワーオン
時に該ＩＰＬプログラムを起動して、ＯＳプログラムを
該主記憶装置にロードしてシステムを立ち上げ、システ
ム動作中にソフトウェア障害が発生したとき、該ＯＳプ
ログラムはシステムをリセットし、該ＩＰＬプログラム
を起動して、ユーザ領域を初期化し、診断した後にシス
テムをリスタートさせるマイクロコンピュータシステム
におけるリスタート処理方法において、前記命令キャッ
シュの各エントリに、エントリの入れ換え禁止ビットを
設け、前記パワーオン時に所定エントリの入れ換え禁止
ビットをセットし、前記システムをリスタートするため
の命令列を該所定エントリに書き込み、パワーオンの
間、該命令列を前記命令キャッシュ中に常駐させること
を特徴としている。
【０００９】
【作用】内蔵命令キャッシュの各エントリに入れ換え禁
止ビットを設ける。マイクロプロセッサがパワーオンさ
れると、各エントリの入れ換え禁止ビットがゼロクリア
される。パワーオン処理時に、入れ換え禁止ビット設定
制御部は、エントリの入れ換え禁止ビットをセットす
る。入れ換え禁止ビットがセットされたエントリに、ク
イックリスタート処理の命令列を書き込み、ユーザ領域
のメモリを初期化し、診断する。パワーオンの間、クイ
ックリスタート処理の命令列が命令キャッシュに常駐
し、ソフトウェア障害が発生したとき、命令キャッシュ
から該命令列を読み出し、システムがリスタート処理さ
れる。
止ビットを設ける。マイクロプロセッサがパワーオンさ
れると、各エントリの入れ換え禁止ビットがゼロクリア
される。パワーオン処理時に、入れ換え禁止ビット設定
制御部は、エントリの入れ換え禁止ビットをセットす
る。入れ換え禁止ビットがセットされたエントリに、ク
イックリスタート処理の命令列を書き込み、ユーザ領域
のメモリを初期化し、診断する。パワーオンの間、クイ
ックリスタート処理の命令列が命令キャッシュに常駐
し、ソフトウェア障害が発生したとき、命令キャッシュ
から該命令列を読み出し、システムがリスタート処理さ
れる。
【００１０】
【実施例】以下、本発明の一実施例を図面を用いて具体
的に説明する。図１は、本発明の実施例１の構成を示
す。図において、１０１は、マイクロプロセッサ、１０
２は、マイクロプロセッサ内部に設けられた命令キャッ
シュ、１０３は、命令キャッシュのエントリ、１０４
は、エントリ入れ換え禁止ビット、１０５は、エントリ
入れ換え禁止ビットの設定制御部、１０６は、マイクロ
プロセッサ内部にある命令キャッシュ制御部である。な
お、マイクロプロセッサ１０１には、命令キャッシュ制
御に係る構成要素のみを示し、他の構成要素は図から省
略されている。
的に説明する。図１は、本発明の実施例１の構成を示
す。図において、１０１は、マイクロプロセッサ、１０
２は、マイクロプロセッサ内部に設けられた命令キャッ
シュ、１０３は、命令キャッシュのエントリ、１０４
は、エントリ入れ換え禁止ビット、１０５は、エントリ
入れ換え禁止ビットの設定制御部、１０６は、マイクロ
プロセッサ内部にある命令キャッシュ制御部である。な
お、マイクロプロセッサ１０１には、命令キャッシュ制
御に係る構成要素のみを示し、他の構成要素は図から省
略されている。
【００１１】また、１０７は主記憶装置（ＤＲＡＭで構
成）であり、ＯＳ（オペレーティングシステム）常駐領
域１０８とユーザ領域１０９からなる。１１０はＩＰＬ
プログラムが格納されたＲＯＭであり、パワーオン処理
（Ａ）格納領域１１１とクイックリスタート処理（Ｂ）
格納領域１１２からなる。１１３はＯＳプログラムなど
が格納された外部記憶装置である。
成）であり、ＯＳ（オペレーティングシステム）常駐領
域１０８とユーザ領域１０９からなる。１１０はＩＰＬ
プログラムが格納されたＲＯＭであり、パワーオン処理
（Ａ）格納領域１１１とクイックリスタート処理（Ｂ）
格納領域１１２からなる。１１３はＯＳプログラムなど
が格納された外部記憶装置である。
【００１２】図２は、本発明のパワーオン時の処理フロ
ーチャートである。マイクロプロセッサ１０１がパワー
オンされると、ステップ２０１でパワーオンかリセット
かを判定する。一般に、マイクロプロセッサはパワーオ
ンとリセット時の命令実行アドレスが同一、またはその
近傍にあることが多いので、要因判定を行ってその処理
を切り替えている。
ーチャートである。マイクロプロセッサ１０１がパワー
オンされると、ステップ２０１でパワーオンかリセット
かを判定する。一般に、マイクロプロセッサはパワーオ
ンとリセット時の命令実行アドレスが同一、またはその
近傍にあることが多いので、要因判定を行ってその処理
を切り替えている。
【００１３】マイクロプロセッサ１０１がパワーオンさ
れると、命令キャッシュ１０２の各エントリ１０３の入
れ換え禁止ビット１０４がゼロクリアされる。この状態
ではすべての命令キャッシュエントリ１０３は、命令キ
ャッシュ制御部１０６によって入れ換え可能な状態とな
る。
れると、命令キャッシュ１０２の各エントリ１０３の入
れ換え禁止ビット１０４がゼロクリアされる。この状態
ではすべての命令キャッシュエントリ１０３は、命令キ
ャッシュ制御部１０６によって入れ換え可能な状態とな
る。
【００１４】パワーオンである場合、ＲＯＭ１１０内の
パワーオン処理（Ａ）格納領域１１１が読み出されて以
下の処理が実行される。ステップ２０２では、まずオペ
レーティングシステム（ＯＳ）が常駐する主記憶装置１
０７のＯＳ常駐領域１０８の初期化と診断を行う。次い
で、ステップ２０３では、ＯＳプログラムをハードディ
スクなど外部記憶装置１１３から、主記憶装置１０７の
ＯＳ常駐領域１０８にローディングする。これを一般に
ＩＰＬと呼ぶ。
パワーオン処理（Ａ）格納領域１１１が読み出されて以
下の処理が実行される。ステップ２０２では、まずオペ
レーティングシステム（ＯＳ）が常駐する主記憶装置１
０７のＯＳ常駐領域１０８の初期化と診断を行う。次い
で、ステップ２０３では、ＯＳプログラムをハードディ
スクなど外部記憶装置１１３から、主記憶装置１０７の
ＯＳ常駐領域１０８にローディングする。これを一般に
ＩＰＬと呼ぶ。
【００１５】続いて、ステップ２０４では、命令キャッ
シュエントリ１０３の入れ換えを禁止するための命令を
実行する。この命令を実行すると、エントリ入れ換え禁
止ビットの設定制御部１０５は、オペランドとしてプロ
グラムが指定したアドレスに該当するエントリ１０３の
入れ換え禁止ビット１０４に“１”を設定する。
シュエントリ１０３の入れ換えを禁止するための命令を
実行する。この命令を実行すると、エントリ入れ換え禁
止ビットの設定制御部１０５は、オペランドとしてプロ
グラムが指定したアドレスに該当するエントリ１０３の
入れ換え禁止ビット１０４に“１”を設定する。
【００１６】この設定が終了すると、ステップ２０５で
は、ステップ２０４によって入れ換え禁止ビット１０４
が“１”に設定されたエントリ１０３に、クイックリス
タート処理（Ｂ）格納領域１１２が格納され、該領域１
１２の命令列が実行されて、主記憶装置１０７のユーザ
領域１０９が初期化され、診断される。そして、このク
イックリスタート処理（Ｂ）格納領域１１２は、入れ換
えを禁止されているので、パワーオン中は、命令キャッ
シュ１０２内部に常駐されることになる。
は、ステップ２０４によって入れ換え禁止ビット１０４
が“１”に設定されたエントリ１０３に、クイックリス
タート処理（Ｂ）格納領域１１２が格納され、該領域１
１２の命令列が実行されて、主記憶装置１０７のユーザ
領域１０９が初期化され、診断される。そして、このク
イックリスタート処理（Ｂ）格納領域１１２は、入れ換
えを禁止されているので、パワーオン中は、命令キャッ
シュ１０２内部に常駐されることになる。
【００１７】ステップ２０５が完了すると、すなわち全
主記憶領域の初期化と診断が完了すると、ステップ２０
２でロードしたＯＳの先頭アドレスに分岐して、パワー
オン処理が終了する。そして、ＯＳおよびユーザプログ
ラムの命令列が実行され始めても、設定制御部１０５に
よって設定された命令キャッシュ入れ換え禁止ビット１
０４は、次のパワーオフ・オンまで保持される。
主記憶領域の初期化と診断が完了すると、ステップ２０
２でロードしたＯＳの先頭アドレスに分岐して、パワー
オン処理が終了する。そして、ＯＳおよびユーザプログ
ラムの命令列が実行され始めても、設定制御部１０５に
よって設定された命令キャッシュ入れ換え禁止ビット１
０４は、次のパワーオフ・オンまで保持される。
【００１８】図３は、命令キャッシュ制御部によって実
行される、本発明の命令キャッシュ制御の処理フローチ
ャートである。命令キャッシュ１０２内に実行すべき命
令があるか否かを検索する（ステップ３０１）。命令キ
ャッシュ１０２内にあれば（ステップ３０２）、命令キ
ャッシュ制御部１０６は該当するエントリから命令を取
り出し、命令を実行する（ステップ３０３）。
行される、本発明の命令キャッシュ制御の処理フローチ
ャートである。命令キャッシュ１０２内に実行すべき命
令があるか否かを検索する（ステップ３０１）。命令キ
ャッシュ１０２内にあれば（ステップ３０２）、命令キ
ャッシュ制御部１０６は該当するエントリから命令を取
り出し、命令を実行する（ステップ３０３）。
【００１９】ステップ３０２で、該当するエントリがな
い場合は、主記憶領域１０７またはＲＯＭ領域１１０か
ら命令を読み出す（ステップ３０４）。次いで、命令キ
ャッシュ制御部１０６は、命令キャッシュ１０２内の空
きエントリを検索する（ステップ３０５）。判定の結
果、空いているエントリがあれば（ステップ３０６）、
該空きエントリに、ステップ３０４で読み出した命令を
格納し（ステップ３１０）、ステップ３０１に戻る。ス
テップ３０１でフェッチ対象のアドレスを検索するが、
既にステップ３１０によって命令キャッシュ１０２に
は、フェッチ対象のアドレスに対するエントリが形成さ
れているので（ステップ３０２）、ステップ３０３によ
って命令が改めて命令キャッシュ１０２から取り出され
る。
い場合は、主記憶領域１０７またはＲＯＭ領域１１０か
ら命令を読み出す（ステップ３０４）。次いで、命令キ
ャッシュ制御部１０６は、命令キャッシュ１０２内の空
きエントリを検索する（ステップ３０５）。判定の結
果、空いているエントリがあれば（ステップ３０６）、
該空きエントリに、ステップ３０４で読み出した命令を
格納し（ステップ３１０）、ステップ３０１に戻る。ス
テップ３０１でフェッチ対象のアドレスを検索するが、
既にステップ３１０によって命令キャッシュ１０２に
は、フェッチ対象のアドレスに対するエントリが形成さ
れているので（ステップ３０２）、ステップ３０３によ
って命令が改めて命令キャッシュ１０２から取り出され
る。
【００２０】判定の結果、空きエントリがない場合は
（ステップ３０６）、入れ換え候補となるエントリを選
び出す（ステップ３０７）。次いで、ステップ３０８で
は、この選択されたエントリの入れ換え禁止ビット１０
４に“１”が設定されているか否かの判定を行う。禁止
ビット１０４が“１”に設定されていなければ（ステッ
プ３０９）、このエントリを空きエントリとして、前述
したと同様に該空きエントリにステップ３０４で読み出
した命令を格納する（ステップ３１０）。
（ステップ３０６）、入れ換え候補となるエントリを選
び出す（ステップ３０７）。次いで、ステップ３０８で
は、この選択されたエントリの入れ換え禁止ビット１０
４に“１”が設定されているか否かの判定を行う。禁止
ビット１０４が“１”に設定されていなければ（ステッ
プ３０９）、このエントリを空きエントリとして、前述
したと同様に該空きエントリにステップ３０４で読み出
した命令を格納する（ステップ３１０）。
【００２１】判定の結果、禁止ビットが“１”に設定さ
れているときは（ステップ３０９）、ステップ３０７に
戻り、次の入れ換え候補となるエントリを検索する。以
下、前述したと同様に処理される。
れているときは（ステップ３０９）、ステップ３０７に
戻り、次の入れ換え候補となるエントリを検索する。以
下、前述したと同様に処理される。
【００２２】このように、一度、設定制御部１０５によ
って、入れ換え禁止を設定されたエントリ１０３は、次
のパワーオフ及びパワーオンによって禁止ビット１０４
がクリアされるまで、命令キャッシュエントリの入れ換
え対象とならない。従って、パワーオン中、禁止ビット
１０４が“１”に設定されたエントリは、常に命令キャ
ッシュ１０２にヒットする（つまり常駐する）ことにな
り、該エントリに入っている命令列によるクイックリス
タート処理は、高速な実行（つまり、命令キャッシュミ
スヒットによる無駄な読み出し動作のない命令実行）が
保証されることになる。
って、入れ換え禁止を設定されたエントリ１０３は、次
のパワーオフ及びパワーオンによって禁止ビット１０４
がクリアされるまで、命令キャッシュエントリの入れ換
え対象とならない。従って、パワーオン中、禁止ビット
１０４が“１”に設定されたエントリは、常に命令キャ
ッシュ１０２にヒットする（つまり常駐する）ことにな
り、該エントリに入っている命令列によるクイックリス
タート処理は、高速な実行（つまり、命令キャッシュミ
スヒットによる無駄な読み出し動作のない命令実行）が
保証されることになる。
【００２３】なお、上記した設定制御部１０５による命
令キャッシュエントリ入れ換え禁止は、複数のエントリ
に設定することができるので、複数のキャッシュエント
リにまたがる容量を持つ処理のすべての命令列を命令キ
ャッシュに常駐させることも可能である。
令キャッシュエントリ入れ換え禁止は、複数のエントリ
に設定することができるので、複数のキャッシュエント
リにまたがる容量を持つ処理のすべての命令列を命令キ
ャッシュに常駐させることも可能である。
【００２４】次に、上記した状態において、ＯＳパニッ
クなどソフトウェア障害が発生した場合について、本発
明の動作を説明する。ＯＳパニックなどソフトウェア障
害が発生すると、ＯＳはマイクロプロセッサ１０１に対
して、クイックリスタートのためのリセットを発行す
る。ステップ２０１で、リセットが判定されると、ユー
ザ領域１０９のみを初期化・診断し（ステップ２０
５）、ＯＳを再度立ち上げるクイックリスタート処理に
入る。
クなどソフトウェア障害が発生した場合について、本発
明の動作を説明する。ＯＳパニックなどソフトウェア障
害が発生すると、ＯＳはマイクロプロセッサ１０１に対
して、クイックリスタートのためのリセットを発行す
る。ステップ２０１で、リセットが判定されると、ユー
ザ領域１０９のみを初期化・診断し（ステップ２０
５）、ＯＳを再度立ち上げるクイックリスタート処理に
入る。
【００２５】このとき、ステップ２０５を実行する領域
１１２の全命令列は、命令キャッシュ１０２内部に常駐
しているので、必ず命令キャッシュにヒットし、実行さ
れる。これにより、ＲＯＭ１１０の格納領域１１２に対
して、無駄な命令フェッチ動作を行うことなく、高速に
クイックリスタート処理が実行される。
１１２の全命令列は、命令キャッシュ１０２内部に常駐
しているので、必ず命令キャッシュにヒットし、実行さ
れる。これにより、ＲＯＭ１１０の格納領域１１２に対
して、無駄な命令フェッチ動作を行うことなく、高速に
クイックリスタート処理が実行される。
【００２６】図４は、本発明の実施例２の構成を示す。
この実施例では、命令キャッシュがｎ−ｗａｙセットア
ソシエイティブキャッシュで構成されている。すなわ
ち、マイクロプロセッサ１０１には、セットアソシエイ
ティブ命令キャッシュ１０２ａ、１０２ｂ、１０２ｃ、
１０２ｄ（４−ｗａｙ構成）が設けられている。他の構
成は実施例１のものと同様である。
この実施例では、命令キャッシュがｎ−ｗａｙセットア
ソシエイティブキャッシュで構成されている。すなわ
ち、マイクロプロセッサ１０１には、セットアソシエイ
ティブ命令キャッシュ１０２ａ、１０２ｂ、１０２ｃ、
１０２ｄ（４−ｗａｙ構成）が設けられている。他の構
成は実施例１のものと同様である。
【００２７】各命令キャッシュ１０２ａ〜１０２ｄの各
エントリ単位に、入れ換え禁止ビット１０４が設けられ
ている。命令キャッシュ制御部１０６の制御動作は、前
述した図３の処理フローチャートに従って行われる。た
だし、ステップ３０１、３０５、３０７における、エン
トリの検索、選択は、命令キャッシュ１０２ａから順に
１０２ｄまで行う点が異なる。
エントリ単位に、入れ換え禁止ビット１０４が設けられ
ている。命令キャッシュ制御部１０６の制御動作は、前
述した図３の処理フローチャートに従って行われる。た
だし、ステップ３０１、３０５、３０７における、エン
トリの検索、選択は、命令キャッシュ１０２ａから順に
１０２ｄまで行う点が異なる。
【００２８】
【発明の効果】以上、説明したように、本発明によれ
ば、処理時間をできるだけ短縮したい処理の命令列が、
パワーオン以後、命令キャッシュ内に常駐しているの
で、命令フェッチによる無駄な動作を回避することがで
き、これによりソフトウェア障害が発生したときのリス
タート処理を高速化することが可能となる。
ば、処理時間をできるだけ短縮したい処理の命令列が、
パワーオン以後、命令キャッシュ内に常駐しているの
で、命令フェッチによる無駄な動作を回避することがで
き、これによりソフトウェア障害が発生したときのリス
タート処理を高速化することが可能となる。
【図１】本発明の実施例１の構成を示す。
【図２】本発明のパワーオン時の処理フローチャートで
ある。
ある。
【図３】本発明の命令キャッシュ制御の処理フローチャ
ートである。
ートである。
【図４】本発明の実施例２の構成を示す。
１０１ マイクロプロセッサ １０２ 命令キャッシュ １０３ 命令キャッシュのエントリ １０４ エントリ入れ換え禁止ビット １０５ 設定制御部 １０６ 命令キャッシュ制御部 １０７ 主記憶装置 １０８ ＯＳ（オペレーティングシステム）常駐領域 １０９ ユーザ領域 １１０ ＲＯＭ １１１ パワーオン処理（Ａ）格納領域 １１２ クイックリスタート処理（Ｂ）格納領域 １１３ 外部記憶装置
Claims (1)
- 【請求項１】 命令キャッシュを内蔵したマイクロプロ
セッサと、ＯＳプログラムを格納した外部記憶装置と、
ＯＳ常駐領域とユーザ領域を持つ主記憶装置と、ＩＰＬ
プログラムを格納したＲＯＭとを備え、パワーオン時に
該ＩＰＬプログラムを起動して、ＯＳプログラムを該主
記憶装置にロードしてシステムを立ち上げ、システム動
作中にソフトウェア障害が発生したとき、該ＯＳプログ
ラムはシステムをリセットし、該ＩＰＬプログラムを起
動して、ユーザ領域を初期化し、診断した後にシステム
をリスタートさせるマイクロコンピュータシステムにお
けるリスタート処理方法において、前記命令キャッシュ
の各エントリに、エントリの入れ換え禁止ビットを設
け、前記パワーオン時に所定エントリの入れ換え禁止ビ
ットをセットし、前記システムをリスタートするための
命令列を該所定エントリに書き込み、パワーオンの間、
該命令列を前記命令キャッシュ中に常駐させることを特
徴とするリスタート処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6300480A JPH08161176A (ja) | 1994-12-05 | 1994-12-05 | リスタート処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6300480A JPH08161176A (ja) | 1994-12-05 | 1994-12-05 | リスタート処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08161176A true JPH08161176A (ja) | 1996-06-21 |
Family
ID=17885315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6300480A Pending JPH08161176A (ja) | 1994-12-05 | 1994-12-05 | リスタート処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08161176A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11184703A (ja) * | 1997-12-19 | 1999-07-09 | Nec Corp | 情報処理装置及びそのブート方法 |
| WO2005103892A3 (en) * | 2004-04-16 | 2006-06-08 | Eastman Kodak Co | Initialization of electronic device |
| US7136965B2 (en) | 2000-08-07 | 2006-11-14 | Nec Corporation | Microcomputer |
-
1994
- 1994-12-05 JP JP6300480A patent/JPH08161176A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11184703A (ja) * | 1997-12-19 | 1999-07-09 | Nec Corp | 情報処理装置及びそのブート方法 |
| US6226740B1 (en) | 1997-12-19 | 2001-05-01 | Nec Corporation | Information processing apparatus and method that uses first and second power supplies for reducing booting time |
| US7136965B2 (en) | 2000-08-07 | 2006-11-14 | Nec Corporation | Microcomputer |
| WO2005103892A3 (en) * | 2004-04-16 | 2006-06-08 | Eastman Kodak Co | Initialization of electronic device |
| CN100410881C (zh) * | 2004-04-16 | 2008-08-13 | 伊斯曼柯达公司 | 电子装置和控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8412981B2 (en) | Core sparing on multi-core platforms | |
| US6981104B2 (en) | Method for conducting checkpointing within a writeback cache | |
| JP5526626B2 (ja) | 演算処理装置およびアドレス変換方法 | |
| US7698594B2 (en) | Reconfigurable processor and reconfiguration method executed by the reconfigurable processor | |
| US6049672A (en) | Microprocessor with circuits, systems, and methods for operating with patch micro-operation codes and patch microinstruction codes stored in multi-purpose memory structure | |
| US6351789B1 (en) | Built-in self-test circuit and method for validating an associative data array | |
| US5950012A (en) | Single chip microprocessor circuits, systems, and methods for self-loading patch micro-operation codes and patch microinstruction codes | |
| US5317752A (en) | Fault-tolerant computer system with auto-restart after power-fall | |
| US8977820B2 (en) | Handling of hard errors in a cache of a data processing apparatus | |
| US7840845B2 (en) | Method and system for setting a breakpoint | |
| US8296518B2 (en) | Arithmetic processing apparatus and method | |
| US8166338B2 (en) | Reliable exception handling in a computer system | |
| JPH0583932B2 (ja) | ||
| US8601240B2 (en) | Selectively defering load instructions after encountering a store instruction with an unknown destination address during speculative execution | |
| JPH0239254A (ja) | データ処理システム及びそのキヤツシユ記憶システム | |
| EP0128155A4 (en) | DATA PROCESSOR WITH VIRTUAL MACHINE. | |
| WO1984002407A1 (en) | Data processor version validation | |
| EP0127640A4 (en) | DATA PROCESSOR WITH VIRTUAL MEMORY. | |
| KR100491761B1 (ko) | 실패 로드 검사 명령어를 처리하기 위한 메커니즘 | |
| JP5482197B2 (ja) | 演算処理装置、情報処理装置及びキャッシュメモリ制御方法 | |
| US6108776A (en) | Globally or selectively disabling branch history table operations during sensitive portion of millicode routine in millimode supporting computer | |
| JP4181500B2 (ja) | ブロッキングなく、キャッシュ参照間に直面するビットエラーを修正する方法および装置 | |
| JP3234816B2 (ja) | ブランチ・ヒストリ・テーブル・ディセーブルを有するミリモード・システム | |
| US6282635B1 (en) | Method and apparatus for controlling an instruction pipeline in a data processing system | |
| JPH08161176A (ja) | リスタート処理方法 |