JPH08160462A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH08160462A
JPH08160462A JP30655494A JP30655494A JPH08160462A JP H08160462 A JPH08160462 A JP H08160462A JP 30655494 A JP30655494 A JP 30655494A JP 30655494 A JP30655494 A JP 30655494A JP H08160462 A JPH08160462 A JP H08160462A
Authority
JP
Japan
Prior art keywords
liquid crystal
layer
pixel
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30655494A
Other languages
Japanese (ja)
Other versions
JP3469663B2 (en
Inventor
Ryuji Nishikawa
龍司 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP30655494A priority Critical patent/JP3469663B2/en
Publication of JPH08160462A publication Critical patent/JPH08160462A/en
Application granted granted Critical
Publication of JP3469663B2 publication Critical patent/JP3469663B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE: To provide a reflection type liquid crystal display of a low cost without degrading its display grade. CONSTITUTION: A reflection layer 11 is directly formed on a substrate 10. This reflection layer 11 is provided with fine undulations by adequately roughening the surface of the substrate 10 by a sand blasting method, by which irregular reflection is effected. The regions exclusive of pixel capacitor regions are protected with a resist, by which a black matrix is formed without execution of working. TFTs are formed together with the pixel electrodes 13P on an interlayer insulating layer 12 by using a positive stagger type, by which the incorporation of auxiliary capacitors, the prevention of a parallax, the prevention of the distortion of the gate electrode 16 signals and the improvement in the coatability of an oriented film 17 are resulted.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、マスク枚数の削減プロ
セスを可能にした液晶表示装置に関し、特に、反射層を
内蔵して、消費電力が著しく低下された液晶表示装置に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device which enables a process for reducing the number of masks, and more particularly to a liquid crystal display device having a reflective layer built therein and having significantly reduced power consumption.

【0002】[0002]

【従来の技術】液晶表示装置は小型、薄型、低消費電力
などの利点があり、OA機器、AV機器などの分野で実
用化が進んでいる。特に、スイッチング素子として、薄
膜電界効果トランジスタ(以下、TFTと略す)を用い
たアクティブマトリクス型は、線順次走査駆動により、
原理的にデューティ比100%のスタティック駆動をマ
ルチプレクス的に行うことができ、高精細、高コントラ
スト比の動画表示を可能にしている。
2. Description of the Related Art Liquid crystal display devices have advantages such as small size, thin shape, and low power consumption, and are being put to practical use in fields such as OA equipment and AV equipment. In particular, the active matrix type using a thin film field effect transistor (hereinafter, abbreviated as TFT) as a switching element is
In principle, static driving with a duty ratio of 100% can be performed in a multiplexed manner, and high-definition and high-contrast ratio moving image display is possible.

【0003】アクティブマトリクス型液晶表示装置は、
基板上に複数形成された液晶駆動用の画素電極にTFT
を接続形成し、液晶層を挟んで対向位置に配された基板
上に設けられた共通電極間で形成された各画素容量に異
なる電圧を印加して保持させる構成になっている。液晶
は各画素容量ごとに配向状態が変化して光を変調し、こ
れらの透過光の巨視的な合成により、表示画面を作り出
す。
The active matrix type liquid crystal display device is
TFTs are formed on the pixel electrodes for driving liquid crystal formed on the substrate.
Are connected to each other, and different voltages are applied to and held by the respective pixel capacitors formed between the common electrodes provided on the substrates arranged at opposite positions with the liquid crystal layer interposed therebetween. The alignment state of the liquid crystal changes for each pixel capacitance to modulate light, and a macroscopic synthesis of these transmitted lights creates a display screen.

【0004】図2は従来の反射型液晶表示装置の断面図
である。ガラスなどの絶縁性基板(50)上に、Crな
どからなるゲート電極(51)が形成され、ゲート電極
(51)を覆う全面にはSiNXなどのゲート絶縁層
(52)が形成されている。ゲート絶縁層(52)上、
ゲート電極(51)に対応する領域には、島状の半導体
層(53)が形成され、半導体層(53)の両端には、
ソース電極(54)及びドレイン電極(55)が接続さ
れ、TFTを構成している。更に、TFTを覆う全面に
はポリイミド樹脂やアクリル樹脂などの有機絶縁膜、あ
るいは、SOG膜などからなる層間絶縁層(56)が形
成され、層間絶縁層(56)上には、Alからなる画素
電極(57)が形成され、層間絶縁層(56)中に開口
されたコンタクトホール(CT)によりソース電極(5
4)に接続されている。層間絶縁層(56)は、フォト
エッチにより表面に微細な凹凸パターンが形成され、画
素電極(57)もこれに従って微細な波状にうねった形
状にされている。更に、画素電極(57)を覆う全面に
は、ポリイミドなどの配向膜(58)が形成されてい
る。
FIG. 2 is a sectional view of a conventional reflective liquid crystal display device. A gate electrode (51) made of Cr or the like is formed on an insulating substrate (50) such as glass, and a gate insulating layer (52) such as SiNX is formed on the entire surface covering the gate electrode (51). On the gate insulating layer (52),
An island-shaped semiconductor layer (53) is formed in a region corresponding to the gate electrode (51), and both ends of the semiconductor layer (53) are
The source electrode (54) and the drain electrode (55) are connected to each other to form a TFT. Further, an interlayer insulating layer (56) made of an organic insulating film such as a polyimide resin or an acrylic resin or an SOG film is formed on the entire surface covering the TFT, and a pixel made of Al is formed on the interlayer insulating layer (56). The electrode (57) is formed, and the source electrode (5) is formed by the contact hole (CT) opened in the interlayer insulating layer (56).
4) is connected. The inter-layer insulation layer (56) is formed with a fine concavo-convex pattern on the surface by photoetching, and the pixel electrode (57) is also formed into a fine wavy shape accordingly. Further, an alignment film (58) made of polyimide or the like is formed on the entire surface covering the pixel electrode (57).

【0005】一方、液晶層(70)を挟んで対向配置さ
れた透明基板(60)には、カラーフィルター層(6
1)が形成され、これを覆う全面にはITOからなる共
通電極(62)、及び、ポリイミドなどの配向膜(6
3)が形成されている。このような構成を有した反射型
液晶表示装置は、特に、透過型にあって消費電力の大半
を占めていたバックライトが不要であることから、消費
電力が著しく低減される。即ち、Alの画素電極(5
7)が反射層を兼ね、カラフィルター(61)側から入
射した環境光が液晶層(70)を往復する間に変調され
て射出され再認識される構成である。
On the other hand, a color filter layer (6) is formed on the transparent substrate (60) which is arranged to face the liquid crystal layer (70).
1) is formed, and a common electrode (62) made of ITO and an alignment film (6) such as polyimide are formed on the entire surface covering the same.
3) is formed. The reflection type liquid crystal display device having such a configuration does not require a backlight, which is a transmission type and occupies most of the power consumption, so that the power consumption is significantly reduced. That is, the Al pixel electrode (5
7) also serves as a reflection layer, and the ambient light incident from the color filter (61) side is modulated and emitted while reciprocating through the liquid crystal layer (70) and is recognized again.

【0006】[0006]

【発明が解決しようとする課題】従来は、視角に依存す
る環境光の反射率分布を低減する目的で、画素電極(5
7)の下地となる層間絶縁層(56)に、フォトエッチ
により表面に微細な凹凸を形成し、これに従って波状に
うねらされた状態の反射層の表面に適度な粗さを持たせ
て乱反射させていた。このため、図2の構造の液晶表示
装置では、TFT基板の製造におけるフォトエッチ工程
は、ゲート電極(51)、半導体層(53)、ソース・
ドレイン電極(54,55)、画素電極(57)の各パ
ターニングと、ゲート絶縁層(52)、層間絶縁層(5
6)のコンタクトホール形成と、層間絶縁層(56)の
表面加工の、最低7回を要していた。1回のフォトエッ
チ工程は、前洗浄、レジスト塗布、プリベーク、露光、
現像、ポストベーク、エッチング、レジスト剥離、後洗
浄など多くの工程よりなり、コストが高く、フォトエッ
チ工程の削減が望まれる。
Conventionally, in order to reduce the reflectance distribution of ambient light depending on the viewing angle, the pixel electrode (5
In the inter-layer insulation layer (56) which is the base of 7), fine irregularities are formed on the surface by photoetching, and accordingly, the surface of the reflecting layer wavy in a wavy state has an appropriate roughness and is irregularly reflected. Was there. Therefore, in the liquid crystal display device having the structure shown in FIG. 2, the photo-etching step in the manufacture of the TFT substrate includes a gate electrode (51), a semiconductor layer (53), a source
Each patterning of the drain electrode (54, 55) and the pixel electrode (57), the gate insulating layer (52), the interlayer insulating layer (5
At least seven times were required for the contact hole formation of 6) and the surface processing of the interlayer insulating layer (56). One photo-etching process includes pre-cleaning, resist coating, pre-baking, exposure,
It involves many steps such as development, post-baking, etching, resist stripping, and post-cleaning, resulting in high cost, and reduction of photoetching steps is desired.

【0007】また、画素電極(57)が反射層を兼用し
ているため、乱反射のための波状のうねりの分、画素電
極(57)の面積が大きくなり、抵抗を高め、結果的に
充電特性の悪化などを引き起こしていた。更に、画素電
極(57)上には液晶の配向を制御するための配向膜
(58)が印刷などにより形成されるが、波状の画素電
極(57)の表面との密着性や被覆性が悪くなってい
る。加えて、画素電極(57)は、層間絶縁層(56)
の凹凸状の表面に対応して段切れを防ぐために比較的厚
くされる上に、開口率の向上のために各画素電極(5
7)間がせばめられており、この部分で配向膜(58)
の密着性や被覆性が更に低下することとなっていた。
Further, since the pixel electrode (57) also serves as a reflection layer, the area of the pixel electrode (57) is increased by the amount of the wavy undulation due to irregular reflection, the resistance is increased, and as a result, the charging characteristics are increased. Was causing the deterioration of. Further, an alignment film (58) for controlling the alignment of the liquid crystal is formed on the pixel electrode (57) by printing or the like, but the adhesiveness and coverage with the surface of the wavy pixel electrode (57) are poor. Has become. In addition, the pixel electrode (57) is an interlayer insulating layer (56).
Corresponding to the uneven surface of the pixel electrode (5) in order to prevent disconnection, and to improve the aperture ratio, each pixel electrode (5
7) There is a gap between them, and at this part the alignment film (58)
Therefore, the adhesiveness and the coating property of were further deteriorated.

【0008】また、図2の構造では、開口率の向上のた
めに、層間絶縁層(56)を介在させることにより、T
FTよりも上層に画素電極(57)を形成している。層
間絶縁層(56)は、半導体層(53)への影響が少な
く、比較的手軽に成膜できる樹脂膜のコーティングによ
り形成している。しかし、このような材質の層間絶縁層
(56)は、例えば塗布により成膜する場合、下地の各
種メタルとの接触における相性により膜厚にばらつきが
でたり、また、TFT部の段差が画素電極(57)の一
部を隆起させることもあって、反射面の平坦性が損なわ
れ、反射率分布に視角依存性が生じたりするなどの問題
があった。
Further, in the structure of FIG. 2, in order to improve the aperture ratio, the inter-layer insulating layer (56) is interposed so that T
The pixel electrode (57) is formed in a layer above the FT. The interlayer insulating layer (56) is formed by coating a resin film that has a relatively small effect on the semiconductor layer (53) and can be formed relatively easily. However, when the interlayer insulating layer (56) made of such a material is formed by coating, for example, the film thickness may vary due to compatibility with contact with various underlying metals, and the step difference in the TFT part may cause a difference in pixel electrode. Since part of (57) is raised, the flatness of the reflecting surface is impaired, and there is a problem in that the reflectance distribution becomes viewing angle dependent.

【0009】また、TFTを覆う層間絶縁層(56)を
成す有機絶縁膜は、液状樹脂材料の塗布及び200℃程
度の焼成などにより形成されるが、TFTが形成された
基板を熱処理するため、a−Siの特性が変化してしま
うなどの問題があった。また、層間絶縁層(56)とし
てSOG膜を用いる場合、焼成により体積減少及び内部
応力が大きくなり膜にクラックが生じる。更に、膜質を
向上するためには、700〜900℃の高温での焼成が
要されるため、ガラスの耐熱性にも問題が生じ、信頼性
及び歩留まりの低下を招いていた。
The organic insulating film forming the interlayer insulating layer (56) covering the TFT is formed by applying a liquid resin material and baking at about 200 ° C., but the substrate on which the TFT is formed is heat-treated. There is a problem that the characteristics of a-Si change. Further, when an SOG film is used as the interlayer insulating layer (56), the volume is reduced and the internal stress is increased by firing, and the film is cracked. Further, in order to improve the film quality, baking at a high temperature of 700 to 900 ° C. is required, which causes a problem in the heat resistance of glass, resulting in a decrease in reliability and yield.

【0010】[0010]

【課題を解決するための手段】本発明は以上の課題を解
決するために成され、第1に、2枚の基板間に液晶が密
封され、前記2枚の基板によって各々支持され対向され
た2つの透明電極と該2つの透明電極間に介在された前
記液晶より構成される画素容量が複数備えられ、該各画
素容量に薄膜トランジスタが接続され、前記各画素容量
毎に電圧の印加及び保持が可能に構成された液晶表示装
置において、前記画素容量と異なる層に、反射層が形成
されている構成とした。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems. First, liquid crystal is sealed between two substrates, which are respectively supported and opposed by the two substrates. A plurality of pixel capacitors composed of two transparent electrodes and the liquid crystal interposed between the two transparent electrodes are provided, a thin film transistor is connected to each pixel capacitor, and a voltage can be applied and held for each pixel capacitor. In the possible liquid crystal display device, a reflective layer is formed in a layer different from the pixel capacitance.

【0011】第2に、第1の構成において、前記反射層
は前記2枚の基板の一方の基板上に全面的に形成され、
前記反射層の表面は微細な凹凸状に加工されており、前
記画素容量の一方を成す透明電極及び前記薄膜トランジ
スタは、前記反射層を覆う層間絶縁層上に形成されてい
る構成とした。第3に、第1または第2の構成におい
て、前記薄膜トランジスタは、前記画素容量の一方を成
す透明電極と同一材料からなるソース電極及びドレイン
電極と、該ソース電極及びドレイン電極上に同一形状で
積層された半導体層、絶縁層及びゲート電極とからなる
構成とした。
Secondly, in the first structure, the reflective layer is formed entirely on one of the two substrates,
The surface of the reflective layer is processed into fine irregularities, and the transparent electrode and the thin film transistor that form one of the pixel capacitors are formed on an interlayer insulating layer that covers the reflective layer. Thirdly, in the first or second configuration, the thin film transistor includes a source electrode and a drain electrode made of the same material as a transparent electrode forming one of the pixel capacitors, and laminated on the source electrode and the drain electrode in the same shape. And a gate electrode.

【0012】第4に、第1から第3のいずれかの構成に
おいて、前記反射層は、Ndを微少量含んだAlからな
る構成である。第5に、第2から第4のいずれかの構成
において、前記反射層が形成された基板の表面は、サン
ドブラスト法により、微細な凹凸が形成され、この凹凸
に従って前記反射層は微細な波状にされている構成とし
た。
Fourthly, in any one of the first to third structures, the reflective layer is composed of Al containing a minute amount of Nd. Fifthly, in any one of the second to fourth configurations, the surface of the substrate on which the reflective layer is formed has fine irregularities formed by a sandblasting method, and the irregularity causes the reflective layer to have a fine wavy shape. It has been configured.

【0013】第6に、第2から第5のいずれかの構成に
おいて、前記反射層の表面は、前記画素容量に対応する
領域のみが微細な凹凸状に加工されいる構成とした。第
7に、第6の構成において、前記反射層が形成された基
板の表面の前記画素容量に対応する領域は、前記画素容
量に対応する領域外を保護膜で被覆した状態でサンドブ
ラスト法により微細な凹凸が形成され、この凹凸に従っ
て前記反射層は微細な波状にされている構成とした。
Sixthly, in any one of the second to fifth configurations, the surface of the reflective layer is configured so that only a region corresponding to the pixel capacitance is processed into fine unevenness. Seventhly, in the sixth configuration, a region corresponding to the pixel capacitance on the surface of the substrate on which the reflective layer is formed is finely divided by a sand blast method with a protective film covering the outside of the region corresponding to the pixel capacitance. Unevenness is formed, and the reflecting layer is formed into a fine wavy shape in accordance with the unevenness.

【0014】第8に、第2から第7のいずれかの構成に
おいて、前記画素容量の一方を成す透明電極と前記遮光
層の重畳部は、前記画素容量に印加された電圧の保持を
補助する補助容量となっている構成である。
Eighth, in any one of the second to seventh configurations, the overlapping portion of the transparent electrode forming one of the pixel capacitors and the light shielding layer assists in holding the voltage applied to the pixel capacitors. It is a structure that is an auxiliary capacity.

【0015】[0015]

【作用】前記第1の構成で、画素容量の外側に反射層を
形成することにより、画素容量電極や薄膜トランジスタ
と無関係に反射層を形成できる。これにより、反射層の
平坦性が損なわれることがなくなるとともに、乱反射の
ために表面加工された反射層が液晶の配向膜と接触する
ことが避けられ、配向膜の下地との密着性が向上する。
With the first structure, the reflective layer can be formed outside the pixel capacitor, regardless of the pixel capacitor electrode and the thin film transistor. This prevents the flatness of the reflective layer from being impaired, avoids contact of the reflective layer surface-treated for irregular reflection with the alignment film of the liquid crystal, and improves the adhesion of the alignment film to the underlying layer. .

【0016】前記第2の構成で、反射層は、基板上に直
接形成されることにより高い平坦性が得られる。また、
反射層上には、気相成長法、蒸着法、スパッタリング法
など、下地形状への適応性の高い各種の堆積法により形
成された層間絶縁層を介在させて、画素電極や薄膜トラ
ンジスタ層が形成されるので、反射層表面に乱反射のた
めに表面に微細な凹凸が加工された構造でも、密着性や
被覆性の低下が防がれる。また、薄膜トランジスタ層の
形成前に層間絶縁層を形成するため、高温の工程によっ
ても薄膜トランジスタの特性が変化することが防がれ
る。
In the second structure, the reflecting layer is directly formed on the substrate, so that high flatness can be obtained. Also,
Pixel electrodes and thin film transistor layers are formed on the reflective layer by interposing an interlayer insulating layer formed by various deposition methods that are highly adaptable to the underlying shape, such as vapor deposition, vapor deposition, and sputtering. Therefore, even in a structure in which fine irregularities are processed on the surface of the reflective layer due to diffused reflection, deterioration in adhesion and coverage can be prevented. Further, since the interlayer insulating layer is formed before the thin film transistor layer is formed, it is possible to prevent the characteristics of the thin film transistor from changing even in the high temperature process.

【0017】前記第3の構成で、ゲート電極を上層に配
した薄膜トランジスタ構造により、画素電極と反射層と
の距離が大きくなり過ぎず、パララックスが防がれる。
即ち、ゲート電極を下層に配した構造では、層間絶縁層
の膜厚にゲート絶縁層の膜厚分が加わった厚さにより画
素電極と反射層の離間距離が大きくなるが、ゲート電極
を上層に配した構造により離間距離の増大が防がれる。
In the third structure, the thin film transistor structure in which the gate electrode is arranged in the upper layer prevents the distance between the pixel electrode and the reflective layer from becoming too large and prevents parallax.
That is, in the structure in which the gate electrode is arranged in the lower layer, the distance between the pixel electrode and the reflective layer is increased due to the thickness of the interlayer insulating layer plus the film thickness of the gate insulating layer, but the gate electrode is formed in the upper layer. The arranged structure prevents an increase in the separation distance.

【0018】前記第4の構成で、反射層を、Alに微量
のNdを含有させた材料により形成することにより耐熱
性が高まるため、反射層を基板上の下層に形成した構造
でも、後の各成膜工程や熱処理によって高温にさらされ
ても、ヒロックの発生が抑えられ、層間ショートが防が
れる。前記第5の構成で、サンドブラスト法を用いて基
板表面を適度に荒らすことにより、比較的容易に、微細
な凹凸を形成することができ、この凹凸に従って反射層
が波状にうねった状態にされ、乱反射が行われる。
In the fourth structure, the heat resistance is enhanced by forming the reflective layer from a material containing a slight amount of Nd in Al. Therefore, even if the reflective layer is formed as a lower layer on the substrate, Even when exposed to a high temperature in each film forming process or heat treatment, generation of hillocks is suppressed and interlayer short circuit is prevented. In the fifth configuration, by appropriately roughening the substrate surface using the sandblast method, it is possible to relatively easily form fine unevenness, and the reflecting layer is wavy in accordance with the unevenness. Diffuse reflection is performed.

【0019】前記第6の構成で、画素容量に対応する領
域のみに、反射層表面に乱反射のための凹凸を加工した
ことにより、画素容量領域のみで反射層が乱反射により
再発光されるとともに、画素容量の領域外では、反射光
が一方向へ射出されて視認に入らず、ブラックマトリク
スとして機能され、コントラスト比が向上する。前記第
7の構成で、サンドブラスト時に、画素容量に対応する
領域以外をレジストなどで保護して凹凸が形成されない
ようにすることにより、画素容量領域のみで乱反射発光
が行われ、画素容量外の領域では発光せず、コントラス
ト比が向上する。
In the sixth structure, the unevenness for irregular reflection is formed on the surface of the reflective layer only in the region corresponding to the pixel capacitance, so that the reflective layer is re-emitted by irregular reflection only in the pixel capacitance region. Outside the area of the pixel capacitance, reflected light is emitted in one direction and is not visible, and it functions as a black matrix, and the contrast ratio is improved. In the seventh configuration, when sandblasting, areas other than the area corresponding to the pixel capacity are protected by a resist or the like to prevent unevenness, so that diffused reflection light emission is performed only in the pixel capacity area and an area outside the pixel capacity. Does not emit light, and the contrast ratio improves.

【0020】前記第8の構成で、画素容量の一方を成す
透明電極と反射層の重畳部で電圧保持用の補助容量を形
成することにより、画素容量へ印加された電圧の保持率
が向上する。
In the eighth structure, the storage capacity of the voltage applied to the pixel capacitance is improved by forming the auxiliary capacitance for holding the voltage at the overlapping portion of the transparent electrode and the reflective layer which constitutes one of the pixel capacitances. .

【0021】[0021]

【実施例】続いて、本発明の実施例を図1を参照しなが
ら説明する。まず、ガラスなどの絶縁性の基板(10)
の画素容量領域表面が、サンドブラスト法により微細な
凹凸状に荒らされている。この際、フォトリソグラフィ
ーにより、基板(10)の画素容量外領域表面にレジス
トを形成した状態で、Arガスの高圧雰囲気中で、0.
5〜2.0μm径のSi系結晶微粒子の吹き付けを行
い、基板(10)表面に微細な凹凸状の荒れを形成す
る。
EXAMPLES Next, examples of the present invention will be described with reference to FIG. First, an insulating substrate such as glass (10)
The surface of the pixel capacitance region is roughened into fine irregularities by the sandblast method. At this time, in a state in which a resist was formed on the surface of the substrate (10) outside the pixel capacitance by photolithography, in a high pressure atmosphere of Ar gas, a pressure of 0.
Si-based crystal fine particles having a diameter of 5 to 2.0 μm are sprayed to form fine irregularities on the surface of the substrate (10).

【0022】レジストを剥離した後、スパッタリングに
より、Alに1〜2atm%のNdを含有させた堆積層
を形成し、反射層(11)としている。反射層(11)
は基板(10)上に全面形成されるが、画素容量領域で
は、基板(10)表面の凹凸に従って波状にうねらさ
れ、乱反射を行うようにされている。このような反射層
(11)を成すAl−Nd合金は高耐熱性材であり、後
の高温工程でもヒロックやボイドが発生するといった問
題がない。
After the resist is peeled off, a deposited layer containing 1 to 2 atm% of Nd in Al is formed by sputtering to form a reflective layer (11). Reflective layer (11)
Is formed on the entire surface of the substrate (10), but in the pixel capacitance region, it is wavy in accordance with the unevenness of the surface of the substrate (10) and is irregularly reflected. The Al-Nd alloy forming such a reflective layer (11) is a highly heat-resistant material, and there is no problem that hillocks and voids are generated even in the subsequent high temperature process.

【0023】反射層(11)上には、プラズマCVDに
よりSiO2を積層し、層間絶縁層(12)を形成し、
層間絶縁層(12)上にはITOのスパッタリングとフ
ォトエッチによりドレイン電極(13D)、ソース電極
(13S)及び画素電極(13P)が形成されている。
基板(10)の凹凸を形成する領域は、アライメントマ
ージン及び周縁遮光のため、画素電極(13P)に対応
する領域よりも2〜3μm程度小さく形成されている。
また、層間絶縁層(12)をプラズマ膜で形成すること
により、下地との密着性や被覆性を良くでき、反射層
(11)の凹凸にも適応して信頼性が向上される。反射
層(11)はまた、補助容量電極を兼ね、画素電極(1
3P)間で層間絶縁層(12)を誘電層として補助容量
を構成する。補助容量は画素電極(13P)の全面に形
成され、大きな容量値を得ることができるので、層間絶
縁層(12)を厚く、1μm程度に成膜することによ
り、反射層(11)表面の形状に従う凹凸が無くされ、
ソース・ドレイン電極配線(13)の下地面が滑らかに
されるとともに、反射層(11)とドレイン電極(13
D)間の寄生容量も低減され、信号歪みが防止される。
SiO2 is laminated on the reflective layer (11) by plasma CVD to form an interlayer insulating layer (12),
A drain electrode (13D), a source electrode (13S), and a pixel electrode (13P) are formed on the interlayer insulating layer (12) by sputtering ITO and photoetching.
The area of the substrate (10) where the unevenness is formed is formed to be smaller than the area corresponding to the pixel electrode (13P) by about 2 to 3 μm due to the alignment margin and the peripheral light shielding.
Further, by forming the interlayer insulating layer (12) with a plasma film, the adhesion and the covering property with the base can be improved, and the reliability can be improved by adapting to the unevenness of the reflective layer (11). The reflective layer (11) also serves as an auxiliary capacitance electrode, and the pixel electrode (1
3P), the inter-layer insulating layer (12) is used as a dielectric layer to form a storage capacitor. Since the auxiliary capacitance is formed on the entire surface of the pixel electrode (13P) and a large capacitance value can be obtained, the shape of the surface of the reflective layer (11) can be obtained by forming the interlayer insulating layer (12) to a thickness of about 1 μm. The unevenness according to
The lower ground of the source / drain electrode wiring (13) is smoothed, and the reflection layer (11) and the drain electrode (13) are
The parasitic capacitance between D) is also reduced and signal distortion is prevented.

【0024】この場合、反射層(11)は、基板端部に
形成されたコンタクトホールにより層間絶縁層(12)
上に取り出されて電気的に制御されるか、あるいは、コ
ンデンサーを介して層間絶縁層(12)上に取り出され
て電界効果により制御されて電圧が印加される。ソース
・ドレイン電極(13S,13D)上には、チャンネル
層となるa−Si(14)、SiNXのゲート絶縁層
(15)、及び、AlまたはAl−Nd合金からなるゲ
ート電極(16)が同一パターンで積層され、TFTを
構成している。a−SiとSiNXはプラズマCVDで
真空を破ることなく連続で成膜し、これに引き続いて、
Al(Al−Nd)はスパッタリングにより成膜し、A
l(Al−Nd)、SiNX、a−Siをゲート電極
(16)のマスクを用いてエッチングする。
In this case, the reflective layer (11) has an interlayer insulating layer (12) formed by a contact hole formed at the end of the substrate.
A voltage is applied to the interlayer insulating layer (12) through a capacitor and controlled by the electric field effect, or a voltage is applied through the capacitor and controlled electrically. On the source / drain electrodes (13S, 13D), the same a-Si (14) as the channel layer, the SiNx gate insulating layer (15), and the gate electrode (16) made of Al or Al-Nd alloy are the same. It is laminated in a pattern to form a TFT. a-Si and SiNx are continuously formed by plasma CVD without breaking the vacuum, and subsequently,
Al (Al-Nd) is formed into a film by sputtering.
l (Al-Nd), SiNX, and a-Si are etched using the mask of the gate electrode (16).

【0025】これらを覆う全面にはポリイミドなどの配
向膜(17)が形成されている。一方、液晶層(30)
を挟んだ対向位置には、ガラスなどの絶縁性基板(2
0)が配置され、この基板(20)上に、RGBなどの
カラーフィルター層(21)及びITOの共通電極(2
2)が全面に形成され、更に、ポリイミドの配向膜(2
3)が全面に形成されている。
An alignment film (17) of polyimide or the like is formed on the entire surface covering these. On the other hand, the liquid crystal layer (30)
Insulating substrates such as glass (2
0) is arranged, and a color filter layer (21) such as RGB and a common electrode (2) of ITO are arranged on the substrate (20).
2) is formed on the entire surface, and a polyimide alignment film (2
3) is formed on the entire surface.

【0026】以上、本発明の構成により、反射層(1
1)は基板(10)上に直接形成されるため、全面的に
起伏が無くなるとともに、基板(10)の画素容量領域
表面に加工された凹凸に伴って反射層(11)が小さな
波状にうねった状態になるので、乱反射が行われ、全体
としても反射光強度の視角依存性が無くなる。また、反
射層(11)の乱反射加工は、サンドブラスト法を用い
て基板(10)に対して行われるので、フォトエッチを
用いるよりも、コスト的に有利である。
As described above, the reflective layer (1
Since 1) is directly formed on the substrate (10), there are no undulations on the entire surface, and the reflection layer (11) undulates in a small wavy shape due to the unevenness formed on the surface of the pixel capacitance region of the substrate (10). As a result, diffuse reflection is performed, and the viewing angle dependence of the reflected light intensity is eliminated as a whole. Further, since the irregular reflection processing of the reflection layer (11) is performed on the substrate (10) by using the sandblast method, it is more cost effective than using photoetching.

【0027】また、凹凸に加工する領域を画素容量領域
のみとすることにより、反射層(11)の乱反射によっ
て再発光された光が画素容量により微変調されて射出さ
れるとともに、画素容量領域外で反射された光は別の方
向へ射出されて視認されなくなる。即ち、画素容量領域
外では反射層(11)はブラックマトリクスとして機能
するので、コントラスト比が向上する。
Further, by making only the pixel capacitance region the region to be processed into the concavo-convex pattern, the light re-emitted by the irregular reflection of the reflection layer (11) is finely modulated by the pixel capacitance and emitted, and also outside the pixel capacitance region. The light reflected by is emitted in another direction and becomes invisible. That is, since the reflective layer (11) functions as a black matrix outside the pixel capacitance region, the contrast ratio is improved.

【0028】また、反射層(11)を画素容量の外部に
配置する場合、TFTとして、ゲート電極(16)を上
層に配した正スタガー型を採用することにより、ゲート
絶縁層(15)が画素電極(13P)よりも上にくるた
め、反射層(11)と画素電極(13P)の離間距離は
層間絶縁層(12)の膜厚分のみとされて離れ過ぎな
い。このため、画素容量層で構成される表示画像と、反
射層(11)上に写った表示画像の影との間に生じる視
差、即ち、パララックスが抑えられる。また、ゲート電
極を下層に配した逆スタガー型において、パララックス
を無くそうとすると、ゲート絶縁層(15)の膜厚分、
層間絶縁層(12)を薄くして反射層(11)と画素電
極(13P)の離間距離を小さくしなければならず、ゲ
ート電極線と反射層間でできる寄生容量が大きくなり、
ゲート電極信号に歪みが生じ、コントラスト比の低下な
どの問題を招く。
When the reflection layer (11) is arranged outside the pixel capacitance, a positive stagger type having the gate electrode (16) arranged on the upper layer is adopted as the TFT, so that the gate insulating layer (15) is formed in the pixel. Since it is located above the electrode (13P), the reflective layer (11) and the pixel electrode (13P) are separated from each other only by the film thickness of the interlayer insulating layer (12) and are not too far apart. Therefore, parallax, that is, parallax, generated between the display image formed of the pixel capacitance layer and the shadow of the display image captured on the reflective layer (11) can be suppressed. Further, in an inverted stagger type in which the gate electrode is arranged in the lower layer, if it is attempted to eliminate parallax, the film thickness of the gate insulating layer (15) is
It is necessary to reduce the distance between the reflective layer (11) and the pixel electrode (13P) by thinning the interlayer insulating layer (12), which increases the parasitic capacitance formed between the gate electrode line and the reflective layer.
Distortion occurs in the gate electrode signal, causing a problem such as a decrease in contrast ratio.

【0029】また、TFTは反射層(11)及び層間絶
縁層(12)よりも上層に形成されるため、a−Si
(16)の半導体層が成膜や熱処理などの高温にさらさ
れることが少なくなり、TFTの特性劣化などが防が
れ、信頼性や歩留まりが向上した。更に、画素電極(1
3P)は、層間絶縁層(12)の滑らかで平坦な表面を
下地として形成されるので、画素電極(13P)も滑ら
かで平坦になり、配線抵抗の上昇が防がれた。また、配
向膜(17)は、ポリイミド樹脂の印刷などにより形成
されるので、一般的に、スパッタ膜やCVD膜に比べて
ステップカヴァレッジが悪いが、本発明では、滑らかで
平坦な画素電極(13P)を下地として形成されるの
で、配向膜(17)との密着性や被覆性が良く、信頼性
が向上した。
Further, since the TFT is formed above the reflective layer (11) and the interlayer insulating layer (12), it is a-Si.
The semiconductor layer of (16) is less likely to be exposed to high temperatures such as film formation and heat treatment, deterioration of TFT characteristics is prevented, and reliability and yield are improved. Furthermore, the pixel electrode (1
3P) is formed by using the smooth and flat surface of the interlayer insulating layer (12) as a base, the pixel electrode (13P) is also smooth and flat, and an increase in wiring resistance was prevented. Further, since the alignment film (17) is formed by printing a polyimide resin or the like, it generally has poor step coverage as compared with a sputter film or a CVD film, but in the present invention, a smooth and flat pixel electrode ( 13P) as a base, the adhesiveness and coverage with the alignment film (17) are good, and the reliability is improved.

【0030】また、この構造により、TFT基板の製造
に要されるマクス枚数は、基板(10)のサンドブラス
ト時のレジストのパターニング、ソース・ドレイン電極
配線となるITOのパターニング、及び、TFTとなる
ゲート電極配線(16)のパターニングの、最低3枚で
あり、製造コストが低い。
With this structure, the number of masks required for manufacturing the TFT substrate is such that the patterning of the resist during the sandblasting of the substrate (10), the patterning of the ITO serving as the source / drain electrode wiring, and the gate serving as the TFT. The patterning of the electrode wiring (16) is at least three, and the manufacturing cost is low.

【0031】[0031]

【発明の効果】以上の説明から明らかな如く、本発明に
より、表示品位を落とすこと無く、低コストで、高信頼
性及び高歩留まりの反射型液晶表示装置が得られた。
As is apparent from the above description, according to the present invention, a reflective liquid crystal display device having a low cost, a high reliability and a high yield can be obtained without degrading the display quality.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係る液晶表示装置の断面図で
ある。
FIG. 1 is a cross-sectional view of a liquid crystal display device according to an embodiment of the present invention.

【図2】従来の液晶表示装置の断面図である。FIG. 2 is a cross-sectional view of a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

10,20 絶縁基板 11 反射層 12 層間絶縁層 13 ソース・ドレイン電極配線 14 a−Si 15 ゲート絶縁層 16 ゲート電極配線 17,23 配向膜 10, 20 Insulating substrate 11 Reflective layer 12 Interlayer insulating layer 13 Source / drain electrode wiring 14 a-Si 15 Gate insulating layer 16 Gate electrode wiring 17, 23 Alignment film

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 2枚の基板間に液晶が密封され、前記2
枚の基板によって各々支持されて対向された2つの透明
電極と該2つの透明電極間に介在された前記液晶より構
成される画素容量が複数備えられ、該各画素容量に薄膜
トランジスタが接続され、前記各画素容量毎に電圧の印
加及び保持が可能に構成された液晶表示装置において、 前記画素容量と異なる層に、反射層が形成されているこ
とを特徴とする液晶表示装置。
1. A liquid crystal is sealed between two substrates,
A plurality of pixel capacitors each composed of two transparent electrodes, which are respectively supported and opposed by one substrate and the liquid crystal interposed between the two transparent electrodes, are provided, and a thin film transistor is connected to each pixel capacitor. A liquid crystal display device configured to be able to apply and hold a voltage for each pixel capacitance, wherein a reflective layer is formed in a layer different from the pixel capacitance.
【請求項2】 前記反射層は前記2枚の基板の一方の基
板上に全面的に形成され、前記反射層の表面は微細な凹
凸状に加工されており、前記画素容量の一方を成す透明
電極及び前記薄膜トランジスタは、前記反射層を覆う層
間絶縁層上に形成されていることを特徴とする請求項1
記載の液晶表示装置。
2. The reflective layer is entirely formed on one of the two substrates, and the surface of the reflective layer is processed into fine irregularities to form a transparent film that constitutes one of the pixel capacitors. The electrode and the thin film transistor are formed on an interlayer insulating layer that covers the reflective layer.
The described liquid crystal display device.
【請求項3】 前記薄膜トランジスタは、前記画素容量
の一方を成す透明電極と同一材料からなるソース電極及
びドレイン電極と、該ソース電極及びドレイン電極上に
同一形状で積層された半導体層、絶縁層及びゲート電極
とからなることを特徴とする請求項1または請求項2に
記載の液晶表示装置。
3. The thin film transistor includes a source electrode and a drain electrode made of the same material as a transparent electrode forming one of the pixel capacitors, and a semiconductor layer, an insulating layer, and a semiconductor layer stacked on the source electrode and the drain electrode in the same shape. The liquid crystal display device according to claim 1, comprising a gate electrode.
【請求項4】 前記反射層は、Ndを微少量含んだAl
からなることを特徴とする請求項1から請求項3のいず
れかに記載の液晶表示装置。
4. The reflective layer is made of Al containing a small amount of Nd.
4. The liquid crystal display device according to claim 1, wherein the liquid crystal display device comprises:
【請求項5】 前記反射層が形成された基板の表面は、
サンドブラスト法により微細な凹凸が形成され、この凹
凸に従って前記反射層は微細な波状にされていることを
特徴とする請求項2から請求項4のいずれかに記載の液
晶表示装置。
5. The surface of the substrate on which the reflective layer is formed,
The liquid crystal display device according to any one of claims 2 to 4, wherein fine irregularities are formed by a sandblast method, and the reflection layer is finely corrugated in accordance with the irregularities.
【請求項6】 前記反射層の表面は、前記画素容量に対
応する領域のみが微細な凹凸状に加工されいることを特
徴とする請求項2から請求項5のいずれかに記載の液晶
表示装置。
6. The liquid crystal display device according to claim 2, wherein only a region corresponding to the pixel capacitance is processed into a fine concavo-convex shape on the surface of the reflective layer. .
【請求項7】 前記反射層が形成された基板の表面の前
記画素容量に対応する領域は、前記画素容量に対応する
領域外を保護膜で被覆した状態でサンドブラスト法によ
り微細な凹凸が形成され、この凹凸に従って前記反射層
は微細な波状にされていることを特徴とする請求項6記
載の液晶表示装置。
7. A fine concavo-convex pattern is formed by a sandblast method in a region corresponding to the pixel capacitance on the surface of the substrate on which the reflective layer is formed, with a protective film covering the outside of the region corresponding to the pixel capacitance. 7. The liquid crystal display device according to claim 6, wherein the reflection layer is formed into a fine wavy shape according to the unevenness.
【請求項8】 前記画素容量の一方を成す透明電極と前
記遮光層の重畳部は、前記画素容量に印加された電圧の
保持を補助する補助容量となっていることを特徴とする
請求項2から請求項7のいずれかに記載の液晶表示装置
8. The overlapping portion of the transparent electrode and the light-shielding layer, which constitutes one of the pixel capacitances, is an auxiliary capacitance that assists in holding a voltage applied to the pixel capacitances. 8. The liquid crystal display device according to claim 7.
JP30655494A 1994-12-09 1994-12-09 Liquid crystal display Expired - Fee Related JP3469663B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30655494A JP3469663B2 (en) 1994-12-09 1994-12-09 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30655494A JP3469663B2 (en) 1994-12-09 1994-12-09 Liquid crystal display

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003276683A Division JP3920822B2 (en) 2003-07-18 2003-07-18 Display device

Publications (2)

Publication Number Publication Date
JPH08160462A true JPH08160462A (en) 1996-06-21
JP3469663B2 JP3469663B2 (en) 2003-11-25

Family

ID=17958450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30655494A Expired - Fee Related JP3469663B2 (en) 1994-12-09 1994-12-09 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3469663B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001006308A1 (en) * 1999-07-16 2001-01-25 Seiko Epson Corporation Lcd, electronic device and substrate of lcd
WO2001051985A1 (en) * 2000-01-13 2001-07-19 Seiko Epson Corporation Lcd, method of manufacture thereof, and electronic device
JP2002189429A (en) * 2000-09-06 2002-07-05 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
EP1273961A2 (en) * 2001-07-03 2003-01-08 Nec Corporation Method for producing a liquid-crystal display apparatus
KR100840253B1 (en) * 2002-04-08 2008-06-20 삼성전자주식회사 Liquid crystal display apparatus and method for manufacturing thereof
US7621752B2 (en) 2007-07-17 2009-11-24 Visteon Global Technologies, Inc. LED interconnection integrated connector holder package
US7977680B2 (en) 2000-09-06 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors on a metal substrate
KR101479998B1 (en) * 2008-08-12 2015-01-09 삼성디스플레이 주식회사 Thin Film Transistor Display Panel and Method of Manufacturing of the Same
US10193022B2 (en) * 2017-05-05 2019-01-29 E Ink Holdings Inc. Pixel structure and display apparatus having the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112987382B (en) 2019-12-13 2023-11-07 夏普株式会社 Liquid crystal display device having a light shielding layer
JP7502965B2 (en) 2020-10-29 2024-06-19 シャープ株式会社 Liquid crystal display device
JP2022072419A (en) 2020-10-29 2022-05-17 シャープ株式会社 Liquid crystal display device
US11644715B2 (en) 2021-07-08 2023-05-09 Sharp Display Technology Corporation Liquid crystal display device comprising a plurality of pixels each having a reflective region with a reflective electrode and a transmissive region with a transparent electrode

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001006308A1 (en) * 1999-07-16 2001-01-25 Seiko Epson Corporation Lcd, electronic device and substrate of lcd
US6608660B1 (en) 1999-07-16 2003-08-19 Seiko Epson Corporation Liquid crystal display device including shading film with opening and reflector with opening in the opening in the shading film
WO2001051985A1 (en) * 2000-01-13 2001-07-19 Seiko Epson Corporation Lcd, method of manufacture thereof, and electronic device
US6946679B2 (en) 2000-01-13 2005-09-20 Seiko Epson Corporation Liquid crystal display device, manufacturing method therefor, and electronic apparatus
JP2002189429A (en) * 2000-09-06 2002-07-05 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
US7977680B2 (en) 2000-09-06 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors on a metal substrate
US6881535B2 (en) 2001-07-03 2005-04-19 Nec Lcd Technologies, Ltd. Method for producing liquid crystal display apparatus
EP1273961A3 (en) * 2001-07-03 2004-01-21 NEC LCD Technologies, Ltd. Method for producing a liquid-crystal display apparatus
US7138220B2 (en) 2001-07-03 2006-11-21 Nec Lcd Technologies, Ltd. Method for producing liquid crystal display apparatus
EP1273961A2 (en) * 2001-07-03 2003-01-08 Nec Corporation Method for producing a liquid-crystal display apparatus
KR100840253B1 (en) * 2002-04-08 2008-06-20 삼성전자주식회사 Liquid crystal display apparatus and method for manufacturing thereof
US7621752B2 (en) 2007-07-17 2009-11-24 Visteon Global Technologies, Inc. LED interconnection integrated connector holder package
KR101479998B1 (en) * 2008-08-12 2015-01-09 삼성디스플레이 주식회사 Thin Film Transistor Display Panel and Method of Manufacturing of the Same
US10193022B2 (en) * 2017-05-05 2019-01-29 E Ink Holdings Inc. Pixel structure and display apparatus having the same

Also Published As

Publication number Publication date
JP3469663B2 (en) 2003-11-25

Similar Documents

Publication Publication Date Title
JP4855457B2 (en) Manufacturing method of reflection-transmission type liquid crystal display device
US7704766B2 (en) Transflective liquid crystal display device and method of fabricating the same
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
JP3469663B2 (en) Liquid crystal display
JP4651826B2 (en) Reflective display device and manufacturing method thereof
JP2001318626A (en) Semiconductor device and method for manufacturing the same
KR100852307B1 (en) Liquid crystal display device and manufacturing method thereof
KR20040053636A (en) thin film transistor array panel and liquid crystal display including the panel
US20080259261A1 (en) Display apparatus and method of fabricating the same
US20200348784A1 (en) Touch display substrate, method of manufacturing the same and display device
US5831692A (en) Stacked capacitor structures for liquid crystal displays and related methods
KR100404225B1 (en) Liquid crystal display device and method for manufacturing the same
US20070188682A1 (en) Method for manufacturing a display device
CN1637551B (en) Transflective type liquid crystal display device and method for fabricating the same
JP2004004572A (en) Liquid crystal display and its manufacturing method
CN111415963B (en) Display panel and preparation method thereof
US6714267B2 (en) Liquid crystal display device and fabricating method thereof
US20030122977A1 (en) Liquid crystal display and fabricating method thereof
JP3920822B2 (en) Display device
JPH11153803A (en) Liquid crystal display element
JPH06347826A (en) Liquid crystal display device
KR101208972B1 (en) In plane switching mode liquid crystal display device and method of fabricating thereof
JP2002250913A (en) Liquid crystal display device and method for manufacturing the same
KR100205869B1 (en) A stagged thin film transistor and a method of fabricating the same
KR20070035270A (en) Liquid Crystal Display Device and Method of Fabricating the Same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees