JP3920822B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP3920822B2
JP3920822B2 JP2003276683A JP2003276683A JP3920822B2 JP 3920822 B2 JP3920822 B2 JP 3920822B2 JP 2003276683 A JP2003276683 A JP 2003276683A JP 2003276683 A JP2003276683 A JP 2003276683A JP 3920822 B2 JP3920822 B2 JP 3920822B2
Authority
JP
Japan
Prior art keywords
layer
reflective layer
substrate
electrode
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003276683A
Other languages
Japanese (ja)
Other versions
JP2004094228A (en
Inventor
龍司 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003276683A priority Critical patent/JP3920822B2/en
Publication of JP2004094228A publication Critical patent/JP2004094228A/en
Application granted granted Critical
Publication of JP3920822B2 publication Critical patent/JP3920822B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、反射層を内蔵した表示装置に関する。   The present invention relates to a display device incorporating a reflective layer.

液晶表示装置は小型、薄型、低消費電力などの利点があり、OA機器、AV機器などの分野で実用化が進んでいる。特に、スイッチング素子として、薄膜電界効果トランジスタ(以下、TFTと略す)を用いたアクティブマトリクス型は、線順次走査駆動により、原理的にデューティ比100%のスタティック駆動をマルチプレクス的に行うことができ、高精細、高コントラスト比の動画表示を可能にしている。   A liquid crystal display device has advantages such as a small size, a thin shape, and low power consumption, and is practically used in fields such as OA equipment and AV equipment. In particular, an active matrix type using a thin film field effect transistor (hereinafter abbreviated as TFT) as a switching element can in principle perform static driving with a duty ratio of 100% in a multiplexed manner by line sequential scanning driving. High definition and high contrast ratio video display.

アクティブマトリクス型液晶表示装置は、基板上に複数形成された液晶駆動用の画素電極にTFTを接続形成し、液晶層を挟んで対向位置に配された基板上に設けられた共通電極間で形成された各画素容量に異なる電圧を印加して保持させる構成になっている。液晶は画素容量ごとに配向状態が変化して光を変調し、これらの透過光の巨視的な合成により、表示画面を作り出す。   In an active matrix liquid crystal display device, a TFT is connected to a plurality of pixel electrodes for driving a liquid crystal formed on a substrate, and is formed between common electrodes provided on a substrate disposed at opposite positions with a liquid crystal layer interposed therebetween. In this configuration, different voltages are applied to and held in the respective pixel capacitors. The liquid crystal modulates the light by changing the alignment state for each pixel capacitance, and creates a display screen by macroscopic synthesis of these transmitted lights.

図2は従来の反射型液晶表示装置の断面図である。ガラスなどの絶縁性基板(50)上に、Crなどからなるゲート電極(51)が形成され、ゲート電極(51)を覆う全面にはSiNなどのゲート絶縁層(52)が形成されている。ゲート絶縁層(52)上、ゲート電極(51)に対応する領域には、島状の半導体層(53)が形成され、半導体層(53)の両端には、ソース電極(54)及びドレイン電極(55)が接続され、TFTを構成している。更に、TFTを覆う全面にはポリイミド樹脂やアクリル樹脂などの有機絶縁膜、あるいは、SOG膜などからなる層間絶縁層(56)が形成され、層間絶縁層(56)上には、Alからなる画素電極(57)が形成され、層間絶縁層(56)中に開口されたコンタクトホール(CT)によりソース電極(54)に接続されている。層間絶縁層(56)は、フォトエッチにより表面に微細な凹凸パターンが形成され、画素電極(57)もこれに従って微細な波状にうねった形状にされている。更に、画素電極(57)を覆う全面には、ポリイミドなどの配向膜(58)が形成されている。 FIG. 2 is a cross-sectional view of a conventional reflective liquid crystal display device. A gate electrode (51) made of Cr or the like is formed on an insulating substrate (50) such as glass, and a gate insulating layer (52) such as SiN X is formed on the entire surface covering the gate electrode (51). . An island-shaped semiconductor layer (53) is formed on the gate insulating layer (52) in a region corresponding to the gate electrode (51), and a source electrode (54) and a drain electrode are formed at both ends of the semiconductor layer (53). (55) is connected to constitute a TFT. Further, an interlayer insulating layer (56) made of an organic insulating film such as polyimide resin or acrylic resin or an SOG film is formed on the entire surface covering the TFT, and a pixel made of Al is formed on the interlayer insulating layer (56). An electrode (57) is formed and connected to the source electrode (54) by a contact hole (CT) opened in the interlayer insulating layer (56). The interlayer insulating layer (56) has a fine concavo-convex pattern formed on the surface by photoetching, and the pixel electrode (57) is also shaped into a fine wavy shape accordingly. Further, an alignment film (58) such as polyimide is formed on the entire surface covering the pixel electrode (57).

一方、液晶層(70)を挟んで対向配置された透明基板(60)には、カラーフィルター層(61)が形成され、これを覆う全面にはITOからなる共通電極(62)、及び、ポリイミドなどの配向膜(63)が形成されている。   On the other hand, a color filter layer (61) is formed on the transparent substrate (60) arranged opposite to each other with the liquid crystal layer (70) interposed therebetween, and a common electrode (62) made of ITO and polyimide on the entire surface covering the color filter layer (61). An alignment film (63) is formed.

このような構成を有した反射型液晶表示装置は、特に、透過型にあって消費電力の大半を占めていたバックライトが不要であることから、消費電力が著しく低減される。即ち、Alの画素電極(57)が反射層を兼ね、カラーフィルター(61)側から入射した環境光が液晶層(70)を往復する間に変調されて射出され再認識される構成である。
特開昭59−72479号
Since the reflective liquid crystal display device having such a configuration is particularly transmissive and does not require a backlight that occupies most of the power consumption, the power consumption is significantly reduced. That is, the Al pixel electrode (57) also serves as a reflective layer, and ambient light incident from the color filter (61) side is modulated and emitted and re-recognized while reciprocating the liquid crystal layer (70).
JP 59-72479 A

従来は、視角に依存する環境光の反射率分布を低減する目的で、画素電極(57)の下地となる層間絶縁層(56)に、フォトエッチにより表面に微細な凹凸を形成し、これに従って波状にうねらされた状態の反射層の表面に適度な粗さを持たせて乱反射させていた。このため、図2の構造の液晶表示装置では、TFT基板の製造におけるフォトエッチ工程は、ゲート電極(51)、半導体層(53)、ソース・ドレイン電極(54,55)、画素電極(57)の各パターニングと、ゲート絶縁層(52)、層間絶縁層(56)のコンタクトホール形成と、層間絶縁層(56)の表面加工の、最低7回を要していた。1回のフォトエッチ工程は、前洗浄、レジスト塗布、プリベーク、露光、現像、ポストベーク、エッチング、レジスト剥離、後洗浄など多くの工程よりなり、コストが高く、フォトエッチ工程の削減が望まれる。   Conventionally, for the purpose of reducing the reflectance distribution of ambient light depending on the viewing angle, fine irregularities are formed on the surface by photoetching on the interlayer insulating layer (56) which is the base of the pixel electrode (57), and according to this The surface of the reflective layer in a wavy state was diffusely reflected with an appropriate roughness. For this reason, in the liquid crystal display device having the structure shown in FIG. 2, the photoetching process in the manufacture of the TFT substrate includes the gate electrode (51), the semiconductor layer (53), the source / drain electrodes (54, 55), and the pixel electrode (57). Each of the above patterning, contact hole formation of the gate insulating layer (52) and the interlayer insulating layer (56), and surface processing of the interlayer insulating layer (56) were required at least seven times. One photo-etching process includes many processes such as pre-cleaning, resist coating, pre-baking, exposure, development, post-baking, etching, resist stripping, and post-cleaning, and the cost is high, and it is desired to reduce the photo-etching process.

また、画素電極(57)が反射層を兼用しているため、乱反射のための波状のうねりの分、画素電極(57)の面積が大きくなり、抵抗を高め、結果的に充電特性の悪化などを引き起こしていた。   In addition, since the pixel electrode (57) also serves as a reflection layer, the area of the pixel electrode (57) increases due to the wavy undulations for irregular reflection, resulting in increased resistance, resulting in deterioration of charging characteristics, etc. Was causing.

更に、画素電極(57)上には液晶の配向を制御するための配向膜(58)が印刷などにより形成されるが、波状の画素電極(57)の表面との密着性や被覆性が悪くなっている。加えて、画素電極(57)は、層間絶縁層(56)の凹凸状の表面に対応して段切れを防ぐために比較的厚くされる上に、開口率の向上のために各画素電極(57)間がせばめられており、この部分で配向膜(58)の密着性や被覆性が更に低下することとなっていた。   Further, an alignment film (58) for controlling the alignment of the liquid crystal is formed on the pixel electrode (57) by printing or the like, but the adhesion and coverage with the surface of the wavy pixel electrode (57) are poor. It has become. In addition, the pixel electrode (57) is made relatively thick in order to prevent disconnection corresponding to the uneven surface of the interlayer insulating layer (56), and each pixel electrode (57) is used to improve the aperture ratio. There is a gap between them, and the adhesion and covering properties of the alignment film (58) are further lowered at this portion.

また、図2の構造では、開口率の向上のために層間絶縁層(56)を介在させることにより、TFTよりも上層に画素電極(57)を形成している。層間絶縁層(56)は、半導体層(53)への影響が少なく、比較的手軽に成膜できる樹脂膜のコーティングにより形成している。しかし、このような材質の層間絶縁層(56)は、例えば塗布により成膜する場合、下地の各種メタルとの接触における相性により膜厚にばらつきがでたり、また、TFT部の段差が画素電極(57)の一部を隆起させることもあって反射面の平坦性が損なわれ、反射率分布に視角依存性が生じたりするなどの問題があった。   In the structure of FIG. 2, the pixel electrode (57) is formed in an upper layer than the TFT by interposing an interlayer insulating layer (56) in order to improve the aperture ratio. The interlayer insulating layer (56) is formed by coating a resin film that has a small influence on the semiconductor layer (53) and can be formed relatively easily. However, when the interlayer insulating layer (56) made of such a material is formed by coating, for example, the film thickness varies due to the compatibility with the various metals underneath, and the step of the TFT portion has a pixel electrode. There is a problem that a part of (57) is raised, the flatness of the reflecting surface is impaired, and the viewing angle dependency occurs in the reflectance distribution.

また、TFTを覆う層間絶縁層(56)を成す有機絶縁膜は、液状樹脂材料の塗布及び200℃程度の焼成などにより形成されるが、TFTが形成された基板を熱処理するため、a−Siの特性が変化してしまうなどの問題があった。また、層間絶縁層(56)としてSOG膜を用いる場合、焼成により体積減少及び内部応力が大きくなり膜にクラックが生じる。更に、膜質を向上するためには、700〜900℃の高温での焼成が要されるため、ガラスの耐熱性にも問題が生じ、信頼性及び歩留まりの低下を招いていた。   In addition, the organic insulating film forming the interlayer insulating layer (56) covering the TFT is formed by applying a liquid resin material and baking at about 200 ° C. However, in order to heat-treat the substrate on which the TFT is formed, a-Si There was a problem such as the characteristics of the change. Further, when an SOG film is used as the interlayer insulating layer (56), the volume is reduced and the internal stress is increased by firing, resulting in cracks in the film. Furthermore, in order to improve the film quality, baking at a high temperature of 700 to 900 ° C. is required, so that a problem arises in the heat resistance of the glass, leading to a decrease in reliability and yield.

本発明は以上の課題を解決するために成され、第1に、基板上の第1の透明電極と、前記第1の透明電極と異なる層に形成されたAl−Nd合金からなる反射層とを有する構成とした。第2に、第1の構成において、前記反射層の表面は微細な凹凸状に加工されている構成とした。また、第3に、第1または第2の構成において、前記第1の透明電極は、前記反射層を覆い表面を平坦にする層間絶縁膜上に形成されている構成とした。   The present invention has been made to solve the above problems. First, a first transparent electrode on a substrate, and a reflective layer made of an Al—Nd alloy formed in a different layer from the first transparent electrode, It was set as the structure which has. Second, in the first configuration, the surface of the reflective layer is processed into a fine uneven shape. Third, in the first or second configuration, the first transparent electrode is formed on an interlayer insulating film that covers the reflective layer and flattens the surface.

第4に、基板上に第1の透明電極及び反射層を有し、前記第1の透明電極は平坦に形成されており、前記反射層は表面が微細な凹凸状に加工されており、基板上方から入力された光が前記反射層で反射され、前記基板上方に出力される構成とした。   Fourth, the substrate has a first transparent electrode and a reflective layer, the first transparent electrode is formed flat, and the reflective layer has a surface processed into fine irregularities, Light input from above is reflected by the reflective layer and output above the substrate.

第5に、第4の構成において、前記反射層はAl−Nd合金からなる構成とした。また、第6に、第3から第5の構成において、前記第1の透明電極にスイッチング素子がそれぞれ接続されている構成とした。また、第7に、第6の構成において、前記スイッチング素子は、前記第1の透明電極と同一材料からなるソース電極及びドレイン電極と、前記ソース電極及びドレイン電極上に同一形状で積層された半導体層、絶縁層及びゲート電極とからなる構成とした。また、第8に、第2から第7の構成において、前記反射層の表面は、前記第1の電極に対応する領域のみが微細な凹凸状に加工されている構成とした。また、第9に、第1から第8の構成において、前記反射層は前記基板上に形成されている構成とした。   Fifth, in the fourth configuration, the reflective layer is made of an Al—Nd alloy. Sixthly, in the third to fifth configurations, a switching element is connected to the first transparent electrode. Seventhly, in the sixth configuration, the switching element includes a source electrode and a drain electrode made of the same material as the first transparent electrode, and a semiconductor laminated in the same shape on the source electrode and the drain electrode. The layer is composed of an insulating layer and a gate electrode. Eighthly, in the second to seventh configurations, the surface of the reflective layer has a configuration in which only a region corresponding to the first electrode is processed into a fine uneven shape. Ninthly, in the first to eighth configurations, the reflective layer is formed on the substrate.

第10に、第1から第9の構成において、前記第1の透明電極に対応する透明電極からなる第2の透明電極を更に有し、前記第1の透明電極と前記第2の透明電極との間に少なくとも液晶層を有する構成とした。また、第11に、第10の構成において、前記第1の透明電極及び第2の透明電極と前記液晶層の間に配向膜を有する構成とした。   Tenth, in the first to ninth configurations, further comprising a second transparent electrode made of a transparent electrode corresponding to the first transparent electrode, the first transparent electrode, the second transparent electrode, A structure having at least a liquid crystal layer in between. Eleventhly, in the tenth configuration, an alignment film is provided between the first transparent electrode and the second transparent electrode and the liquid crystal layer.

本発明によれば、反射層を、Alに微量のNdを含有させた材料により形成することにより耐熱性が高まるため、後の各成膜工程や熱処理によって高温にさらされてもヒロックの発生が抑えられ、層間ショートが防がれる。   According to the present invention, since the heat resistance is increased by forming the reflective layer from a material containing a small amount of Nd in Al, hillocks are generated even when exposed to a high temperature in each subsequent film formation process or heat treatment. It is suppressed and interlayer short-circuit is prevented.

また、反射層の表面は微細な凹凸状に加工されているので、乱反射が行われ、全体として反射光強度の視野角依存性がなくなる。また、画素容量の外側に反射層を形成することにより、画素容量電極や薄膜トランジスタと無関係に反射層を形成できる。これにより、反射層の平坦性が損なわれることがなくなるとともに、乱反射のために表面加工された反射層が液晶の配向膜と接触することが避けられ、配向膜の下地との密着性が向上する。   Further, since the surface of the reflective layer is processed into fine irregularities, irregular reflection is performed, and the viewing angle dependency of the reflected light intensity is lost as a whole. Further, by forming a reflective layer outside the pixel capacitor, the reflective layer can be formed regardless of the pixel capacitor electrode and the thin film transistor. As a result, the flatness of the reflective layer is not impaired, and the reflective layer whose surface is processed for irregular reflection is prevented from coming into contact with the alignment film of the liquid crystal, thereby improving the adhesion of the alignment film to the base. .

また、反射層上には、気相成長法、蒸着法、スパッタリング法など、下地形状への適応性の高い各種の堆積法により形成された層間絶縁層を介在させて、画素電極や薄膜トランジスタ層が形成されるので、反射層表面に乱反射のために表面に微細な凹凸が加工された構造でも、密着性や被覆性の低下が防がれる。   In addition, an inter-layer insulating layer formed by various deposition methods having high adaptability to a base shape such as a vapor deposition method, a vapor deposition method, and a sputtering method is interposed on the reflective layer so that a pixel electrode or a thin film transistor layer is formed. Since it is formed, even in a structure in which fine irregularities are processed on the surface of the reflective layer for irregular reflection, a decrease in adhesion and coverage can be prevented.

また、薄膜トランジスタ層の形成前に層間絶縁層を形成するため、高温の工程によっても薄膜トランジスタの特性が変化することが防がれる。また、ゲート電極を上層に配した薄膜トランジスタ構造により、画素電極と反射層との距離が大きくなり過ぎず、パララックスが防がれる。即ち、ゲート電極を下層に配した構造では、層間絶縁層の膜厚にゲート絶縁層の膜厚分が加わった厚さにより画素電極と反射層の離間距離が大きくなるが、ゲート電極を上層に配した構造により離間距離の増大が防がれる。   In addition, since the interlayer insulating layer is formed before the thin film transistor layer is formed, the characteristics of the thin film transistor can be prevented from being changed even by a high temperature process. In addition, the thin film transistor structure in which the gate electrode is disposed on the upper layer prevents the distance between the pixel electrode and the reflective layer from being excessively increased and prevents parallax. That is, in the structure in which the gate electrode is arranged in the lower layer, the distance between the pixel electrode and the reflective layer is increased by the thickness obtained by adding the thickness of the gate insulating layer to the thickness of the interlayer insulating layer. The arranged structure prevents an increase in the separation distance.

また、画素容量領域のみで反射層が乱反射により再発光されるとともに、画素容量の領域外では、反射光が一方向へ射出されて視認に入らず、ブラックマトリクスとして機能され、コントラスト比が向上する。   In addition, the reflective layer is re-emitted due to irregular reflection only in the pixel capacitance region, and outside the pixel capacitance region, reflected light is emitted in one direction so that it does not enter the eye and functions as a black matrix, improving the contrast ratio. .

また、反射層は、基板上に直接形成されることにより高い平坦性が得られる。また、サンドブラスト法を用いて基板表面を適度に荒らすことにより、比較的容易に、微細な凹凸を形成することができ、この凹凸に従って反射層が波状にうねった状態にされ、乱反射が行われる。また、サンドブラスト時に、画素容量に対応する領域以外をレジストなどで保護して凹凸が形成されないようにすることにより、画素容量領域のみで乱反射発光が行われ、画素容量外の領域では発光せず、コントラスト比が向上する。   Moreover, high flatness is obtained by forming the reflective layer directly on the substrate. Further, by appropriately roughening the surface of the substrate using the sand blasting method, fine irregularities can be formed relatively easily, and the reflection layer is waved in accordance with the irregularities, and irregular reflection is performed. Also, when sandblasting, by protecting the areas other than the area corresponding to the pixel capacity with a resist or the like so that irregularities are not formed, irregular reflection light emission is performed only in the pixel capacity area, and no light is emitted in the area outside the pixel capacity, The contrast ratio is improved.

また、画素容量の一方を成す透明電極と反射層の重畳部で電圧保持用の補助容量を形成することにより、画素容量へ印加された電圧の保持率が向上する。   In addition, by forming an auxiliary capacitor for holding a voltage at the overlapping portion of the transparent electrode and the reflective layer forming one of the pixel capacitors, the holding ratio of the voltage applied to the pixel capacitor is improved.

本発明により、表示品位を落とすこと無く、低コストで、高信頼性及び高歩留まりの表示装置が得られた。   According to the present invention, a display device with high reliability and high yield can be obtained at low cost without degrading display quality.

本発明の実施例を図1を参照しながら説明する。まず、ガラスなどの絶縁性の基板(10)の画素容量領域表面が、サンドブラスト法により微細な凹凸状に荒らされている。この際、フォトリソグラフィーにより、基板(10)の画素容量外領域表面にレジストを形成した状態で、Arガスの高圧雰囲気中で、0.5〜2.0μm径のSi系結晶微粒子の吹き付けを行い、基板(10)表面に微細な凹凸状の荒れを形成する。   An embodiment of the present invention will be described with reference to FIG. First, the surface of the pixel capacitor region of an insulating substrate (10) such as glass is roughened into fine irregularities by sandblasting. At this time, 0.5 to 2.0 μm diameter Si-based crystal fine particles were sprayed in a high pressure atmosphere of Ar gas in a state where a resist was formed on the surface of the region outside the pixel capacity of the substrate (10) by photolithography. Then, fine irregularities are formed on the surface of the substrate (10).

レジストを剥離した後、スパッタリングにより、Alに1〜2atm%のNdを含有させた堆積層を形成し、反射層(11)としている。反射層(11)は基板(10)上に全面形成されるが、画素容量領域では、基板(10)表面の凹凸に従って波状にうねらされ、乱反射を行うようにされている。このような反射層(11)を成すAl−Nd合金は高耐熱性材であり、後の高温工程でもヒロックやボイドが発生するといった問題がない。   After peeling off the resist, a deposited layer containing 1 to 2 atm% Nd in Al is formed by sputtering to form a reflective layer (11). The reflective layer (11) is formed on the entire surface of the substrate (10), but in the pixel capacitance region, it is waved according to the irregularities on the surface of the substrate (10) to perform irregular reflection. The Al—Nd alloy forming such a reflective layer (11) is a high heat resistant material, and there is no problem that hillocks and voids are generated even in a subsequent high temperature process.

反射層(11)上には、プラズマCVDによりSiO2を積層し、層間絶縁層(12)を形成し、層間絶縁層(12)上にはITOのスパッタリングとフォトエッチによりドレイン電極(13D)、ソース電極(13S)及び画素電極(13P)が形成されている。基板(10)の凹凸を形成する領域は、アライメントマージン及び周縁遮光のため、画素電極(13P)に対応する領域よりも2〜3μm程度小さく形成されている。また、層間絶縁層(12)をプラズマ膜で形成することにより、下地との密着性や被覆性を良くでき、反射層(11)の凹凸にも適応して信頼性が向上される。反射層(11)はまた、補助容量電極を兼ね、画素電極(13P)間で層間絶縁層(12)を誘電層として補助容量を構成する。補助容量は画素電極(13P)の全面に形成され、大きな容量値を得ることができるので、層間絶縁層(12)を厚く、1μm程度に成膜することにより、反射層(11)表面の形状に従う凹凸が無くされ、ソース・ドレイン電極配線(13)の下地面が滑らかにされるとともに、反射層(11)とドレイン電極(13D)間の寄生容量も低減され、信号歪みが防止される。   On the reflective layer (11), SiO2 is laminated by plasma CVD to form an interlayer insulating layer (12). On the interlayer insulating layer (12), a drain electrode (13D) and a source are formed by sputtering and photoetching of ITO. Electrodes (13S) and pixel electrodes (13P) are formed. The region where the unevenness of the substrate (10) is formed is formed to be about 2 to 3 μm smaller than the region corresponding to the pixel electrode (13P) for alignment margin and peripheral light shielding. Further, by forming the interlayer insulating layer (12) with a plasma film, it is possible to improve the adhesion and covering properties with the base, and to improve the reliability by adapting to the unevenness of the reflective layer (11). The reflective layer (11) also serves as an auxiliary capacitance electrode, and constitutes an auxiliary capacitance between the pixel electrodes (13P) using the interlayer insulating layer (12) as a dielectric layer. Since the auxiliary capacitance is formed on the entire surface of the pixel electrode (13P) and a large capacitance value can be obtained, the shape of the surface of the reflective layer (11) is increased by forming the interlayer insulating layer (12) thick and about 1 μm. Is eliminated, the ground of the source / drain electrode wiring (13) is smoothed, the parasitic capacitance between the reflective layer (11) and the drain electrode (13D) is reduced, and signal distortion is prevented.

この場合、反射層(11)は、基板端部に形成されたコンタクトホールにより層間絶縁層(12)上に取り出されて電気的に制御されるか、あるいは、コンデンサーを介して層間絶縁層(12)上に取り出されて電界効果により制御されて電圧が印加される。   In this case, the reflective layer (11) is taken out on the interlayer insulating layer (12) through a contact hole formed at the edge of the substrate and is electrically controlled, or the interlayer insulating layer (12 via a capacitor). ) Is taken out and controlled by the field effect to apply a voltage.

ソース・ドレイン電極(13S,13D)上には、チャンネル層となるa−Si(14)、SiNXのゲート絶縁層(15)、及び、AlまたはAl−Nd合金からなるゲート電極(16)が同一パターンで積層され、TFTを構成している。a−SiとSiNXはプラズマCVDで真空を破ることなく連続で成膜し、これに引き続いて、Al(Al−Nd)はスパッタリングにより成膜し、Al(Al−Nd)、SiNX、a−Siをゲート電極(16)のマスクを用いてエッチングする。これらを覆う全面にはポリイミドなどの配向膜(17)が形成されている。   On the source / drain electrodes (13S, 13D), the channel layer a-Si (14), SiNx gate insulating layer (15), and the gate electrode (16) made of Al or Al-Nd alloy are the same. Layered in a pattern, it constitutes a TFT. a-Si and SiNx are continuously formed by plasma CVD without breaking the vacuum. Subsequently, Al (Al-Nd) is formed by sputtering, and Al (Al-Nd), SiNx, a-Si. Is etched using the mask of the gate electrode (16). An alignment film (17) such as polyimide is formed on the entire surface covering these.

一方、液晶層(30)を挟んだ対向位置には、ガラスなどの絶縁性基板(20)が配置され、この基板(20)上に、RGBなどのカラーフィルター層(21)及びITOの共通電極(22)が全面に形成され、更に、ポリイミドの配向膜(23)が全面に形成されている。   On the other hand, an insulating substrate (20) such as glass is disposed at an opposite position across the liquid crystal layer (30), and a color filter layer (21) such as RGB and an ITO common electrode are disposed on the substrate (20). (22) is formed on the entire surface, and a polyimide alignment film (23) is formed on the entire surface.

以上、本発明の構成により、反射層(11)は基板(10)上に直接形成されるため、全面的に起伏が無くなるとともに、基板(10)の画素容量領域表面に加工された凹凸に伴って反射層(11)が小さな波状にうねった状態になるので、乱反射が行われ、全体としても反射光強度の視角依存性が無くなる。また、反射層(11)の乱反射加工は、サンドブラスト法を用いて基板(10)に対して行われるので、フォトエッチを用いるよりも、コスト的に有利である。   As described above, since the reflective layer (11) is directly formed on the substrate (10) by the configuration of the present invention, the entire surface is free from undulations and is accompanied by the unevenness processed on the surface of the pixel capacitance region of the substrate (10). As a result, the reflective layer (11) undulates in a small wave shape, so that irregular reflection is performed and the viewing angle dependence of the reflected light intensity is lost as a whole. Further, the irregular reflection processing of the reflective layer (11) is performed on the substrate (10) using the sand blast method, so that it is more advantageous in cost than using photoetching.

また、凹凸に加工する領域を画素容量領域のみとすることにより、反射層(11)の乱反射によって再発光された光が画素容量により微変調されて射出されるとともに、画素容量領域外で反射された光は別の方向へ射出されて視認されなくなる。即ち、画素容量領域外では反射層(11)はブラックマトリクスとして機能するので、コントラスト比が向上する。   Further, by making the region to be processed into irregularities only the pixel capacitance region, the light re-emitted by the irregular reflection of the reflective layer (11) is emitted after being finely modulated by the pixel capacitance and reflected outside the pixel capacitance region. The emitted light is emitted in a different direction and is not visible. That is, since the reflective layer (11) functions as a black matrix outside the pixel capacitance region, the contrast ratio is improved.

また、反射層(11)を画素容量の外部に配置する場合、TFTとして、ゲート電極(16)を上層に配した正スタガー型を採用することにより、ゲート絶縁層(15)が画素電極(13P)よりも上にくるため、反射層(11)と画素電極(13P)の離間距離は層間絶縁層(12)の膜厚分のみとされて離れ過ぎない。このため、画素容量層で構成される表示画像と、反射層(11)上に写った表示画像の影との間に生じる視差、即ち、パララックスが抑えられる。また、ゲート電極を下層に配した逆スタガー型において、パララックスを無くそうとすると、ゲート絶縁層(15)の膜厚分、層間絶縁層(12)を薄くして反射層(11)と画素電極(13P)の離間距離を小さくしなければならず、ゲート電極線と反射層間でできる寄生容量が大きくなり、ゲート電極信号に歪みが生じ、コントラスト比の低下などの問題を招く。   Further, when the reflective layer (11) is disposed outside the pixel capacitor, a positive stagger type in which the gate electrode (16) is disposed on the upper layer is employed as the TFT, so that the gate insulating layer (15) becomes the pixel electrode (13P). ), The distance between the reflective layer (11) and the pixel electrode (13P) is only the film thickness of the interlayer insulating layer (12) and is not too far away. For this reason, the parallax which arises between the display image comprised by a pixel capacity | capacitance layer, and the shadow of the display image reflected on the reflection layer (11), ie, parallax, is suppressed. Further, in the inverted stagger type in which the gate electrode is arranged in the lower layer, if the parallax is to be eliminated, the interlayer insulating layer (12) is made thin by the thickness of the gate insulating layer (15), and the reflective layer (11) and the pixel are formed. The separation distance between the electrodes (13P) must be reduced, the parasitic capacitance generated between the gate electrode line and the reflective layer is increased, the gate electrode signal is distorted, and the contrast ratio is lowered.

また、TFTは反射層(11)及び層間絶縁層(12)よりも上層に形成されるため、a−Si(16)の半導体層が成膜や熱処理などの高温にさらされることが少なくなり、TFTの特性劣化などが防がれ、信頼性や歩留まりが向上した。   In addition, since the TFT is formed above the reflective layer (11) and the interlayer insulating layer (12), the a-Si (16) semiconductor layer is less exposed to high temperatures such as film formation and heat treatment, TFT characteristics were prevented from deteriorating and reliability and yield were improved.

更に、画素電極(13P)は、層間絶縁層(12)の滑らかで平坦な表面を下地として形成されるので、画素電極(13P)も滑らかで平坦になり、配線抵抗の上昇が防がれた。また、配向膜(17)は、ポリイミド樹脂の印刷などにより形成されるので、一般的に、スパッタ膜やCVD膜に比べてステップカヴァレッジが悪いが、本発明では、滑らかで平坦な画素電極(13P)を下地として形成されるので、配向膜(17)との密着性や被覆性が良く、信頼性が向上した。   Further, since the pixel electrode (13P) is formed using the smooth and flat surface of the interlayer insulating layer (12) as a base, the pixel electrode (13P) is also smooth and flat, thereby preventing an increase in wiring resistance. . In addition, since the alignment film (17) is formed by printing polyimide resin or the like, generally, the step coverage is worse than that of a sputtered film or a CVD film, but in the present invention, a smooth and flat pixel electrode ( 13P) is used as a base, and thus the adhesion and covering properties with the alignment film (17) are good, and the reliability is improved.

また、この構造により、TFT基板の製造に要されるマクス枚数は、基板(10)のサンドブラスト時のレジストのパターニング、ソース・ドレイン電極配線となるITOのパターニング、及び、TFTとなるゲート電極配線(16)のパターニングの、最低3枚であり、製造コストが低い。   Also, with this structure, the maximum number of TFT substrates required for manufacturing the TFT substrate is such that resist patterning during sandblasting of the substrate (10), ITO patterning for source / drain electrode wiring, and gate electrode wiring for TFT ( 16) The patterning is a minimum of three, and the manufacturing cost is low.

本発明の実施例に係る液晶表示装置の断面図である。It is sectional drawing of the liquid crystal display device based on the Example of this invention. 従来の液晶表示装置の断面図である。It is sectional drawing of the conventional liquid crystal display device.

符号の説明Explanation of symbols

10,20 絶縁基板
11 反射層
12 層間絶縁層
13 ソース・ドレイン電極配線
14 a−Si
15 ゲート絶縁層
16 ゲート電極配線
17,23 配向膜
10, 20 Insulating substrate 11 Reflective layer 12 Interlayer insulating layer 13 Source / drain electrode wiring 14 a-Si
15 Gate insulating layer 16 Gate electrode wiring 17, 23 Alignment film

Claims (2)

一対の基板間に液晶を密封したアクティブマトリクス型液晶表示装置であって、
一方の基板は、TFT、透明電極及び反射層を有し、
前記透明電極は、平坦化されたプラズマCVDによる層間絶縁膜の上に、平坦に形成されており、
前記反射層は、Al−Nd合金からなり、前記層間絶縁膜の下方で、かつ、前記一方の基板の上に形成され、その表面は、前記透明電極に対応する領域のみが微細な凹凸状に加工されており、
他方の基板の上方から入射された光は前記透明電極を通過し、前記反射層で反射され、前記他方の基板の上方に出射されることを特徴とするアクティブマトリクス型液晶表示装置。
An active matrix liquid crystal display device in which liquid crystal is sealed between a pair of substrates,
One substrate has a TFT, a transparent electrode and a reflective layer,
The transparent electrode is formed flat on the flattened interlayer insulating film by plasma CVD,
The reflective layer is made of an Al—Nd alloy , and is formed below the interlayer insulating film and on the one substrate, and the surface thereof has a fine uneven shape only in a region corresponding to the transparent electrode. Has been processed,
An active matrix liquid crystal display device, wherein light incident from above the other substrate passes through the transparent electrode, is reflected by the reflective layer, and is emitted above the other substrate .
前記Al−Nd合金はAlに1〜2atm%のNdを含有させたことを特徴とする請求項1に記載のアクティブマトリクス型液晶表示装置。 2. The active matrix liquid crystal display device according to claim 1, wherein the Al—Nd alloy contains Al at 1 to 2 atm% Nd.
JP2003276683A 2003-07-18 2003-07-18 Display device Expired - Fee Related JP3920822B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003276683A JP3920822B2 (en) 2003-07-18 2003-07-18 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003276683A JP3920822B2 (en) 2003-07-18 2003-07-18 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP30655494A Division JP3469663B2 (en) 1994-12-09 1994-12-09 Liquid crystal display

Publications (2)

Publication Number Publication Date
JP2004094228A JP2004094228A (en) 2004-03-25
JP3920822B2 true JP3920822B2 (en) 2007-05-30

Family

ID=32064491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003276683A Expired - Fee Related JP3920822B2 (en) 2003-07-18 2003-07-18 Display device

Country Status (1)

Country Link
JP (1) JP3920822B2 (en)

Also Published As

Publication number Publication date
JP2004094228A (en) 2004-03-25

Similar Documents

Publication Publication Date Title
US11296160B2 (en) Display substrate, display apparatus, and method of fabricating the display substrate
US7704766B2 (en) Transflective liquid crystal display device and method of fabricating the same
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
US8305528B2 (en) Liquid crystal display and manufacturing method thereof
US8729612B2 (en) Active matrix substrate and method for manufacturing the same
KR20040053636A (en) thin film transistor array panel and liquid crystal display including the panel
US8958041B2 (en) Display apparatus with data line and common line formed in a same layer
US20200348784A1 (en) Touch display substrate, method of manufacturing the same and display device
JP3469663B2 (en) Liquid crystal display
WO2013135073A1 (en) Transflective liquid crystal display array substrate, manufacturing method therefor, and display device
JP4170110B2 (en) Liquid crystal display device and manufacturing method thereof
KR20020054852A (en) Liquid crystal display device and method for manufacturing the same
US20070188682A1 (en) Method for manufacturing a display device
US20080143908A1 (en) Thin film transistor substrate and method of fabricating the same
CN111415963B (en) Display panel and preparation method thereof
US20040141127A1 (en) Liquid crystal display
JP5109424B2 (en) Reflective display device
JP3920822B2 (en) Display device
KR100919634B1 (en) Method for fabricating a Transflective liquid crystal display device and the same
KR101208972B1 (en) In plane switching mode liquid crystal display device and method of fabricating thereof
US20060238689A1 (en) Array substrate and method of manufacturing the same
JP2002250913A (en) Liquid crystal display device and method for manufacturing the same
KR20070107206A (en) Color filter substrate and liauid crystal display pannel having the same
US20090209054A1 (en) Method for manufacturing a liquid crystal display
KR100840253B1 (en) Liquid crystal display apparatus and method for manufacturing thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040830

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040917

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20041022

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070215

LAPS Cancellation because of no payment of annual fees