JPH08139088A - Flattening of insulating film - Google Patents

Flattening of insulating film

Info

Publication number
JPH08139088A
JPH08139088A JP27470694A JP27470694A JPH08139088A JP H08139088 A JPH08139088 A JP H08139088A JP 27470694 A JP27470694 A JP 27470694A JP 27470694 A JP27470694 A JP 27470694A JP H08139088 A JPH08139088 A JP H08139088A
Authority
JP
Japan
Prior art keywords
insulating film
pattern
polishing
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27470694A
Other languages
Japanese (ja)
Inventor
Naoki Nagashima
直樹 長島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP27470694A priority Critical patent/JPH08139088A/en
Publication of JPH08139088A publication Critical patent/JPH08139088A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PURPOSE: To reduce the polishing area of an insulating film covering a pattern of a large shape by changing the form of the pattern to reduce the amount of polishing of the film, to contrive a shortening of the polishing time for the film as well as to ensure the margin of the polishing time to contrive to improve the flatness of the insulating film. CONSTITUTION: When a large-sized pattern 13 is provided on a substrate 11, grooves 14 are formed in the pattern 13 and steps, which correspond to the grooves 14, are formed in an insulating film 15 covering this pattern 13. In that state, the film 15 is polished to flatten. Moreover, a method of forming the grooves in the pattern can be applied in such a way even in a flattening method using a polishing stopper.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造工程
における配線を覆う絶縁膜(例えば層間膜)の平坦化に
用いられる絶縁膜の平坦化方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of flattening an insulating film used for flattening an insulating film (interlayer film, for example) covering wiring in a manufacturing process of a semiconductor device.

【0002】[0002]

【従来の技術】集積回路の層間膜を平坦化する技術とし
て酸化シリコン(SiO2 )からなる層間膜を研磨する
方法がある。また上記方法よりも研磨面の平坦度を高め
る技術として、酸化シリコンからなる第1絶縁膜、ホウ
素リンシリケートガラス(BPSG)からなる第2絶縁
膜、酸化シリコンからなる第3絶縁膜を積層し、段差上
部に形成した第1絶縁膜と段差底部に形成した第3絶縁
膜とを研磨ストッパにして、第2絶縁膜を研磨する方法
が提案されている。この技術は、酸化シリコンとBPS
Gとの研磨レートの選択比を利用することによって、研
磨レートの面内ばらつきによるグローバル平坦度の悪化
を抑制するという方法である。またこの方法では、パタ
ーンサイズに依存せずにグローバル平坦度を確保するこ
とができる利点がある。
2. Description of the Related Art As a technique for flattening an interlayer film of an integrated circuit, there is a method of polishing an interlayer film made of silicon oxide (SiO 2 ). As a technique for improving the flatness of the polished surface more than the above method, a first insulating film made of silicon oxide, a second insulating film made of boron phosphosilicate glass (BPSG), and a third insulating film made of silicon oxide are laminated, A method of polishing the second insulating film by using the first insulating film formed on the upper part of the step and the third insulating film formed on the bottom of the step as a polishing stopper has been proposed. This technology uses silicon oxide and BPS
By utilizing the selection ratio of the polishing rate with G, the deterioration of the global flatness due to the in-plane variation of the polishing rate is suppressed. Further, this method has an advantage that the global flatness can be secured without depending on the pattern size.

【0003】[0003]

【発明が解決しようとする課題】上記研磨ストッパを用
いて平坦化を行う研磨方法では、パターン上面の層間膜
の研磨速度はパターンのサイズが大きくなるほど遅くな
る傾向がある。このため、大きいサイズ(例えば30μ
m角程度)のパターンが存在する場合には、平坦化に必
要とされる研磨時間が増大し、研磨工程のコストが高く
なる。また、研磨時間の増大によってパターン段差の底
部における第1絶縁膜の研磨量が増大する。そのため、
段差底部における第1絶縁膜が完全に研磨されると第1
絶縁膜よりも研磨されやすい第2絶縁膜が研磨されて凹
部が形成されるので、研磨面の平坦度が悪化する。この
ため、大きなサイズのパターンが存在する場合には、第
1絶縁膜が完全に研磨されるまでの研磨時間マージンが
減少する。一方、大きなサイズのパターンの存在による
研磨時間の増大を研磨レートを高めることによって補っ
た場合には、研磨レートの上昇にともなって研磨時間の
マージンも縮小し、かつ研磨レートの面内ばらつきが増
加して研磨面の平坦度の悪化を招くことになる。
In the polishing method of flattening using the above-mentioned polishing stopper, the polishing rate of the interlayer film on the upper surface of the pattern tends to decrease as the size of the pattern increases. Therefore, large size (for example, 30μ
When there is a pattern of about m squares, the polishing time required for flattening increases and the cost of the polishing process increases. Further, the polishing time increases, so that the polishing amount of the first insulating film on the bottom of the pattern step increases. for that reason,
When the first insulating film on the bottom of the step is completely polished, the first
Since the second insulating film, which is more easily polished than the insulating film, is polished to form the recesses, the flatness of the polished surface deteriorates. Therefore, when a large-sized pattern is present, the polishing time margin until the first insulating film is completely polished is reduced. On the other hand, when the increase in the polishing time due to the existence of a large size pattern is compensated by increasing the polishing rate, the margin of the polishing time is reduced and the in-plane variation of the polishing rate is increased with the increase of the polishing rate. As a result, the flatness of the polished surface is deteriorated.

【0004】本発明は、大きなパターンサイズを有する
配線部分のパターンサイズを実効的に縮小して、研磨時
間を短縮するのに優れた絶縁膜の平坦化方法を提供する
ことを目的とする。
An object of the present invention is to provide a method of planarizing an insulating film which is effective in reducing the pattern size of a wiring portion having a large pattern size and shortening the polishing time.

【0005】[0005]

【課題を解決するための手段】本発明は、上記目的を達
成するためになされた絶縁膜の平坦化方法である。すな
わち、第1の方法では、まず基板上にパターンを設ける
際にそのパターンに溝を形成する。そして上記パターン
による段差を埋めるとともにこのパターンを覆う状態に
して基板上に絶縁膜を形成する。その後上記絶縁膜の表
面を研磨することによって基板表面を平坦化する。
The present invention is a method of planarizing an insulating film, which has been made to achieve the above object. That is, in the first method, when a pattern is first provided on the substrate, a groove is formed in the pattern. Then, an insulating film is formed on the substrate so as to fill the step due to the pattern and cover the pattern. Then, the surface of the substrate is flattened by polishing the surface of the insulating film.

【0006】第2の方法は、上記絶縁膜の平坦化方法に
おいて研磨ストッパとなる第1絶縁膜を形成する方法で
ある。まず第1工程で、溝を形成したパターンを基板上
に設けた後、基板上に上記パターンを覆う第1絶縁膜を
形成する。次いで第2工程で、第1絶縁膜の表面にこの
第1絶縁膜による段差を埋める状態にして第1絶縁膜よ
りも研磨速度が速い第2絶縁膜を形成する。その後第3
工程で、パターン上の第1絶縁膜の表面が露出するまで
第2絶縁膜を研磨する。
A second method is a method of forming a first insulating film which serves as a polishing stopper in the above-described insulating film flattening method. First, in a first step, a pattern having grooves is provided on a substrate, and then a first insulating film that covers the pattern is formed on the substrate. Next, in a second step, a second insulating film having a polishing rate faster than that of the first insulating film is formed on the surface of the first insulating film so as to fill the step due to the first insulating film. Then the third
In the step, the second insulating film is polished until the surface of the first insulating film on the pattern is exposed.

【0007】また第3の方法は、上記絶縁膜の平坦化方
法において研磨ストッパとなる第1絶縁膜と第3絶縁膜
とを形成する方法である。まず第1工程で、基板上に溝
を形成したパターンを設けた後、基板上にそのパターン
を覆う第1絶縁膜を形成する。次いで第2工程で、第1
絶縁膜の表面に、パターン上部に設けた第1絶縁膜の表
面よりも第1絶縁膜の段差底部に設ける第2絶縁膜の表
面が低くなる状態に第1絶縁膜よりも研磨速度が速い第
2絶縁膜を形成する。続いて第3工程で、第2絶縁膜の
表面に、パターン上部に設けた第1絶縁膜の表面と第2
絶縁膜の段差底部に設ける第3絶縁膜の表面とがほぼ同
等の高さになる状態に、少なくともこの第2絶縁膜より
も研磨速度が遅い第3絶縁膜を形成する。その後第4工
程で、パターン上部に設けた第1絶縁膜の表面が露出す
るまで第3,第2絶縁膜を研磨する。
A third method is a method of forming a first insulating film and a third insulating film which serve as polishing stoppers in the above-described insulating film flattening method. First, in a first step, a pattern having a groove is formed on a substrate, and then a first insulating film covering the pattern is formed on the substrate. Then in the second step, the first
The polishing speed is higher than that of the first insulating film in a state in which the surface of the second insulating film provided on the step bottom of the first insulating film is lower than the surface of the first insulating film provided on the pattern on the surface of the insulating film. 2 Form an insulating film. Subsequently, in a third step, the surface of the second insulating film and the surface of the first insulating film provided on the pattern and the second insulating film are formed.
A third insulating film having a polishing rate slower than that of the second insulating film is formed so that the surface of the third insulating film provided at the bottom of the step of the insulating film has almost the same height. Then, in a fourth step, the third and second insulating films are polished until the surface of the first insulating film provided on the pattern is exposed.

【0008】[0008]

【作用】上記各絶縁膜の平坦化方法では、基板上にパタ
ーンを設ける際にそのパターンに溝を形成することか
ら、大きなサイズのパターンも実効的に小さなサイズの
パターンになるので、それを覆う絶縁膜にはパターンに
形成した溝に対応する段差が形成される。そのため、絶
縁膜を研磨した際に、横方向の研磨力が絶縁膜の段差部
にかかることと溝によって絶縁膜の研磨面積が少なくな
ることによって絶縁膜の研磨速度が速くなる。
In the method of flattening each insulating film described above, since a groove is formed in a pattern when the pattern is provided on the substrate, a large-sized pattern is effectively a small-sized pattern. A step corresponding to the groove formed in the pattern is formed in the insulating film. Therefore, when the insulating film is polished, the polishing force in the lateral direction is applied to the stepped portion of the insulating film and the groove reduces the polishing area of the insulating film, thereby increasing the polishing rate of the insulating film.

【0009】上記研磨速度が速くなる作用に加えて第2
の方法では、第1絶縁膜を形成してから、その表面に第
1絶縁膜よりも研磨速度が速い第2絶縁膜を形成した
後、平坦化のための研磨を行う。このため、パターン上
部に形成されている第1絶縁膜が研磨ストッパーにな
る。このように、第2絶縁膜の研磨は第1絶縁膜によっ
て制御されるので、局所的に凹凸を発生することがなく
なる。
In addition to the effect of increasing the polishing rate, the second
In this method, after the first insulating film is formed, a second insulating film having a higher polishing rate than the first insulating film is formed on the surface of the first insulating film, and then polishing for planarization is performed. Therefore, the first insulating film formed on the pattern serves as a polishing stopper. In this way, since the polishing of the second insulating film is controlled by the first insulating film, unevenness is not locally generated.

【0010】上記研磨速度が速くなる作用に加えて第3
の方法では、基板面方向(横方向と記す)の研磨力によ
って、初めにパターン段差上における第3絶縁膜が研磨
され、さらに横方向の研磨力によってパターン上の第
3,第2絶縁膜が研磨される。このとき、パターン上部
に形成する第1絶縁膜の表面とパターンの側方に形成す
る第3絶縁膜の表面とがほぼ同等の高さに形成されてい
ることから、パターン上の第1絶縁膜とパターン側方の
第3絶縁膜とが研磨ストッパーになって研磨が進行する
ので、基板面内が均一に研磨されて平坦化される。ま
た、パターン上の第2絶縁膜が研磨によって除去され
て、さらにパターンの側方の第3絶縁膜が研磨によって
除去されるまでには十分な時間が有るので、研磨時間マ
ージンが長くなる。
In addition to the effect of increasing the polishing rate, the third
In the method, the third insulating film on the pattern step is first polished by the polishing force in the substrate surface direction (referred to as a horizontal direction), and the third and second insulating films on the pattern are further polished by the horizontal polishing force. To be polished. At this time, since the surface of the first insulating film formed on the pattern and the surface of the third insulating film formed on the side of the pattern are formed at substantially the same height, the first insulating film on the pattern is formed. Since the third insulating film on the side of the pattern serves as a polishing stopper to perform polishing, the surface of the substrate is uniformly polished and flattened. Further, since there is sufficient time until the second insulating film on the pattern is removed by polishing and the third insulating film on the side of the pattern is removed by polishing, the polishing time margin becomes long.

【0011】[0011]

【実施例】本発明の実施例を図1の平坦化工程図によっ
て説明する。本図では、(1),(2),(4)および
(5)は断面図で示し、(3)は概略平面図で示す。な
お紙面の都合上、この平面図は上記各断面図と同一縮尺
にはなっていない。
EXAMPLE An example of the present invention will be described with reference to the planarization process diagram of FIG. In this figure, (1), (2), (4) and (5) are shown in sectional views, and (3) is shown in a schematic plan view. Due to space limitations, this plan view is not drawn to the same scale as the above sectional views.

【0012】図1の(1)に示すように、例えばスパッ
タリングによって基板11上にパターン形成膜12を成
膜する。このパターン形成膜12は、例えば500nm
の膜厚のアルミニウム系金属膜からなる。ここではスパ
ッタリングを用いたが、それ以外の成膜技術として、例
えばCVD法または蒸着法によってパターン形成膜12
を成膜することも可能である。また複数層からなるパタ
ーン形成膜12(例えば密着層、バリアメタル層、アル
ミニウム系金属層、密着層、反射防止層等)を成膜する
場合には、上記成膜方法のうちの一つまたは複数を用い
て行う。
As shown in FIG. 1A, the pattern forming film 12 is formed on the substrate 11 by sputtering, for example. The pattern forming film 12 has a thickness of, for example, 500 nm.
The aluminum-based metal film having a thickness of Although sputtering is used here, the pattern forming film 12 is formed by another film forming technique such as a CVD method or a vapor deposition method.
It is also possible to form a film. When the pattern forming film 12 including a plurality of layers (for example, an adhesion layer, a barrier metal layer, an aluminum-based metal layer, an adhesion layer, an antireflection layer, etc.) is formed, one or more of the above film forming methods are used. Using.

【0013】次いで図1の(2)に示すように、リソグ
ラフィー技術とエッチングとによって、上記パターン形
成膜(12)をパターニングしてパターン13を形成す
る。このパターン13は例えば120μm×120μm
程度の大きさを有している。またこのパターン13を形
成する際には溝14が形成される。この溝14は、例え
ば基板11に達するように形成される。しかも図3の
(3)に示すように、例えば、溝14の幅wp =5μm
以上でパターン13の幅wp =50μm以下になるよう
に複数本設けられている。上記場合には、各溝14は幅
wg =5μm,長さlg =80μmに形成されている。
またパターン13の幅wp =20μmになる状態に配置
されている。そして溝14を設計する際には、電流の流
れる方向に溝14の長さ方向をそろえて配置することが
望ましい。なお、溝14の幅方向のパターン13の幅w
p と溝14の長さ方向のパターン13の幅wp とは必ず
しも同一の幅にする必要はない。
Then, as shown in FIG. 1B, the pattern forming film 12 is patterned by a lithography technique and etching to form a pattern 13. This pattern 13 is, for example, 120 μm × 120 μm
It has a size of the order. Further, when the pattern 13 is formed, the groove 14 is formed. The groove 14 is formed so as to reach the substrate 11, for example. Moreover, as shown in FIG. 3C, for example, the width wp of the groove 14 is 5 μm.
As described above, a plurality of patterns 13 are provided so that the width wp is 50 μm or less. In the above case, each groove 14 is formed with a width wg = 5 .mu.m and a length lg = 80 .mu.m.
The pattern 13 is arranged so that the width wp of the pattern 13 becomes 20 μm. When designing the groove 14, it is desirable to arrange the groove 14 so that the length direction of the groove 14 is aligned with the direction of current flow. The width w of the pattern 13 in the width direction of the groove 14
p and the width wp of the pattern 13 in the length direction of the groove 14 do not necessarily have to be the same width.

【0014】続いて図1の(4)に示すように、CVD
法によって、上記パターン13を覆う状態にして上記基
板11上に絶縁膜15を形成する。この絶縁膜15は、
例えば膜厚が700nmの酸化シリコンからなる。その
後、上記絶縁膜15の表面側を研磨することによって、
図1の(5)に示すように、絶縁膜15の表面を平坦化
する。上記研磨は、例えばケミカルメカニカルポリシン
グ(CMP)によって行う。
Then, as shown in (4) of FIG.
By the method, the insulating film 15 is formed on the substrate 11 so as to cover the pattern 13. This insulating film 15 is
For example, it is made of silicon oxide having a film thickness of 700 nm. After that, by polishing the surface side of the insulating film 15,
As shown in (5) of FIG. 1, the surface of the insulating film 15 is flattened. The polishing is performed by chemical mechanical polishing (CMP), for example.

【0015】上記第1実施例の絶縁膜の平坦化方法で
は、図2の研磨工程断面図に示すように研磨が進行す
る。図2の(1)に示すように、研磨を始めた段階で
は、絶縁膜15の段差部15A(破線で示す部分)に研
磨布(図示省略)が接触して、基板11面とほぼ平行方
向(以下横方向と記す)に大きな研磨力が作用するた
め、その部分が主に研磨される。そして研磨が進行して
いくと、図2の(2)に示すように、パターン13上の
絶縁膜15が山形状に形成される。さらに研磨を進めて
いくと、図2の(3)に示すように、上記絶縁膜15の
山状の部分(2点鎖線で示す部分)が横方向の研磨力を
優先的に受けるために研磨されて、絶縁膜15の表面は
ほぼ平坦な面に形成される。
In the method of flattening the insulating film of the first embodiment, polishing proceeds as shown in the sectional view of the polishing step in FIG. As shown in (1) of FIG. 2, at the stage when polishing is started, a polishing cloth (not shown) comes into contact with the step portion 15A (portion indicated by a broken line) of the insulating film 15 so that a direction substantially parallel to the surface of the substrate 11 is reached. Since a large polishing force acts (hereinafter referred to as the lateral direction), that portion is mainly polished. Then, as the polishing progresses, the insulating film 15 on the pattern 13 is formed into a mountain shape as shown in (2) of FIG. As the polishing is further advanced, as shown in FIG. 2C, the mountain-shaped portion of the insulating film 15 (the portion indicated by a chain double-dashed line) preferentially receives the polishing force in the lateral direction. As a result, the surface of the insulating film 15 is formed into a substantially flat surface.

【0016】上記第1実施例の平坦化方法では、パター
ン13に溝14を形成したことによって、パターン13
には段差が多く形成される。そのため、このパターン1
3を覆う状態に形成した絶縁膜15にもパターン13の
段差に対応した段差が形成されるので、研磨時には各段
差に横方向の研磨力が作用する。それとともに幅広の平
坦部分が少なくなるとともに研磨面積が減少する。その
ため、絶縁膜15は研磨されやすくなるので、絶縁膜1
5の研磨時間が短縮される。
In the flattening method of the first embodiment, the pattern 14 is formed by forming the groove 14 in the pattern 13.
A lot of steps are formed in the. Therefore, this pattern 1
Since a step corresponding to the step of the pattern 13 is also formed on the insulating film 15 formed so as to cover the step 3, a lateral polishing force acts on each step during polishing. At the same time, the wide flat portion is reduced and the polishing area is reduced. Therefore, the insulating film 15 is easily polished, so that the insulating film 1
The polishing time of 5 is shortened.

【0017】次に絶縁膜の平坦化方法の第2実施例を、
図3の平坦化工程断面図によって説明する。この方法は
上記第1実施例よりも研磨時間を短縮するとともに研磨
面の平坦度を高めた方法である。なお、上記図1で説明
したのと同様の構成部品には同一の符号を付して説明す
る。
Next, a second embodiment of the method of flattening the insulating film will be described.
This will be described with reference to the flattening step sectional view of FIG. This method is a method in which the polishing time is shortened and the flatness of the polished surface is increased more than in the first embodiment. The same components as those described in FIG. 1 will be designated by the same reference numerals.

【0018】上記図1の(1),(2)で説明したと同
様にして、基板11上にパターン形成膜12を成膜した
後、リソグラフィー技術とエッチングとによって上記パ
ターン形成膜(12)をパターニングして、図3の
(1)に示すように、基板11上にパターン13を形成
する。このパターン13の外形寸法は例えば120μm
×120μm程度の大きさを有している。またこのパタ
ーン13を形成する際には溝14が形成される。この溝
14は、上記図1の(3)で説明したと同様に形成され
ている。
In the same manner as described in (1) and (2) of FIG. 1 above, after the pattern forming film 12 is formed on the substrate 11, the pattern forming film (12) is formed by lithography and etching. By patterning, a pattern 13 is formed on the substrate 11 as shown in FIG. The outer dimensions of this pattern 13 are, for example, 120 μm.
It has a size of about × 120 μm. Further, when the pattern 13 is formed, the groove 14 is formed. The groove 14 is formed in the same manner as described in (3) of FIG.

【0019】続いて図3の(2)に示す第1工程を行
う。この工程では、CVD法によって、上記パターン1
3を覆う状態にして上記基板11上に第1絶縁膜21を
成膜する。この第1絶縁膜21は、例えば、テトラエト
キシシラン(TEOS)を用いたプラズマCVD法によ
って堆積され、200nmの膜厚の酸化シリコンで形成
される。このときの成膜条件は、例えば、原料ガスに流
量が1.5sccmの水素と流量が6sccmの酸素と
を用い、成膜温度を850℃に設定する。続いて450
℃の窒素雰囲気中で30分間のアニーリングを行う。
Subsequently, the first step shown in FIG. 3B is performed. In this step, the pattern 1 is formed by the CVD method.
The first insulating film 21 is formed on the substrate 11 so as to cover the substrate 3. The first insulating film 21 is deposited by, for example, a plasma CVD method using tetraethoxysilane (TEOS), and is formed of silicon oxide having a film thickness of 200 nm. As the film forming conditions at this time, for example, hydrogen having a flow rate of 1.5 sccm and oxygen having a flow rate of 6 sccm are used as the source gas, and the film forming temperature is set to 850 ° C. Then 450
Anneal for 30 minutes in a nitrogen atmosphere at ° C.

【0020】それから例えばCVD法によって、上記第
1絶縁膜21の表面にこの第1絶縁膜21の段差を埋め
る状態にしてこの第1絶縁膜21よりも研磨速度が速い
第2絶縁膜22を形成する。この第2絶縁膜22は、例
えば、低圧CVD法によって堆積されるBPSG膜から
なる。このBPSG膜は、例えば、ホウ素(B)の質量
濃度が4%、リン(P)の質量濃度が7%であって、そ
の膜厚は500nmに成膜される。このときの成膜条件
は、例えば、原料ガスにモノシラン(SiH4)とホス
フィン(PH3 )とジボラン(B2 6 )とを用い、成
膜温度を410℃、反応雰囲気の圧力を常圧に設定す
る。
Then, the second insulating film 22 having a polishing rate faster than that of the first insulating film 21 is formed on the surface of the first insulating film 21 by the CVD method so as to fill the step of the first insulating film 21. To do. The second insulating film 22 is made of, for example, a BPSG film deposited by the low pressure CVD method. The BPSG film has a mass concentration of boron (B) of 4% and a mass concentration of phosphorus (P) of 7%, for example, and has a film thickness of 500 nm. The film forming conditions at this time are, for example, using monosilane (SiH 4 ), phosphine (PH 3 ), and diborane (B 2 H 6 ) as source gases, the film forming temperature is 410 ° C., and the pressure of the reaction atmosphere is atmospheric pressure. Set to.

【0021】その後第3工程を行う。この工程では、上
記第2絶縁膜22の表面側を研磨することによって、図
3の(3)に示すように第2絶縁膜22の表面を平坦化
する。この研磨は、例えばケミカルメカニカルポリシン
グ(CMP)によって、パターン13上の第1絶縁膜2
1が露出するまで行う。上記研磨条件としては、例え
ば、研磨布にはベロアタイプ〔硬度(Asker−C)
が例えば82〜85程度〕を用い、研磨液にはヒューム
ドシリカと純水とを1:2に混合したものを用いる。ま
た、研磨液の供給量を30cm3 /分、研磨圧を130
g/cm2 、定盤速度を38rpmに設定して研磨を行
う。
After that, the third step is performed. In this step, the surface of the second insulating film 22 is polished to planarize the surface of the second insulating film 22 as shown in (3) of FIG. This polishing is performed by chemical mechanical polishing (CMP), for example, to form the first insulating film 2 on the pattern 13.
Repeat until 1 is exposed. The polishing conditions include, for example, a velor type [hardness (Asker-C)
Is, for example, about 82 to 85], and the polishing liquid is a mixture of fumed silica and pure water at a ratio of 1: 2. The polishing liquid supply rate is 30 cm 3 / min, and the polishing pressure is 130 cm 3.
Polishing is performed by setting g / cm 2 and the platen speed to 38 rpm.

【0022】上記の如くにして、基板11の表面上に、
第1絶縁膜21と第2絶縁膜22とからなる平坦化膜2
3を形成する。
As described above, on the surface of the substrate 11,
Planarizing film 2 including first insulating film 21 and second insulating film 22
3 is formed.

【0023】上記第2実施例の絶縁膜の平坦化方法の研
磨状態を、図4の研磨工程断面図によって説明する。図
4の(1)に示すように、研磨を始めた段階では、第2
絶縁膜22の段差部22A(破線で示す部分)に研磨布
(図示省略)が接触するので、基板11面とほぼ平行方
向(以下横方向と記す)に大きな研磨力が作用する。そ
のため、段差部22Aの部分が主に研磨される。そして
研磨が進行していくと、図4の(2)に示すように、上
記パターン13上の第2絶縁膜22が山状に形成され
る。
The polishing state of the insulating film flattening method of the second embodiment will be described with reference to the cross-sectional view of the polishing process of FIG. As shown in (1) of FIG. 4, when the polishing is started, the second
Since the polishing cloth (not shown) comes into contact with the step portion 22A (the portion shown by the broken line) of the insulating film 22, a large polishing force acts in a direction substantially parallel to the surface of the substrate 11 (hereinafter referred to as a lateral direction). Therefore, the step portion 22A is mainly polished. Then, as the polishing progresses, as shown in FIG. 4B, the second insulating film 22 on the pattern 13 is formed in a mountain shape.

【0024】さらに研磨を進行していくと、図4の
(3)に示すように、上記第2絶縁膜22の山状の部分
(2点鎖線で示す部分)22Bが横方向の研磨力を優先
的に受けるので、その部分が研磨される。やがてパター
ン13上の第1絶縁膜21の上面が露出する。そのと
き、露出した第1絶縁膜21が研磨ストッパになって、
パターン13の側方上の上記第2絶縁膜22が過剰に研
磨されるのを防止する。その結果、第2絶縁膜22と第
1絶縁膜21との研磨面がほぼ同一平面に形成され、平
坦化がなされる。
As the polishing is further advanced, as shown in (3) of FIG. 4, the mountain-shaped portion (the portion indicated by the chain double-dashed line) 22B of the second insulating film 22 has a lateral polishing force. Since it is preferentially received, that part is polished. Eventually, the upper surface of the first insulating film 21 on the pattern 13 is exposed. At that time, the exposed first insulating film 21 serves as a polishing stopper,
The second insulating film 22 on the side of the pattern 13 is prevented from being excessively polished. As a result, the polished surfaces of the second insulating film 22 and the first insulating film 21 are formed in substantially the same plane, and flattened.

【0025】上記研磨では、酸化シリコンからなる第1
絶縁膜21の研磨速度は12nm/分であって、BPS
Gからなる第2絶縁膜22の研磨速度は100nm/分
である。したがって、第2絶縁膜22の研磨速度は第1
絶縁膜21の研磨速度の8倍程度になるので、研磨速度
に選択比を生じる。このため、パターン13上における
第2絶縁膜22の研磨が進行して、凸部になっているパ
ターン13上の第1絶縁膜21が露出すると、その露出
した部分の研磨速度は遅くなる。このように、研磨面内
における研磨速度が不均一になっても、第1絶縁膜21
と第2絶縁膜22とでは第2絶縁膜22の方が研磨され
やすいので、先に露出した第1絶縁膜21の部分では研
磨速度が抑えられる。
In the above polishing, the first layer made of silicon oxide is used.
The polishing rate of the insulating film 21 is 12 nm / min, and the BPS
The polishing rate of the second insulating film 22 made of G is 100 nm / min. Therefore, the polishing rate of the second insulating film 22 is the first
Since the polishing rate of the insulating film 21 is about 8 times, the polishing rate has a selectivity. For this reason, when the polishing of the second insulating film 22 on the pattern 13 progresses and the first insulating film 21 on the pattern 13 that is a convex portion is exposed, the polishing rate of the exposed portion becomes slow. Thus, even if the polishing rate in the polishing surface becomes uneven, the first insulating film 21
Since the second insulating film 22 is more easily polished between the second insulating film 22 and the second insulating film 22, the polishing rate is suppressed in the first exposed insulating film 21 portion.

【0026】そして、研磨速度の遅い第1絶縁膜21が
研磨ストッパーになって、パターン13上の第1絶縁膜
21が全て露出するまで第2絶縁膜22は研磨される。
このようにして、パターン13上の全ての第1絶縁膜2
1が露出したときに研磨を終了する。このように、第1
絶縁膜21によって溝14に埋め込まれた第2絶縁膜2
2の研磨が進行しにくくなるので、第1実施例の平坦化
方法よりも平坦度の向上が図れる。
Then, the first insulating film 21 having a slow polishing rate serves as a polishing stopper, and the second insulating film 22 is polished until the first insulating film 21 on the pattern 13 is completely exposed.
In this way, all the first insulating films 2 on the pattern 13 are
Polishing is completed when 1 is exposed. Thus, the first
The second insulating film 2 embedded in the groove 14 by the insulating film 21
Since the polishing of No. 2 is difficult to proceed, the flatness can be improved as compared with the flattening method of the first embodiment.

【0027】上記第2実施例の平坦化方法では、パター
ン13に溝14を形成したことによって、パターン13
には段差が多く形成される。そのため、このパターン1
3を覆う状態に形成した第2絶縁膜22にもパターン1
3の段差に対応して段差が形成されるので、第2絶縁膜
22の各段差に横方向の研磨力が作用する。それととも
に幅広の平坦部分が少なくなるとともに研磨面積が減少
するので研磨の進行を速める。その結果、研磨時間が短
縮される。
In the flattening method of the second embodiment, the pattern 14 is formed by forming the groove 14 in the pattern 13.
A lot of steps are formed in the. Therefore, this pattern 1
Pattern 2 is also formed on the second insulating film 22 formed to cover 3
Since a step is formed corresponding to the step of No. 3, a lateral polishing force acts on each step of the second insulating film 22. At the same time, the wide flat portion is reduced and the polishing area is reduced, so that the progress of polishing is accelerated. As a result, the polishing time is shortened.

【0028】次に絶縁膜の平坦化方法の第3実施例を図
5の平坦化工程断面図によって説明する。この方法は、
上記第2実施例よりもさらに研磨時間を短縮し平坦度を
高めた方法である。なお、上記図1,図2で説明したの
と同様の構成部品には同一の符号を付して説明する。
Next, a third embodiment of the insulating film flattening method will be described with reference to the flattening step sectional view of FIG. This method
This is a method in which the polishing time is further shortened and the flatness is increased more than in the second embodiment. The same components as those described with reference to FIGS. 1 and 2 will be designated by the same reference numerals.

【0029】上記図1の(1),(2)で説明したと同
様にして、基板11上にパターン形成膜12を成膜した
後、リソグラフィー技術とエッチングとによって上記パ
ターン形成膜(12)をパターニングして、図5の
(1)に示すように、パターン13を形成する。このパ
ターン13の外形寸法は例えば120μm×120μm
程度の大きさを有している。またこのパターン13を形
成する際には溝14が形成されている。この溝14は、
上記図1の(3)で説明したと同様の設計になってい
る。
In the same manner as described in (1) and (2) of FIG. 1 above, after the pattern forming film 12 is formed on the substrate 11, the pattern forming film (12) is formed by lithography and etching. Patterning is performed to form a pattern 13 as shown in (1) of FIG. The outer dimensions of this pattern 13 are, for example, 120 μm × 120 μm
It has a size of the order. Further, when forming the pattern 13, the groove 14 is formed. This groove 14
The design is similar to that described in (3) of FIG.

【0030】次いで図5の(2)に示す第1工程を行
う。この工程では、CVD法によって、上記パターン1
3を覆う状態にして上記基板11上に第1絶縁膜21を
成膜する。この第1絶縁膜21は、例えば膜厚が200
nmの酸化シリコン膜で形成する。上記第1絶縁膜21
は、例えば、テトラエトキシシラン(TEOS)を用い
たプラズマCVD法によって堆積した酸化シリコン膜で
形成され、200nmの膜厚に成膜される。このときの
堆積条件は、上記図1の(1)で説明したのと同様であ
るので、ここでの説明は省略する。
Next, the first step shown in FIG. 5B is performed. In this step, the pattern 1 is formed by the CVD method.
The first insulating film 21 is formed on the substrate 11 so as to cover the substrate 3. The first insulating film 21 has a film thickness of 200, for example.
nm silicon oxide film. The first insulating film 21
Is formed of, for example, a silicon oxide film deposited by a plasma CVD method using tetraethoxysilane (TEOS), and is formed to a film thickness of 200 nm. Since the deposition conditions at this time are the same as those described in (1) of FIG. 1 above, description thereof will be omitted here.

【0031】続いて第2工程を行う。この工程では、例
えばCVD法によって、上記第1絶縁膜21の表面に、
上記パターン13の上部に設けたこの第1絶縁膜21の
表面よりも上記パターン13の側方の第2絶縁膜22の
表面が低くなる状態にしてこの第1絶縁膜21よりも研
磨速度が速い第2絶縁膜22を形成する。この第2絶縁
膜22は、例えば低圧CVD法によって堆積されるホウ
素リンシリケートガラス(BPSG)膜で形成する。こ
のBPSG膜は、例えば、ホウ素(B)の質量濃度が4
%、リン(P)の質量濃度が7%であって、その膜厚は
500nmである。上記第2の膜14の堆積条件は、上
記図1の(2)で説明したのと同様であるので、ここで
の説明は省略する。
Then, the second step is performed. In this step, on the surface of the first insulating film 21 by, for example, the CVD method,
The polishing rate is higher than that of the first insulating film 21 with the surface of the second insulating film 22 on the side of the pattern 13 being lower than the surface of the first insulating film 21 provided on the pattern 13. The second insulating film 22 is formed. The second insulating film 22 is formed of, for example, a boron phosphorus silicate glass (BPSG) film deposited by a low pressure CVD method. In this BPSG film, for example, the mass concentration of boron (B) is 4
%, The mass concentration of phosphorus (P) is 7%, and the film thickness thereof is 500 nm. The conditions for depositing the second film 14 are the same as those described in (2) of FIG. 1 above, and thus the description thereof is omitted here.

【0032】さらに第3工程を行う。この工程では、例
えばCVD法によって、上記第2絶縁膜22の表面に少
なくとも上記第2絶縁膜22よりも研磨速度が遅い第3
絶縁膜24を成膜する。この第3絶縁膜24は、例え
ば、テトラエトキシシラン(TEOS)を用いたプラズ
マCVD法によって堆積した例えば膜厚が50nmの酸
化シリコン膜で形成する。このときの堆積条件は、上記
図1の(1)で説明したのと同様であるので、ここでの
説明は省略する。そして第3絶縁膜24は、上記パター
ン13の上部に設けた第1絶縁膜21の表面と上記第2
絶縁膜22の段差底部に設けるこの第3絶縁膜24の表
面とがほぼ同等の高さになる状態に形成される。
Further, the third step is carried out. In this step, the third insulating film 22 having a lower polishing rate than the second insulating film 22 is formed on the surface of the second insulating film 22 by, for example, the CVD method.
The insulating film 24 is formed. The third insulating film 24 is formed of, for example, a silicon oxide film having a film thickness of 50 nm deposited by a plasma CVD method using tetraethoxysilane (TEOS). Since the deposition conditions at this time are the same as those described in (1) of FIG. 1 above, description thereof will be omitted here. The third insulating film 24 is formed on the surface of the first insulating film 21 provided on the pattern 13 and the second insulating film 24.
The height of the surface of the third insulating film 24 provided at the bottom of the step of the insulating film 22 is almost the same.

【0033】その後図5の(3)に示す第4工程を行
う。この工程では、研磨法(例えばケミカルメカニカル
ポリシング)によって、まずパターン13上の第3絶縁
膜24(2点鎖線で示す部分)および第2絶縁膜22
(1点鎖線で示す部分)を研磨する。そしてパターン1
3の上部に形成した上記第1絶縁膜21の表面が露出す
るまで上記第2絶縁膜22を研磨する。このとき、パタ
ーン13の側方上に形成されている第3絶縁膜24とパ
ターン13上の第1絶縁膜21の表面とが研磨ストッパ
ーとして働くので、第1,第2,第3絶縁膜21,2
2,24からなる平坦化膜25が形成される。上記研磨
条件は、上記図1の(3)で説明したのと同様なので、
ここでの説明は省略する。
Thereafter, the fourth step shown in FIG. 5C is performed. In this step, the third insulating film 24 (portion indicated by a chain double-dashed line) and the second insulating film 22 are first formed on the pattern 13 by a polishing method (for example, chemical mechanical polishing).
(A portion indicated by a chain line) is polished. And pattern 1
The second insulating film 22 is polished until the surface of the first insulating film 21 formed on the upper part of the third insulating film 21 is exposed. At this time, the third insulating film 24 formed on the lateral side of the pattern 13 and the surface of the first insulating film 21 on the pattern 13 act as a polishing stopper, so that the first, second, and third insulating films 21 are formed. , 2
A flattening film 25 made of 2, 24 is formed. Since the polishing conditions are the same as those explained in (3) of FIG. 1,
The description here is omitted.

【0034】上記第3実施例の絶縁膜の平坦化方法で
は、図6の研磨工程断面図に示すように研磨が進行す
る。
In the flattening method of the insulating film of the third embodiment, polishing proceeds as shown in the sectional view of the polishing step in FIG.

【0035】図6の(1)に示すように、研磨を始めた
段階では、基板11面とほぼ平行な方向の研磨力が大き
く作用するため、第3絶縁膜24の段差部24A(破線
で示す部分)に研磨布(図示省略)が接触する。そのた
め、段差部24Aの部分が主に研磨される。この段階で
は、パターン13の側方上(溝14上を含む)の第3絶
縁膜24はほとんど研磨されていない。
As shown in (1) of FIG. 6, when polishing is started, the polishing force in a direction substantially parallel to the surface of the substrate 11 largely acts, so that the stepped portion 24A of the third insulating film 24 (indicated by a broken line). A polishing cloth (not shown) comes into contact with the portion shown. Therefore, the step portion 24A is mainly polished. At this stage, the third insulating film 24 on the lateral side of the pattern 13 (including the groove 14) is hardly polished.

【0036】さらに研磨が進行すると図6の(2)に示
すように、パターン13の上方の第2絶縁膜22も研磨
され始め、この第2絶縁膜22はいわゆる山形状に研磨
される。図示の段階では、上記山形状の第2絶縁膜22
の頂上部には第3絶縁膜24が残っている。この第3絶
縁膜24は研磨が進行するにともない研磨されて除去さ
れる。このとき、パターン13上の第1絶縁膜21の上
面とこのパターン13の側方(溝14上も含む)の第3
絶縁膜24の上面とはほぼ同一の高さに形成されている
ので、第1絶縁膜21と第3絶縁膜24とが研磨ストッ
パーになる。
As the polishing progresses further, as shown in FIG. 6B, the second insulating film 22 above the pattern 13 also begins to be polished, and the second insulating film 22 is polished into a so-called mountain shape. In the illustrated stage, the mountain-shaped second insulating film 22 is formed.
The third insulating film 24 remains on the top of the. The third insulating film 24 is polished and removed as the polishing progresses. At this time, the upper surface of the first insulating film 21 on the pattern 13 and the third side surface of the pattern 13 (including the groove 14).
Since the upper surface of the insulating film 24 is formed at substantially the same height, the first insulating film 21 and the third insulating film 24 serve as polishing stoppers.

【0037】そしてさらに研磨が進行すると、図6の
(3)に示すように、パターン13上の第3絶縁膜(2
4)が除去された後、山形状に残っていた第2絶縁膜2
2(2点鎖線で示す部分)が研磨によって除去される。
そしてパターン13の上部に形成した上記第1絶縁膜2
1の全表面が露出する。このとき、パターン13上の第
1絶縁膜21の上面とこのパターン13の側方上(溝1
4上も含む)の第3絶縁膜24の上面とはほぼ同一の高
さに形成されているので、この第1,第3絶縁膜21,
24とが研磨ストッパーになる。このため、研磨は第1
絶縁膜21と第3絶縁膜24とによって止まるので、基
板11上が第1,第2,第3絶縁膜21,22,24に
よって平坦化される。
When the polishing is further advanced, as shown in (3) of FIG. 6, the third insulating film (2
After the removal of 4), the second insulating film 2 that remains in a mountain shape is removed.
2 (portion indicated by a chain double-dashed line) is removed by polishing.
Then, the first insulating film 2 formed on the pattern 13 is formed.
The entire surface of 1 is exposed. At this time, the upper surface of the first insulating film 21 on the pattern 13 and the lateral side of the pattern 13 (the groove 1
Since the upper surface of the third insulating film 24 (including the upper surface of the fourth insulating film) is formed at substantially the same height as the upper surface of the third insulating film 24,
24 and 24 serve as polishing stoppers. Therefore, polishing is the first
Since it is stopped by the insulating film 21 and the third insulating film 24, the substrate 11 is flattened by the first, second, and third insulating films 21, 22, 24.

【0038】従来の平坦化方法では、上記図6の(3)
の段階では幅広のパターン上に第2絶縁膜22が残って
いた。そのため、さらに第2絶縁膜22の研磨を行わな
ければならなかった。上記第3実施例の平坦化方法で
は、第1絶縁膜21が露出して、平坦化されている。こ
のように、第2絶縁膜22の研磨が速くなるので研磨時
間が大幅に短縮される。上記研磨では、第1絶縁膜21
の露出している部分とその上面とほぼ同一高さに研磨さ
れている第3絶縁膜24とが研磨ストッパーになるの
で、パターン13の側方(溝14上を含む)に露出して
いる第2絶縁膜22は凹状に研磨されることはない。こ
のようにして、基板11上は平坦化される。
In the conventional flattening method, (3) in FIG.
At the stage of, the second insulating film 22 remained on the wide pattern. Therefore, it is necessary to further polish the second insulating film 22. In the flattening method of the third embodiment, the first insulating film 21 is exposed and flattened. Thus, the polishing of the second insulating film 22 is accelerated, so that the polishing time is significantly shortened. In the polishing, the first insulating film 21
Since the exposed portion of and the third insulating film 24, which is polished to substantially the same height as the upper surface thereof, serve as a polishing stopper, the third insulating film 24 exposed to the side of the pattern 13 (including the groove 14) is exposed. The 2 insulating film 22 is not polished in a concave shape. In this way, the substrate 11 is flattened.

【0039】上記図6の(3)で示した状態からさらに
研磨を進めることが可能である。その研磨は上記第3絶
縁膜24が無くなる寸前まで行える。従来の平坦化方法
では、幅広のパターン上の第2絶縁膜を研磨していると
きに、パターン側方の第3絶縁膜が研磨される。そのた
め、幅広のパターン上の第2絶縁膜を研磨できる時間が
短かった。一方、上記第3実施例の平坦化方法では、パ
ターン13の側方の第3絶縁膜24が研磨され始めて間
もなくパターン13上の第2絶縁膜22は除去されるの
で、残っている第3絶縁膜24の全てが研磨されるまで
には十分な時間がある。そのため、研磨を制御できる時
間的余裕は従来の研磨方法と比較して長くなる。
The polishing can be further advanced from the state shown in FIG. 6 (3). The polishing can be performed just before the third insulating film 24 disappears. In the conventional planarization method, the third insulating film on the side of the pattern is polished while polishing the second insulating film on the wide pattern. Therefore, it takes a short time to polish the second insulating film on the wide pattern. On the other hand, in the flattening method of the third embodiment, the second insulating film 22 on the pattern 13 is removed shortly after the third insulating film 24 on the side of the pattern 13 begins to be polished, so that the remaining third insulating film 22 is removed. There is sufficient time for all of the film 24 to be polished. Therefore, the time margin for controlling the polishing becomes longer than that of the conventional polishing method.

【0040】上記第3実施例の平坦化方法では、パター
ン13に溝14を形成したことによって、パターン13
には段差が多く形成される。そのため、このパターン1
3を覆う状態に形成した第1,第2,第3絶縁膜21,
22,24にもパターン13の段差に対応して段差が形
成されるので、第2,第3絶縁膜22,24の各段差に
横方向の研磨力が作用する。それとともに幅広の平坦部
分が少なくなるとともに研磨面積が減少するので研磨の
進行を速める。その結果、研磨時間が短縮される。
In the flattening method of the third embodiment, since the groove 14 is formed in the pattern 13, the pattern 13 is formed.
A lot of steps are formed in the. Therefore, this pattern 1
The first, second and third insulating films 21, which are formed so as to cover 3
Since steps 22 and 24 are also formed corresponding to the steps of the pattern 13, a lateral polishing force acts on each step of the second and third insulating films 22 and 24. At the same time, the wide flat portion is reduced and the polishing area is reduced, so that the progress of polishing is accelerated. As a result, the polishing time is shortened.

【0041】また溝14の両側のパターン13上に研磨
ストッパになる第1絶縁膜21が形成されているので、
パターン13上の平坦度がさらに向上される。またパタ
ーン13が形成されていない部分上にはその部分の研磨
ストッパになる第3絶縁膜24が形成されているので、
その第3絶縁膜24によってパターン13が形成されて
いない部分上の第2絶縁膜22が研磨され過ぎるのを防
止する。そのため、上記第2実施例の平坦化方法よりも
基板11上の全面の平坦度がさらに向上される。
Further, since the first insulating film 21 serving as a polishing stopper is formed on the patterns 13 on both sides of the groove 14,
The flatness on the pattern 13 is further improved. Further, since the third insulating film 24, which serves as a polishing stopper for the part, is formed on the part where the pattern 13 is not formed,
The third insulating film 24 prevents the second insulating film 22 on the portion where the pattern 13 is not formed from being excessively polished. Therefore, the flatness of the entire surface of the substrate 11 is further improved as compared with the flattening method of the second embodiment.

【0042】上記平坦化方法では、第1絶縁膜21を酸
化シリコン膜で形成したが、例えば窒化シリコン膜で形
成してもよい。または酸化シリコン膜と窒化シリコン膜
とで形成してもよい。また上記第2絶縁膜22を不純物
が導入された酸化シリコン膜(例えばBPSG膜)で形
成したが、例えば多結晶シリコン膜で形成してもよい。
または不純物が導入された酸化シリコン膜と多結晶シリ
コン膜とで形成してもよい。さらに上記第3絶縁膜24
も上記第1絶縁膜21と同様の材料で形成することは差
し支えない。
Although the first insulating film 21 is formed of the silicon oxide film in the above planarization method, it may be formed of, for example, a silicon nitride film. Alternatively, it may be formed of a silicon oxide film and a silicon nitride film. Although the second insulating film 22 is formed of a silicon oxide film (for example, a BPSG film) into which impurities are introduced, it may be formed of, for example, a polycrystalline silicon film.
Alternatively, it may be formed of a silicon oxide film doped with impurities and a polycrystalline silicon film. Further, the third insulating film 24
However, the same material as that of the first insulating film 21 may be used.

【0043】大面積を有するパターンに溝を形成して絶
縁膜を成膜した後に平坦化研磨を行う方法は、上記第1
実施例で説明したように研磨ストッパを用いない平坦化
方法、および第2,第3実施例で説明したように研磨ス
トッパを用いる平坦化方法のいづれにも適用することが
できる。その効果として、大面積を有するパターン上の
絶縁膜の研磨時間が短縮されるので、研磨行程の短縮、
すなわち、スループットの向上が図れる。
A method of performing planarization polishing after forming a groove in a pattern having a large area and forming an insulating film is described in the first method.
The present invention can be applied to both the flattening method using no polishing stopper as described in the embodiments and the flattening method using a polishing stopper as described in the second and third embodiments. As its effect, since the polishing time of the insulating film on the pattern having a large area is shortened, the polishing process is shortened,
That is, the throughput can be improved.

【0044】[0044]

【発明の効果】以上、説明したように請求項1〜請求項
3の発明によれば、基板上にパターンを形成する際にそ
のパターンに溝を形成したので、それを覆う絶縁膜にも
溝が形成され、多くの段差が形成される。そのため、絶
縁膜を研磨した際には、横方向の研磨力が絶縁膜の段差
部に加わり、また溝によって研磨面積が少なくなるの
で、絶縁膜の研磨が速く進行する。その結果、研磨時間
の短縮が図れる。
As described above, according to the inventions of claims 1 to 3, since the groove is formed in the pattern when the pattern is formed on the substrate, the groove is also formed in the insulating film covering the pattern. Are formed, and many steps are formed. Therefore, when the insulating film is polished, a lateral polishing force is applied to the stepped portion of the insulating film, and the polishing area is reduced by the groove, so that the polishing of the insulating film progresses rapidly. As a result, the polishing time can be shortened.

【0045】請求項2の発明によれば、上記効果に加え
て、パターン上部に形成されている第1絶縁膜が研磨ス
トッパーになるので、第2絶縁膜の研磨は第1絶縁膜に
よって制御できる。このため、局所的に凹凸を発生する
ことがないので平坦度の向上が図れる。
According to the invention of claim 2, in addition to the above effects, the first insulating film formed on the pattern serves as a polishing stopper, so that the polishing of the second insulating film can be controlled by the first insulating film. . Therefore, unevenness is not locally generated, so that the flatness can be improved.

【0046】請求項3の発明によれば、上記効果に加え
て、パターン上部の第1絶縁膜の表面とパターンの側方
の第3絶縁膜の表面とがほぼ同等の高さに形成されてい
るので、この第1,第3絶縁膜を研磨ストッパーにして
第2絶縁膜を研磨することができる。このため、基板表
面は高精度に平坦化できる。またパターン上の第2絶縁
膜を全て研磨して除去してもパターンの側方の第3絶縁
膜が研磨されて無くなるまでには十分な時間が有るの
で、研磨時間マージンを十分に取ることができる。
According to the third aspect of the present invention, in addition to the above effects, the surface of the first insulating film above the pattern and the surface of the third insulating film on the side of the pattern are formed at substantially the same height. Therefore, the first and third insulating films can be used as polishing stoppers to polish the second insulating film. Therefore, the substrate surface can be flattened with high accuracy. Even if all the second insulating film on the pattern is removed by polishing, there is sufficient time until the third insulating film on the side of the pattern is polished and disappears. Therefore, a sufficient polishing time margin can be secured. it can.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例の平坦化工程図である。FIG. 1 is a planarization process diagram of a first embodiment of the present invention.

【図2】第1実施例の研磨工程断面図である。FIG. 2 is a cross-sectional view of the polishing process of the first embodiment.

【図3】本発明の第2実施例の平坦化工程断面図であ
る。
FIG. 3 is a sectional view of a flattening step according to a second embodiment of the present invention.

【図4】第2実施例の研磨工程断面図である。FIG. 4 is a sectional view of a polishing process according to a second embodiment.

【図5】本発明の第3実施例の平坦化工程断面図であ
る。
FIG. 5 is a sectional view of a flattening step according to a third embodiment of the present invention.

【図6】第3実施例の研磨工程断面図である。FIG. 6 is a sectional view of a polishing process according to a third embodiment.

【符号の説明】[Explanation of symbols]

11 基板 13 パターン 14 溝 15 絶縁膜 21 第1絶縁膜 22 第2絶縁膜 24 第3絶縁膜 11 substrate 13 pattern 14 groove 15 insulating film 21 first insulating film 22 second insulating film 24 third insulating film

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 基板上に設けたパターンによる段差を埋
めるとともに該パターンを覆う状態にして該基板上に絶
縁膜を形成した後、該絶縁膜の表面を研磨することによ
って平坦化する絶縁膜の平坦化方法において、 前記パターンを設ける際に該パターンに溝を形成するこ
とを特徴とする絶縁膜の平坦化方法。
1. An insulating film which is formed by filling a step formed by a pattern provided on a substrate and covering the pattern to form an insulating film on the substrate, and then polishing the surface of the insulating film to planarize the insulating film. In the planarizing method, a groove is formed in the pattern when the pattern is provided, and the insulating film is planarized.
【請求項2】 請求項1記載の絶縁膜の平坦化方法にお
いて、 溝を形成したパターンを基板上に設けた後、該パターン
を覆う第1絶縁膜を該基板上に形成する第1工程と、 前記第1絶縁膜の表面に該第1絶縁膜の段差を埋める状
態にして当該第1絶縁膜よりも研磨速度が速い第2絶縁
膜を形成する第2工程と、 前記パターン上の前記第1絶縁膜の表面が露出するまで
前記第2絶縁膜を研磨する第3工程とからなることを特
徴とする絶縁膜の平坦化方法。
2. The method of planarizing an insulating film according to claim 1, further comprising: providing a grooved pattern on the substrate, and then forming a first insulating film covering the pattern on the substrate. A second step of forming a second insulating film having a polishing rate faster than that of the first insulating film in a state of filling the step of the first insulating film on the surface of the first insulating film; 1. A method of flattening an insulating film, which comprises a third step of polishing the second insulating film until the surface of the insulating film is exposed.
【請求項3】 請求項1記載の絶縁膜の平坦化方法にお
いて、 溝を形成したパターンを基板上に設けた後、該パターン
を覆う第1絶縁膜を該基板上に形成する第1工程と、 前記第1絶縁膜の表面に、当該第1絶縁膜よりも研磨速
度が速い第2絶縁膜を、前記パターン上部に設けた前記
第1絶縁膜の表面よりも該第1絶縁膜の段差底部に設け
る当該第2絶縁膜の表面が低くなる状態に形成する第2
工程と、 前記第2絶縁膜の表面に、少なくとも当該第2絶縁膜よ
りも研磨速度が遅い第3絶縁膜を、前記パターン上部に
設けた第1絶縁膜の表面と前記第2絶縁膜の段差底部に
設ける当該第3絶縁膜の表面とがほぼ同等の高さになる
状態に形成する第3工程と、 前記パターン上部に設けた前記第1絶縁膜の表面が露出
するまで前記第3絶縁膜と前記第2絶縁膜とを研磨する
第4工程とからなることを特徴とする絶縁膜の平坦化方
法。
3. The method of planarizing an insulating film according to claim 1, further comprising: providing a grooved pattern on the substrate, and then forming a first insulating film covering the pattern on the substrate. A second insulating film having a higher polishing rate than the first insulating film on the surface of the first insulating film, and a step bottom portion of the first insulating film provided on the pattern upper portion than the surface of the first insulating film. The second insulating film provided on
A step of forming at least a third insulating film having a polishing rate slower than the second insulating film on the surface of the second insulating film on the surface of the first insulating film and the step of the second insulating film. A third step of forming the surface of the third insulating film provided on the bottom so as to have substantially the same height, and the third insulating film until the surface of the first insulating film provided on the pattern is exposed. And a fourth step of polishing the second insulating film, the method of planarizing an insulating film.
JP27470694A 1994-11-09 1994-11-09 Flattening of insulating film Pending JPH08139088A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27470694A JPH08139088A (en) 1994-11-09 1994-11-09 Flattening of insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27470694A JPH08139088A (en) 1994-11-09 1994-11-09 Flattening of insulating film

Publications (1)

Publication Number Publication Date
JPH08139088A true JPH08139088A (en) 1996-05-31

Family

ID=17545433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27470694A Pending JPH08139088A (en) 1994-11-09 1994-11-09 Flattening of insulating film

Country Status (1)

Country Link
JP (1) JPH08139088A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093905A (en) * 2000-08-31 2002-03-29 Hynix Semiconductor Inc Method for manufacturing semiconductor element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093905A (en) * 2000-08-31 2002-03-29 Hynix Semiconductor Inc Method for manufacturing semiconductor element

Similar Documents

Publication Publication Date Title
US6191050B1 (en) Interlayer dielectric with a composite dielectric stack
JPH07245306A (en) Method for flattening film of semiconductor device
JPH11204645A (en) Interlayer insulating film of semiconductor device and manufacture thereof
US7119015B2 (en) Method for forming polysilicon plug of semiconductor device
US5904558A (en) Fabrication process of semiconductor device
JPH0945687A (en) Flattening method for surface of substrate
JPH0969500A (en) Manufacture of semiconductor device
KR100301530B1 (en) Mehtod for forming inter layer insulting film in the semiconductor device
JP2953447B2 (en) Manufacturing method of groove-separated semiconductor device
JPH08139088A (en) Flattening of insulating film
JP3636887B2 (en) Method for planarizing a semiconductor substrate
JP3127983B2 (en) Method for manufacturing semiconductor device
KR100542749B1 (en) Method for forming thin film and insulating layer and method for planarization in a semiconductor device
US6054397A (en) BPSG planarization method having improved planarity and reduced chatter mark defects
US5920791A (en) Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices
JPH0758104A (en) Manufacture of semiconductor device
JPH11512877A (en) Capped interlayer dielectric for chemical mechanical polishing
KR100678007B1 (en) Method for forming pre metal dielectric in a semiconductor
KR100492897B1 (en) Method for fabricating polysilicon plug using polysilicon slurry
KR100492783B1 (en) Method for Forming Polysilicon Plug of Semiconductor Device
KR100558039B1 (en) Method of planarization an insulating film in a semiconductor devide
KR100458475B1 (en) Method for planarizing semiconductor device to simultaneously improve polishing planarization and polishing uniformity after planarization process
KR100261681B1 (en) Method for smoothing semiconductor device
JP2001210710A (en) Forming process of shallow trench isolation utilizing sacrificial layer
JPH06188242A (en) Semiconductor device and its manufacture