JPH08129368A - Graphics subsystem and control method therefor - Google Patents

Graphics subsystem and control method therefor

Info

Publication number
JPH08129368A
JPH08129368A JP6266630A JP26663094A JPH08129368A JP H08129368 A JPH08129368 A JP H08129368A JP 6266630 A JP6266630 A JP 6266630A JP 26663094 A JP26663094 A JP 26663094A JP H08129368 A JPH08129368 A JP H08129368A
Authority
JP
Japan
Prior art keywords
data
frame memory
image data
display
format
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6266630A
Other languages
Japanese (ja)
Inventor
Naoaki Shibata
尚明 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6266630A priority Critical patent/JPH08129368A/en
Publication of JPH08129368A publication Critical patent/JPH08129368A/en
Pending legal-status Critical Current

Links

Landscapes

  • Processing Or Creating Images (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE: To perform full color display by using a circuit of a small scale and the capacity of a frame memory. CONSTITUTION: This graphics subsystem is provided with a frame memory housing digital image data of RGB form and YUV form together with attribute data, a buffer/multiplexer 40 reading out the data from the frame memory, a color palette 41 transforming a palette number and color data for the data of RGB form, a multiplexer 42 selecting the data of RGB form through the color palette 41 or the data of YUV form in the buffer/multiplexer 40 based on the attribute data, AND gates 43, 44, a YUV type DA converter part 45 and an RGB type DA converter part 46 converting digital image data of YUV form and RGB form into analog data, respectively, a DA converter 22 including a mixer 47 synthesizing both outputs and a graphics accelerator controlling the frame memory and the DA converter 22.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、情報処理システムにお
けるグラフィックスサブシステムに関し、特に小形コン
ピュータ、ワークステーション(以下WSと略す)およ
びパーソナルコンピュータ(以下PCと略す)など、い
わゆるビットマップディスプレイを接続可能な情報処理
システムにおいて低価格かつ小形のグラフィックスサブ
システムを実現するのに好適な技術に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a graphics subsystem in an information processing system, and in particular, a so-called bitmap display such as a small computer, a workstation (hereinafter abbreviated as WS) and a personal computer (hereinafter abbreviated as PC) is connected. The present invention relates to a technique suitable for realizing a low-priced and small-sized graphics subsystem in a possible information processing system.

【0002】[0002]

【従来の技術】情報処理システム、特に小形コンピュー
タ、WSおよびPCなどでグラフィックスサブシステム
が各システムの中で大きな比重を占めていることは詳細
には言うまでもないことである。ここではPC用のグラ
フィックスサブシステムを例にとり従来の技術を示す。
2. Description of the Related Art Needless to say, in information processing systems, particularly small computers, WSs, and PCs, the graphics subsystem has a large weight in each system. Here, a conventional technology is shown taking a graphics subsystem for a PC as an example.

【0003】たとえば、日経BP社、1994年6月2
1日発行、日経バイト別冊No.2「最新パソコン技術大
系」P73〜P90、等の文献にも記載されているよう
に、現在、PC用グラフィックスサブシステムはグラフ
ィカルユーザインタフェース(GUI)の普及に伴い、
以前ではCPUで処理をおこなっていた2次元描画機能
の一部をグラフィックスサブシステムで実行するグラフ
ィックスアクセラレータと呼ばれる専用LSIを採用す
ることにより処理の高速化をはかり快適なユーザインタ
フェースを提供する方向で発達してきた。
For example, Nikkei BP, June 2, 1994.
As described in the literature such as the 1st issue, Nikkei Bytes Separate Volume No. 2, "Latest Personal Computer Technology", P73-P90, etc., the graphics subsystem for PC is currently popular in the graphical user interface (GUI). Along with,
In the past, the direction of providing a comfortable user interface by speeding up the processing by adopting a dedicated LSI called a graphics accelerator that executes a part of the two-dimensional drawing function that was previously processed by the CPU in the graphics subsystem. Has been developed in.

【0004】また、いわゆるビデオ(動画)処理のニー
ズの高まりによりグラフィックスアクセラレータLSI
にビデオ処理機能を内蔵する形や、別のLSIとしてビ
デオアクセラレータと呼ばれる専用LSIおよびサブシ
ステムを付加することで処理の高速化をはかったものが
ある。
Further, due to the increasing needs for so-called video (moving image) processing, a graphics accelerator LSI
There is a type in which a video processing function is built in or a dedicated LSI called a video accelerator and a subsystem are added as another LSI to speed up the processing.

【0005】これらのビデオアクセラレータは外部から
与えられる圧縮されたビデオデータを伸長し、フレーム
メモリに格納可能な形式にデジタル的にデータを変換
(ビデオデータの色格納形式として一般的に用いられて
いるYUV形式から情報処理装置内のグラフィックスサ
ブシステムで一般的なRGB形式への、いわゆる色空間
変換)などしたのちフレームメモリにデータを格納する
までを実行しているものがほとんどである(たとえば、
日刊工業新聞社1991年8月10日発行、「ディジタ
ルビデオ記録技術」P1〜P15)。
These video accelerators decompress compressed video data given from the outside and digitally convert the data into a format that can be stored in a frame memory (generally used as a color storage format of video data. Most of the processing is performed after the YUV format is converted into a general RGB format in a graphics subsystem in an information processing apparatus, so-called color space conversion, and then the data is stored in a frame memory (for example,
Published by Nikkan Kogyo Shimbun on August 10, 1991, "Digital Video Recording Technology" P1 to P15).

【0006】[0006]

【発明が解決しようとする課題】このビデオアクセラレ
ータの色空間変換はデジタル回路で実現しようとすると
以下のような行列変換をおこなわなければならない。
The color space conversion of the video accelerator must be performed by the following matrix conversion if it is to be realized by a digital circuit.

【0007】[0007]

【数1】 [Equation 1]

【0008】前記計算式は、それ程複雑な計算式ではな
いがデジタル回路で実現するためにはかなりのゲート数
を必要とし、回路規模が大きくなる結果、グラフィック
スアクセラレータと同一LSIで実現しようとする上で
の障害となる。
The above formula is not so complicated, but it requires a considerable number of gates to be realized by a digital circuit, and the circuit scale becomes large, so that it is attempted to be realized by the same LSI as the graphics accelerator. It is an obstacle to the above.

【0009】特に、ビデオデータが大きな面積を占める
もの、即ち大量のビデオデータを表示する場合は処理す
べきデータが増大し、リアルタイムで処理することが難
しくなる。
In particular, when video data occupies a large area, that is, when displaying a large amount of video data, the amount of data to be processed increases and it becomes difficult to process in real time.

【0010】また、YUV形式では人間の目の色に対す
る分解能の低さを利用してYUVそれぞれ4ビットでい
わゆるフルカラーを表現しているのに対して、RGB形
式ではRGBそれぞれ8ビット程度でなければフルカラ
ー表現とはならない。
Further, in the YUV format, so-called full color is expressed by 4 bits for each YUV by utilizing the low resolution with respect to the color of human eyes, whereas in the RGB format, each color for each RGB must be about 8 bits. It is not a full color expression.

【0011】このため、YUV形式からRGB形式に変
換した後はデータ量が増加し、ビデオデータを格納する
ためのフレームメモリの容量が2倍必要となる。
Therefore, after conversion from the YUV format to the RGB format, the amount of data increases, and the capacity of the frame memory for storing the video data is required to be doubled.

【0012】本発明の目的は、回路規模の大きな、ビデ
オデータ処理用の色空間変換用デジタル回路を必要とす
ることなく、フルカラー表示を実現することにある。
An object of the present invention is to realize full-color display without requiring a digital circuit for color space conversion for video data processing, which has a large circuit scale.

【0013】本発明の他の目的は、大容量のフレームメ
モリなしにフルカラー表示を実現することにある。
Another object of the present invention is to realize full color display without a large capacity frame memory.

【0014】[0014]

【課題を解決するための手段】本発明ではフレームメモ
リに格納するデータを、たとえばRGB形式とYUV形
式どちらの形式でも格納可能なものとし、またその格納
データがどちらの形式であるかを示す属性データも格納
する。
According to the present invention, the data stored in the frame memory can be stored in either the RGB format or the YUV format, and the attribute indicating which format the stored data is. It also stores data.

【0015】また、YUV形式で格納されたデータをR
GB変換するのはデジタル回路ではなくアナログ回路を
用いることで回路規模の増大を押さえるとともに、リア
ルタイム処理性を向上している。アナログ回路で実現す
る場合は単純な加算回路で実現可能である。
In addition, the data stored in the YUV format is read as R
The GB conversion uses an analog circuit instead of a digital circuit to suppress an increase in circuit scale and improve real-time processing performance. When it is realized by an analog circuit, it can be realized by a simple addition circuit.

【0016】[0016]

【作用】本発明によれば、GUIなどで使用する通常の
描画データはRGB形式でフレームメモリに格納され、
RGB形式のデータをデジタル・アナログ変換機(DA
コンバータ)によってアナログデータに変換し表示装置
で表示を行うことができる。
According to the present invention, normal drawing data used in GUI or the like is stored in the frame memory in RGB format,
Data in RGB format is converted to digital / analog converter (DA
It can be converted into analog data by a converter and displayed on a display device.

【0017】また、ビデオデータのようにグラフィック
スサブシステム外からYUV形式で入力されるデータは
色空間変換をおこなわずにそのままの形式でフレームメ
モリに格納する。この際にフレームメモリに格納したデ
ータがYUV形式であることを示す属性データを同時に
フレームメモリに書き込む。
Data input in YUV format from outside the graphics subsystem, such as video data, is stored in the frame memory in its original format without color space conversion. At this time, the attribute data indicating that the data stored in the frame memory is in the YUV format is simultaneously written in the frame memory.

【0018】YUV形式のデータを正しく表示すること
は、フレームメモリからの表示データ読み出し時に属性
データも同時に読み出し、その属性データがYUV形式
であることを示している場合はデジタル・アナログ変換
部分で回路定数をYUV用に変更することで正しくYU
V形式のデータをRGB形式のアナログデータへの変換
が可能である。
Correctly displaying the YUV format data means that the attribute data is also read at the same time when the display data is read from the frame memory, and if the attribute data is in the YUV format, the circuit is used in the digital / analog conversion section. Correct YU by changing the constant for YUV
It is possible to convert V format data into RGB format analog data.

【0019】したがって、従来、非常に大きな処理能力
を必要としたYUV形式のデータをRGB形式に変換し
てフレームメモリに格納する処理が不要でありながら、
同一のフレームメモリ内のRGB形式のデータもYUV
形式のデータも正しく表示可能である。これにより、低
価格で高品質のビデオデータの制御が実現可能となる。
Therefore, it is not necessary to convert the YUV format data into the RGB format and store it in the frame memory, which has conventionally required a very large processing capacity.
RGB format data in the same frame memory is also YUV
Format data can also be displayed correctly. This makes it possible to control high-quality video data at a low price.

【0020】[0020]

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0021】図1は、本発明の一実施例であるグラフィ
ックスサブシステムおよびその制御方法を用いた情報処
理システムの全体構成を示すブロック図である。図1に
おいて、10はシステム内の各コンポーネントを接続す
るためのバスであり、複数の信号線から構成される。1
1は情報処理システム全体の制御を行う情報処理装置
(CPU)、12はメモリ、13はバス上の競合制御を
行うバスコントローラ、14はファイルサブシステムや
ネットワークサブシステムなど入出力処理を行う入出力
装置(I/O)である。
FIG. 1 is a block diagram showing the overall configuration of an information processing system using a graphics subsystem and its control method according to an embodiment of the present invention. In FIG. 1, reference numeral 10 is a bus for connecting each component in the system, which is composed of a plurality of signal lines. 1
Reference numeral 1 is an information processing device (CPU) that controls the entire information processing system, 12 is a memory, 13 is a bus controller that performs competition control on the bus, and 14 is an input / output that performs input / output processing such as a file subsystem or a network subsystem. It is a device (I / O).

【0022】図1の15は本実施例にかかるグラフィッ
クスサブシステムである。グラフィックスサブシステム
15は、最大解像度が1280×1024での表示を可
能とするため、フレームメモリとして2MBの容量のV
RAMを搭載しており、表示装置16に対して、3組の
信号線からなるRGBアナログ表示信号線17を通して
表示データを送出し、データを表示させる。
Reference numeral 15 in FIG. 1 is a graphics subsystem according to this embodiment. Since the graphics subsystem 15 enables display with a maximum resolution of 1280 × 1024, it has a V capacity of 2 MB as a frame memory.
A RAM is mounted, and display data is sent to the display device 16 through an RGB analog display signal line 17 formed of three sets of signal lines to display the data.

【0023】図2は、本実施例のグラフィックスサブシ
ステムの構成の一例を示すブロック図である。グラフィ
ックスアクセラレータ20はバス10を介して入力され
る表示データを、フレームメモリアクセス信号線23を
介して、2MbitのVRAM(×8ビット構成)8個
で構成されたフレームメモリ21に描画し、また、同じ
くバス10を介して入力される種々の描画命令を解読及
び実行し、フレームメモリ21に描画する。DAコンバ
ータ22は64本のデータ信号線からなるフレームメモ
リ表示読み出し信号線25を介して入力されたフレーム
メモリ21内のデータをデジタル・アナログ変換し、R
GBアナログ表示信号線17を通して表示データを送出
する。
FIG. 2 is a block diagram showing an example of the configuration of the graphics subsystem of this embodiment. The graphics accelerator 20 draws the display data input via the bus 10 via a frame memory access signal line 23 into a frame memory 21 composed of eight 2 Mbit VRAMs (× 8 bit configuration), and Similarly, it decodes and executes various drawing commands input via the bus 10 and draws them in the frame memory 21. The DA converter 22 performs digital / analog conversion on the data in the frame memory 21 input via the frame memory display read signal line 25 including 64 data signal lines, and R
Display data is transmitted through the GB analog display signal line 17.

【0024】図3は、本実施例にかかるグラフィックス
サブシステム内のグラフィックスアクセラレータの構成
の一例を示すブロック図である。グラフィックスアクセ
ラレータ20はバス10に直接接続され、バスからのア
クセスはバスインタフェース制御部30によって受け取
り、アクセスするアドレスによってDAコンバータ制御
部31、ビデオデータ拡大縮小制御部32、または描画
命令実行部33に対して所定のデータの授受を行う。D
Aコンバータ制御部31はバス10に直接接続していな
いDAコンバータ22に対してアクセス制御を行うため
のもので、バス10とDAコンバータアクセス制御線2
4の間のインタフェース変換を行う。ビデオデータ拡大
縮小制御部32はバス10から入力される特定サイズの
YUV形式のビデオデータをフレームメモリ21上の特
定サイズへ縦横それぞれの方向にm/n倍(m,n:自
然数)するものである。またm>nの時、即ち拡大を行
うときは隣り合う画素のデータとの間で色補間を行う。
この補間を行うのはYUV形式のまま行う。また、単純
な直線補間による色補間では画素あたりの色をあらわす
ビット数が不足する場合などは、ディザによる補間も併
用する。
FIG. 3 is a block diagram showing an example of the arrangement of the graphics accelerator in the graphics subsystem according to this embodiment. The graphics accelerator 20 is directly connected to the bus 10. An access from the bus is received by the bus interface control unit 30, and the DA converter control unit 31, the video data enlargement / reduction control unit 32, or the drawing instruction execution unit 33 receives the access address. The predetermined data is transmitted and received. D
The A converter control unit 31 controls access to the DA converter 22 that is not directly connected to the bus 10. The A converter control unit 31 controls the bus 10 and the DA converter access control line 2.
Interface conversion between 4 is performed. The video data enlargement / reduction control unit 32 multiplies the YUV format video data of a specific size input from the bus 10 to a specific size on the frame memory 21 by m / n times (m, n: natural numbers) in each direction. is there. When m> n, that is, when enlargement is performed, color interpolation is performed between data of adjacent pixels.
This interpolation is performed in the YUV format. Further, when the number of bits representing the color per pixel is insufficient in color interpolation by simple linear interpolation, interpolation by dither is also used.

【0025】グラフィックスアクセラレータ20の中で
ビデオデータに対する特別な処理を行うのはこの部分だ
けである。したがって、グラフィックスアクセラレータ
20でYUV形式のビデオデータをRGB形式に変換す
ることはない。描画命令実行部33はGUIなどに用い
られる直線描画、閉図形塗り潰し、コピー、イメージデ
ータの展開などの描画命令を実行し、RGB形式でフレ
ームメモリ21にデータを描画する処理を行う。ビデオ
データ拡大縮小制御部32および描画命令実行部33で
生成された描画データおよび描画座標、さらには属性デ
ータ生成部35で作製された属性データはフレームメモ
リ制御部34内でフレームメモリアクセスインタフェー
スに変換され書き込まれる。
This is the only part of the graphics accelerator 20 that performs special processing on the video data. Therefore, the graphics accelerator 20 does not convert the YUV format video data into the RGB format. The drawing command execution unit 33 executes drawing commands such as line drawing, closed figure filling, copying, and image data development used for GUI and the like, and performs processing of drawing data in the frame memory 21 in RGB format. The drawing data and drawing coordinates generated by the video data scaling control unit 32 and the drawing command execution unit 33, and the attribute data created by the attribute data generation unit 35 are converted into a frame memory access interface in the frame memory control unit 34. And written.

【0026】図4は、本実施例のグラフィックスサブシ
ステムを構成するDAコンバータの一例を示すブロック
図である。64本のデータ信号線からなるフレームメモ
リ表示読み出し信号線25から送られてくるデータはD
Aコンバータ22内のバッファ/マルチプレクサ40で
ラッチされた後、表示データと属性データに分類され
る。擬似カラーを使用している場合などは必要に応じて
カラーパレット41でパレット番号と色データの変換を
行う。擬似カラーでない場合や属性データがYUV形式
の表示データであることを示している場合は、表示デー
タはカラーパレット41を経由せずにマルチプレクサ4
2に入力される。マルチプレクサ42は属性データにし
たがって、表示データがRGB形式のデータでかつ擬似
カラーの場合はカラーパレットからのデータを選択し、
そうでない場合はバッファ/マルチプレクサ40からの
データを選択する。マルチプレクサ42からのデータは
属性データに従って、YUV形式の場合はANDゲート
43を介してYUV形式DA変換部45へ、RGB形式
の場合はANDゲート44を介してRGB形式DA変換
部46へ送出される。各DA変換部は入力されたデータ
に従いRGB形式のアナログデータを出力する。
FIG. 4 is a block diagram showing an example of a DA converter which constitutes the graphics subsystem of this embodiment. The data sent from the frame memory display read signal line 25 including 64 data signal lines is D
After being latched by the buffer / multiplexer 40 in the A converter 22, it is classified into display data and attribute data. When using pseudo color, the palette number and color data are converted by the color palette 41 as needed. If it is not pseudo-color or if the attribute data indicates that it is YUV format display data, the display data does not go through the color palette 41 and the multiplexer 4 is used.
Entered in 2. The multiplexer 42 selects the data from the color palette when the display data is RGB format data and pseudo color according to the attribute data,
Otherwise, the data from buffer / multiplexer 40 is selected. The data from the multiplexer 42 is sent to the YUV format DA converter 45 via the AND gate 43 in the case of YUV format and to the RGB format DA converter 46 via the AND gate 44 in the case of RGB format according to the attribute data. . Each DA converter outputs RGB analog data in accordance with the input data.

【0027】YUV形式DA変換部45およびRGB形
式DA変換部46から出力されるRGB形式のアナログ
データはアナログ回路であるミキサ47を介してDAコ
ンバータ22の外へ送出される。
The RGB format analog data output from the YUV format DA conversion section 45 and the RGB format DA conversion section 46 is sent to the outside of the DA converter 22 via a mixer 47 which is an analog circuit.

【0028】図5は、本実施例のグラフィックスサブシ
ステムを構成するフレームメモリ21内のデータ格納形
式の一例を示す概念図である。本実施例では、1280
×1024の表示面積を持つ8プレーンのフレームバッ
ファを2MbitのVRAM8個で構成している。最大
同時表示可能色は、RGB形式の場合256色である。
アドレスは各バイト毎に示しているが、実際に描画書き
込みおよび表示読み出しが行われるのは64bit単位
であるため、例えばアドレス0x0000から0x00
07は同時にアクセスされる。
FIG. 5 is a conceptual diagram showing an example of a data storage format in the frame memory 21 which constitutes the graphics subsystem of this embodiment. In this embodiment, 1280
An 8-plane frame buffer having a display area of × 1024 is composed of eight 2 Mbit VRAMs. The maximum simultaneous displayable color is 256 colors in the RGB format.
The address is shown for each byte, but since drawing writing and display reading are actually performed in units of 64 bits, for example, addresses 0x0000 to 0x00.
07 are simultaneously accessed.

【0029】図5中の凡例で示した画素番号は表示装置
16上の各画素と1対1対応し、表示画面上の左上の0
番から右方向に向かって1ずつ昇順で番号が割り振られ
る。表示画面上の最右上の画素は1279番となり、0
番の直下の画素は1280番となる。
The pixel numbers shown in the legend in FIG. 5 correspond to the respective pixels on the display device 16 in a one-to-one correspondence, and 0 at the upper left corner on the display screen.
Numbers are assigned in ascending order from the number to the right, one by one. The top right pixel on the display screen is number 1279, which is 0
The number of pixels immediately below the number is 1280.

【0030】図5中の凡例で示した[画素番号,b]の
ビットはその画素がRGB形式かYUV形式であるかを
示し、ビット値が0の場合はRGB形式、1の場合はY
UV形式であることを示す。
The bit of [pixel number, b] shown in the legend in FIG. 5 indicates whether the pixel is in RGB format or YUV format. When the bit value is 0, it is RGB format, and when it is 1, it is Y.
Indicates that it is in UV format.

【0031】RGB形式で描画された表示データは丸括
弧で示された領域にのみ格納される。例えば画素0番が
RGB形式であるとすると、アドレス0x0000には
0x00から0xFFの任意の値が書き込まれ、擬似カ
ラーの場合はこの値がパレット番号となる。
The display data drawn in the RGB format is stored only in the area shown in parentheses. For example, if the pixel number 0 is in RGB format, an arbitrary value from 0x00 to 0xFF is written in the address 0x0000, and in the case of pseudo color, this value becomes the palette number.

【0032】また、この時アドレス0x0008の
[0,b]は0とし、RGB形式であることを示す。Y
UV形式で描画された表示データは丸括弧で示された領
域と角括弧で示された領域に格納される。例えば画素1
番がYUV形式であるとすると、アドレス0x0001
には0x00から0xFFの任意の値が、アドレス0x
0008の[1,8]から[1,a]には0x0から0
x7の任意の値がそれぞれ書き込まれ、[1,b]は1
とし、YUV形式であることを示す。このようにYUV
形式では1画素あたり11ビットが使用でき、YUVデ
ータを構成する輝度および二つの色差情報を各4ビッ
ト、4ビット、3ビットとして格納でき、高品位のフル
カラービデオイメージデータが格納可能である。フレー
ムメモリ21からの表示読み出しは64本のデータ信号
線を持つフレームメモリ表示読み出し信号線25で行う
ため、アナログ出力を行う速度の1.5/8倍の速度で
行い、DAコンバータ22内のバッファ/マルチプレク
サ40でバッファリングすることでデータの整合は可能
である。表示クロック数を135MHzとした場合はフ
レームメモリ21の表示読み出しは約25MHzとな
り、特殊な回路を用いずに実現可能である。
At this time, [0, b] of the address 0x0008 is set to 0, indicating that it is in RGB format. Y
The display data drawn in the UV format is stored in the area indicated by the round brackets and the area indicated by the square brackets. For example pixel 1
If the number is YUV format, the address is 0x0001
Is any value from 0x00 to 0xFF, and the address 0x
0x0 to 0 from [1,8] to [1, a] of 0008
Any value of x7 is written, and [1, b] is 1
Indicates that the format is YUV. Like this YUV
In the format, 11 bits per pixel can be used, and the luminance and the two color difference information forming the YUV data can be stored as 4 bits, 4 bits, and 3 bits, respectively, and high-quality full-color video image data can be stored. The display read from the frame memory 21 is performed by the frame memory display read signal line 25 having 64 data signal lines. / Data can be matched by buffering with the multiplexer 40. When the number of display clocks is 135 MHz, the display reading of the frame memory 21 is about 25 MHz, which can be realized without using a special circuit.

【0033】また、本実施例ではRGB形式以外のデー
タをYUV形式としたが、自由に使用できる11ビット
を使ったRGB形式での使用も可能である。この場合は
通常RGB8ビットによる256色と、RGB11ビッ
トによる2048色が混在可能である。
Further, in the present embodiment, the data other than the RGB format is the YUV format, but it is also possible to use the RGB format using 11 bits which can be freely used. In this case, usually 256 colors of 8 bits of RGB and 2048 colors of 11 bits of RGB can be mixed.

【0034】以上で説明したように、本実施例のグラフ
ィックスサブシステムおよびその制御方法によれば、R
GB形式のみならず、YUV形式のデータもディジタル
のままで、属性データとともにフレームメモリ21に書
込み、表示装置16に出力する際に、属性データに基づ
いて、RGB形式およびYUV形式の各々について設け
られたRGB形式DA変換部46およびYUV形式DA
変換部45によって個別にアナログに変換するので、従
来のようにYUV形式のディジタルデータをRGB形式
のディジタルデータに変換した後にフレームメモリ21
に書き込むためのディジタル回路が不要となり、より小
さな回路規模でRGB形式およびYUV形式の混在した
画像データのフルカラー表示が可能となる。
As described above, according to the graphics subsystem and its control method of this embodiment, R
When not only the GB format but also the YUV format data is still digital, it is provided for each of the RGB format and the YUV format based on the attribute data when it is written to the frame memory 21 together with the attribute data and output to the display device 16. RGB format DA converter 46 and YUV format DA
Since the conversion unit 45 individually converts the analog data, the YUV format digital data is converted to RGB format digital data as in the prior art, and then the frame memory 21 is converted.
Since a digital circuit for writing in is unnecessary, full-color display of image data in a mixture of RGB format and YUV format is possible with a smaller circuit scale.

【0035】また、ディジタル状態ではYUV形式から
RGB形式への変換が行われないので、変換時に増大し
てデータを保持すべくフレームメモリ21の容量を増大
させる必要がなく、また、フレームメモリ21からDA
コンバータ22へのデータの読み出し速度が、DAコン
バータ22から表示装置16へのRGB形式のアナログ
データの出力速度よりも充分に大きくすることで、より
少ない容量のフレームメモリ21によってRGB形式お
よびYUV形式の混在した画像データのフルカラー表示
が可能となる。
Further, since the conversion from the YUV format to the RGB format is not performed in the digital state, it is not necessary to increase the capacity of the frame memory 21 in order to hold the data which is increased during the conversion. DA
The reading speed of the data to the converter 22 is set sufficiently higher than the output speed of the analog data in the RGB format from the DA converter 22 to the display device 16, so that the frame memory 21 having a smaller capacity can be used in the RGB format and the YUV format. Full-color display of mixed image data is possible.

【0036】これにより、ビデオデータが混在する画像
データの制御を、低価格かつ高品質で行うことができ
る。
As a result, the control of the image data in which the video data is mixed can be performed at low cost and with high quality.

【0037】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say.

【0038】たとえば、フレームメモリに格納される画
像データとしては、RGB形式およびYUV形式の組み
合わせに限らず、表現形式の異なる3種以上のディジタ
ル画像データをそのままフレームメモリに格納し、フレ
ームメモリから読み出した各形式のディジタル画像デー
タを当該ディジタル画像データ毎に専用のディジタル・
アナログ変換回路を設けてアナログ画像データに変換す
る構成も本発明に含まれる。
For example, the image data stored in the frame memory is not limited to the combination of the RGB format and the YUV format, but three or more kinds of digital image data having different expression formats are stored in the frame memory as they are and read from the frame memory. The digital image data of each format
The present invention includes a configuration in which an analog conversion circuit is provided to convert into analog image data.

【0039】[0039]

【発明の効果】本発明のグラフィックスサブシステムに
よれぱ、回路規模の大きな、ビデオデータ処理用の色空
間変換用デジタル回路を必要とすることなく、フルカラ
ー表示を実現することができる、という効果が得られ
る。また、大容量のフレームメモリなしにフルカラー表
示を実現することができる、という効果が得られる。
According to the graphics subsystem of the present invention, full-color display can be realized without the need for a digital circuit for color space conversion for video data processing, which has a large circuit scale. Is obtained. Further, there is an effect that full color display can be realized without a large capacity frame memory.

【0040】本発明のグラフィックスサブシステムの制
御方法によれぱ、回路規模の大きな、ビデオデータ処理
用の色空間変換用デジタル回路を必要とすることなく、
フルカラー表示を実現することができる、という効果が
得られる。また、大容量のフレームメモリなしにフルカ
ラー表示を実現することができる、という効果が得られ
る。
According to the control method of the graphics subsystem of the present invention, the digital circuit for color space conversion for video data processing, which has a large circuit scale, is not required,
The effect that full-color display can be realized is obtained. Further, there is an effect that full color display can be realized without a large capacity frame memory.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例であるグラフィックスサブシ
ステムおよびその制御方法を用いた情報処理システムの
全体構成を示すブロック図である。
FIG. 1 is a block diagram showing an overall configuration of an information processing system using a graphics subsystem and a control method therefor according to an embodiment of the present invention.

【図2】本発明の一実施例であるグラフィックスサブシ
ステムの構成の一例を示すブロック図である。
FIG. 2 is a block diagram showing an example of a configuration of a graphics subsystem that is an embodiment of the present invention.

【図3】本発明の一実施例であるグラフィックスサブシ
ステムを構成するグラフィックスアクセラレータの一例
を示すブロック図である。
FIG. 3 is a block diagram showing an example of a graphics accelerator configuring a graphics subsystem that is an embodiment of the present invention.

【図4】本発明の一実施例であるグラフィックスサブシ
ステムを構成するDAコンバータの一例を示すブロック
図である。
FIG. 4 is a block diagram showing an example of a DA converter that constitutes a graphics subsystem that is an embodiment of the present invention.

【図5】本発明の一実施例であるグラフィックスサブシ
ステムを構成するフレームメモリにおけるデータ格納形
式の一例を示す概念図である。
FIG. 5 is a conceptual diagram showing an example of a data storage format in a frame memory which constitutes a graphics subsystem that is an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10…バス、11…情報処理装置(CPU:上位装
置)、12…メモリ、13…バスコントローラ、14…
入出力装置(I/O)、15…グラフィックスサブシス
テム、16…表示装置、17…RGBアナログ表示信号
線、20…グラフィックスアクセラレータ、21…フレ
ームメモリ、22…DAコンバータ、23…フレームメ
モリアクセス信号線、24…DAコンバータアクセス制
御線、25…フレームメモリ表示読み出し信号線、30
…バスインタフェース制御部、31…DAコンバータ制
御部、32…ビデオデータ拡大縮小制御部、33…描画
命令実行部、34…フレームメモリ制御部、35…属性
データ生成部、40…バッファ/マルチプレクサ、41
…カラーパレット、42…マルチプレクサ(入力切り替
え手段)、43…ANDゲート(入力切り替え手段)、
44…ANDゲート(入力切り替え手段)、45…YU
V形式DA変換部(ディジタル・アナログ変換部)、4
6…RGB形式DA変換部(ディジタル・アナログ変換
部)、47…ミキサ(合成手段)。
10 ... Bus, 11 ... Information processing device (CPU: host device), 12 ... Memory, 13 ... Bus controller, 14 ...
Input / output device (I / O), 15 ... Graphics subsystem, 16 ... Display device, 17 ... RGB analog display signal line, 20 ... Graphics accelerator, 21 ... Frame memory, 22 ... DA converter, 23 ... Frame memory access Signal line, 24 ... DA converter access control line, 25 ... Frame memory display read signal line, 30
... bus interface control unit, 31 ... DA converter control unit, 32 ... video data scaling control unit, 33 ... drawing command execution unit, 34 ... frame memory control unit, 35 ... attribute data generation unit, 40 ... buffer / multiplexer, 41
... color palette, 42 ... multiplexer (input switching means), 43 ... AND gate (input switching means),
44 ... AND gate (input switching means), 45 ... YU
V format DA converter (digital / analog converter), 4
6 ... RGB format DA converter (digital / analog converter), 47 ... mixer (combining means).

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも上位装置から到来するディジ
タル画像データをアナログ画像データに変換して表示装
置に出力する動作を行うグラフィックスサブシステムで
あって、前記上位装置から到来する表現形式の異なる複
数種のディジタル画像データ、および複数種の前記ディ
ジタル画像データを識別する属性データが格納されるフ
レームメモリと、前記フレームメモリから読み出される
複数種の前記ディジタル画像データの各々を個別に前記
アナログ画像データに変換する複数のディジタル・アナ
ログ変換部と、前記フレームメモリから読み出される前
記属性データに基づいて複数の前記ディジタル・アナロ
グ変換部の各々に対する個々の前記ディジタル画像デー
タの入力を切り替える入力切り替え手段と、複数の前記
ディジタル・アナログ変換部から出力される前記アナロ
グ画像データを合成して前記表示装置に出力する合成手
段とを含むことを特徴とするグラフィックスサブシステ
ム。
1. A graphics subsystem for converting at least digital image data coming from a higher-level device into analog image data and outputting the analog image data to a display device, the plurality of types having different expression formats coming from the higher-level device. Of the digital image data and a frame memory storing attribute data for identifying a plurality of types of the digital image data, and a plurality of types of the digital image data read from the frame memory are individually converted into the analog image data. A plurality of digital / analog converters, input switching means for switching input of each of the digital image data to each of the plurality of digital / analog converters based on the attribute data read from the frame memory, The digital analog And a synthesizing unit for synthesizing the analog image data output from the image conversion unit and outputting the synthesized analog image data to the display device.
【請求項2】 情報処理システムにおいてグラフィック
スデータを処理および表示するグラフィックスサブシス
テムの制御方法であって、前記グラフィックスデータを
格納する複数プレーンからなるフレームメモリからの前
記グラフィックスデータの読み出し速度を、前記グラフ
ィックスサブシステムから表示装置に対して送出する速
度よりも大きくすることにより、前記フレームメモリに
存在するプレーン数で同時表示可能な色数よりも大きな
数の色数を表示可能とすることを特徴とするグラフィッ
クスサブシステムの制御方法。
2. A method of controlling a graphics subsystem for processing and displaying graphics data in an information processing system, the reading speed of the graphics data from a frame memory comprising a plurality of planes for storing the graphics data. Is set to be higher than the speed of sending from the graphics subsystem to the display device, thereby making it possible to display a larger number of colors than the number of planes present in the frame memory that can be simultaneously displayed. A method for controlling a graphics subsystem characterized by the above.
【請求項3】 前記グラフィックスサブシステム内の前
記フレームメモリに格納される前記グラフィックスデー
タは、前記表示装置に対して送出される表現形式の互い
に異なるRGB形式およびYUV形式の表示データと、
個々の前記表示データの属性をあらわす属性データとか
らなり、前記属性データに基づいて前記表示装置に送出
する個々の前記表示データの処理を動的に変更すること
を特徴とする請求項2記載のグラフィックスサブシステ
ムの制御方法。
3. The graphics data stored in the frame memory in the graphics subsystem is display data in RGB format and YUV format which are different in expression format and are sent to the display device.
3. The attribute data representing the attribute of each of the display data, and the processing of each of the display data to be sent to the display device is dynamically changed based on the attribute data. How to control the graphics subsystem.
JP6266630A 1994-10-31 1994-10-31 Graphics subsystem and control method therefor Pending JPH08129368A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6266630A JPH08129368A (en) 1994-10-31 1994-10-31 Graphics subsystem and control method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6266630A JPH08129368A (en) 1994-10-31 1994-10-31 Graphics subsystem and control method therefor

Publications (1)

Publication Number Publication Date
JPH08129368A true JPH08129368A (en) 1996-05-21

Family

ID=17433500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6266630A Pending JPH08129368A (en) 1994-10-31 1994-10-31 Graphics subsystem and control method therefor

Country Status (1)

Country Link
JP (1) JPH08129368A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005345721A (en) * 2004-06-02 2005-12-15 Seiko Epson Corp Display controller, electronic equipment, and image data supply method
JP2007251723A (en) * 2006-03-17 2007-09-27 Sanyo Electric Co Ltd Projection type video display apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005345721A (en) * 2004-06-02 2005-12-15 Seiko Epson Corp Display controller, electronic equipment, and image data supply method
JP2007251723A (en) * 2006-03-17 2007-09-27 Sanyo Electric Co Ltd Projection type video display apparatus

Similar Documents

Publication Publication Date Title
JP3166977B2 (en) Pipeline configuration of full-color computer graphics
US5577203A (en) Video processing methods
JPH09245179A (en) Computer graphic device
US5714985A (en) Image processing system capable of high-speed and high-resolution image synthesis
EP0951694B1 (en) Method and apparatus for using interpolation line buffers as pixel look up tables
JP2005077522A (en) Image processor and image processing method
TWI240221B (en) Memory access device, semiconductor device, memory access method and recording medium
JPH08129368A (en) Graphics subsystem and control method therefor
JPH1069548A (en) Computer graphics system
JP2608275B2 (en) Image processing device
JPH07182512A (en) Graphics display processor
JP3862976B2 (en) Display mechanism
JP2005266792A (en) Memory efficient method and apparatus for displaying large overlaid camera image
JP3704999B2 (en) Display device and display method
US6421059B1 (en) Apparatus and method for rendering characters into a memory
JP2508544B2 (en) Graphic display device
JP3024622B2 (en) Image processing device
US6744439B1 (en) Reconfigurable color converter
JPH0352066B2 (en)
JP2000172242A (en) Image display control device
JP3017003B2 (en) Image processing device
JP2993745B2 (en) Frame memory
JPH10124039A (en) Graphic display device
JPH06274155A (en) Composing display device for picture
JPH10274974A (en) Image display controller