JPH0812647B2 - Peripheral device test method - Google Patents

Peripheral device test method

Info

Publication number
JPH0812647B2
JPH0812647B2 JP62013317A JP1331787A JPH0812647B2 JP H0812647 B2 JPH0812647 B2 JP H0812647B2 JP 62013317 A JP62013317 A JP 62013317A JP 1331787 A JP1331787 A JP 1331787A JP H0812647 B2 JPH0812647 B2 JP H0812647B2
Authority
JP
Japan
Prior art keywords
channel
test
control table
devices
pointer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62013317A
Other languages
Japanese (ja)
Other versions
JPS63182760A (en
Inventor
八太力 武末
健 大賀
久 田丸
立 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62013317A priority Critical patent/JPH0812647B2/en
Publication of JPS63182760A publication Critical patent/JPS63182760A/en
Publication of JPH0812647B2 publication Critical patent/JPH0812647B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、中央処理装置、主記憶装置、チャネル制御
装置及びI/O装置で構成される情報処理システムに係
り、特に、複数のI/O装置に対する試験を効率よく行う
ことを可能とした周辺装置の試験方法に関する。
The present invention relates to an information processing system including a central processing unit, a main storage device, a channel control device, and an I / O device, and more particularly to a plurality of I / O devices. The present invention relates to a test method for peripheral devices that enables efficient testing of O devices.

〔従来の技術〕[Conventional technology]

情報処理システムの評価及び保守を目的とする試験
は、情報処理システムに接続される各種I/O装置を効率
よく多重動作させ、短時間に目的とするテストを実施す
る必要がある。
In the test for the purpose of evaluation and maintenance of the information processing system, various I / O devices connected to the information processing system must be efficiently operated in multiple operations and the intended test must be performed in a short time.

このため、この種テストは、一般に、I/O装置に対す
る起動順序を管理するスケジユーラ及び個々のI/O装置
の状態情報を格納するI/O制御テーブルを持つて行われ
ている。
For this reason, this kind of test is generally performed by using a scheduler that manages the boot order of I / O devices and an I / O control table that stores state information of each I / O device.

このようなI/O装置に対する試験に関する従来技術と
して、例えば、特開昭60−72037号公報、特開昭60−112
165号公報等に記載された技術が知られている。これら
の従来技術は、I/O装置対応のI/O制御テーブルに従って
シーケンシャルにI/O装置の試験を行い、または、乱数
によつて任意の1つを決定することによりI/O装置の試
験を行うものである。
As a conventional technique for testing such an I / O device, for example, JP-A-60-72037 and JP-A-60-112.
Techniques described in Japanese Patent No. 165, etc. are known. These conventional techniques test the I / O device sequentially according to the I / O control table corresponding to the I / O device, or test the I / O device by determining any one by using a random number. Is to do.

〔本発明が解決しようとする問題点〕[Problems to be Solved by the Present Invention]

I/O装置の台数が増加する傾向にある近年の情報処理
システムを試験する場合、前述のシーケンシャルに試験
を行う従来技術は、同一チャネル内の複数のI/O装置の
試験を行う場合、1階の試験で、そのチャネル内の上位
のI/O装置から順次試験を行い、ビジーのI/O装置につい
ては試験を行わず、また、途中でその回の試験時間が終
了すると、それより下位のI/O装置の試験を行わずにそ
の回の試験を終了し、そして、次の回の試験時、再び、
上位のI/O装置から試験を開始する。その結果、この従
来技術は、チャネルに接続されるI/O装置群の先頭に位
置するI/O装置ほど試験が行われる頻度が増加し、逆
に、最下位のI/O装置に対する試験が全く行われない場
合が生じるという問題点を有している。また、乱数によ
つてサービスを行う従来技術は、その処理のために多重
度が低下し、システムの利用効率を低下させ、短時間に
各I/O装置に対する全てのテスト項目を消化する確実性
が望めないという問題点を有する。
When testing a recent information processing system in which the number of I / O devices tends to increase, the conventional technique of performing the above-described sequential test is one in which a plurality of I / O devices in the same channel are tested. In the test on the first floor, the I / O devices in the higher order in the channel are sequentially tested, and the busy I / O devices are not tested. End the test without performing the I / O device test, and again during the next test,
Start the test from the host I / O device. As a result, in this conventional technique, the test frequency increases as the I / O device located at the head of the I / O device group connected to the channel increases, and conversely, the test for the lowest I / O device is performed. It has a problem that it may not be performed at all. In addition, the conventional technology that provides services using random numbers reduces the multiplicity due to the processing, reduces the system utilization efficiency, and ensures that all test items for each I / O device are consumed in a short time. There is a problem that can not be expected.

本発明の目的は、前述の従来技術の問題点を解決し、
多重度を低下させることなく、全てのI/O装置に対する
確実なサービスを短時間で行うことができるI/O装置等
の周辺装置の試験方法を提供することにある。
The object of the present invention is to solve the above-mentioned problems of the prior art,
An object of the present invention is to provide a test method for peripheral devices such as I / O devices that can perform reliable service to all I / O devices in a short time without reducing the multiplicity.

〔問題点を解決するための手段〕[Means for solving problems]

本発明によれば、前記目的は、中央処理装置、主記憶
装置、チャネル制御装置を備え、チャネルを介してI/O
装置等の各種周辺装置の試験を行う情報処理システムに
おいて、複数のチャネルと1対1に対応し、そのチャネ
ルに接続されたI/O装置の中で最初に試験を行うI/O装置
を示すI/O優先サービスポインタを有するチャネル制御
テーブルと、複数のI/O装置と1対1に対応し、そのI/O
装置の試験頻度を示すI/O試験頻度情報を有するI/O制御
テーブルとを備え、I/O装置の試験時、前記チャネルテ
ーブルの1つを決定後、前記I/O優先サービスポインタ
が示すI/O制御テーブルから順次シーケンシャルにI/O装
置の試験を行い、この試験中に、前記I/O優先サービス
ポインタを、同一のチャネルに接続される複数のI/O装
置の中で最も小さいI/O試験頻度情報を有するI/O制御テ
ーブルを示すように書替えることにより達成される。
According to the invention, said object comprises a central processing unit, a main memory unit, a channel control unit, and I / O via a channel.
In an information processing system that tests various peripheral devices such as devices, the I / O device that corresponds to multiple channels one-to-one and is the first I / O device to be tested is shown. A channel control table having an I / O priority service pointer and one-to-one correspondence with a plurality of I / O devices
An I / O control table having I / O test frequency information indicating the test frequency of the device, and at the time of testing the I / O device, after determining one of the channel tables, the I / O priority service pointer indicates The I / O device is tested sequentially from the I / O control table, and during this test, the I / O priority service pointer is the smallest among a plurality of I / O devices connected to the same channel. This is accomplished by rewriting to show the I / O control table with I / O test frequency information.

〔作用〕[Action]

チャネル制御テーブルに設けられたI/O優先サービス
ポインタは、常にそのチャネルに接続されているI/O装
置の中の最も試験頻度の低いI/O装置を示している。従
つて、スケジユーラは、I/O装置試験の開始時にこのI/O
優先サービスポインタにより指示されているI/O装置か
ら試験を開始することができ、同一チャネルに接続され
ている全てのI/O装置を均等に短時間でサービスするこ
とが可能となる。
The I / O priority service pointer provided in the channel control table always indicates the I / O device with the lowest test frequency among the I / O devices connected to the channel. Therefore, at the beginning of the I / O equipment test, the schedule
The test can be started from the I / O device designated by the priority service pointer, and all I / O devices connected to the same channel can be equally serviced in a short time.

〔実施例〕〔Example〕

以下、本発明による周辺装置の試験方法の一実施例を
図面により詳細に説明する。
Hereinafter, an embodiment of a method for testing a peripheral device according to the present invention will be described in detail with reference to the drawings.

第1図は本発明の周辺装置の試験方法が適用される情
報処理システムの一例の構成図、第2図はチャネル及び
I/O装置と1対1に対応したテーブルの接続図、第3図
はチャネル制御テーブルとI/O制御テーブルの構成図、
第4図は本発明の動作を説明するスケジユーラのフロー
チヤートである。第1図〜第3図において、1は中央処
理装置、2は主記憶装置、3はチャネル制御装置、31〜
3nはチャネル、311〜31nはI/O制御装置、3111〜31nnはI
/O装置、T31〜T3nはチャネル制御テーブル、T3111〜T31
nnはI/O制御テーブル、41はチャネルアドレス、42はI/O
優先サービスポインタ、43、52はI/Oサービスカウン
タ、44はチャネル制御テーブルポインタ、51はI/O装置
アドレス、53はI/O制御テーブルポインタである。
FIG. 1 is a block diagram of an example of an information processing system to which the peripheral device testing method of the present invention is applied, and FIG.
Connection diagram of I / O device and one-to-one correspondence table, Fig. 3 is a block diagram of channel control table and I / O control table,
FIG. 4 is a schedule chart of the scheduler for explaining the operation of the present invention. 1 to 3, 1 is a central processing unit, 2 is a main memory, 3 is a channel controller, 31-
3n is a channel, 311 to 31n are I / O controllers, 3111 to 31nn are I
/ O device, T31 to T3n are channel control tables, T3111 to T31
nn is I / O control table, 41 is channel address, 42 is I / O
Priority service pointers, 43 and 52 are I / O service counters, 44 is a channel control table pointer, 51 is an I / O device address, and 53 is an I / O control table pointer.

本発明が適用される情報処理システムは、第1図に示
すように、複数のI/O装置3111〜311n、3121〜312n、…
…31n1〜31nnが夫々対応する複数のI/O制御装置311〜31
nに接続され、これらのI/O制御装置311〜31nがチャネル
31を介してチャネル制御装置3に接続され、さらに、チ
ャネル制御装置3が中央処理装置1と主記憶装置2に接
続されて構成されている。チャネル32〜3nには、チャネ
ル31と同様にI/O制御装置、I/O装置が接続されている
が、説明の便宜上省略してある。
As shown in FIG. 1, an information processing system to which the present invention is applied includes a plurality of I / O devices 3111 to 311n, 3121 to 312n, ...
... A plurality of I / O control devices 311 to 31 to which 31n1 to 31nn correspond, respectively.
connected to n and these I / O controllers 311 to 31n are channels
It is configured to be connected to the channel control device 3 via 31 and further connected to the central processing unit 1 and the main storage device 2. An I / O control device and an I / O device are connected to the channels 32 to 3n similarly to the channel 31, but they are omitted for convenience of description.

第1図に示す計算機システムを構成するチャネル31〜
3n、I/O装置3111〜31nnに対応して作成されるチャネル
制御テーブルT31〜T3n、I/O制御テーブルT3111〜T31nn
は、夫々内部に設けられるポインタにより、第2図に示
すように相互にループ状になるように接続され、チャネ
ル制御テーブルT31とI/O制御テーブルT3111〜T31nnと
は、チャネルとI/O装置の接続と同一の構成となるよう
に接続されている。
Channels 31 to 31 constituting the computer system shown in FIG.
Channel control tables T31 to T3n and I / O control tables T3111 to T31nn created for 3n and I / O devices 3111 to 31nn
Are connected to each other in a loop as shown in FIG. 2 by pointers provided inside, respectively. The channel control table T31 and the I / O control tables T3111 to T31nn are the channels and the I / O devices. Are connected so as to have the same configuration as the connection of.

チャネル制御テーブルT31〜T3nとI/O制御テーブルT31
11〜T31nnの構成が第3図に示されており、チャネル制
御テーブルT31〜T3nは、チャネルが動作可能かどうかを
チャネル命令語によつて調べるために必要なチャネルア
ドレス41、I/O装置を優先して試験するために必要なI/O
優先サービスポインタ42、このI/O優先サービスポイン
タ42を効率よく切替えるために必要な初期値allX“FF"
(最大値)を有するI/Oサービスカウンタ43、及び次の
チャネル制御テーブルを示すチャネルテーブルポインタ
44を含んで構成される。I/O制御テーブルT3111〜T31nn
は、I/O装置アドレス51、アドレス装置を試験できた回
数をサービス頻度情報として示す初期値all0のI/Oサー
ビスカウンタ52及び次のI/O制御テーブルを示すI/O制御
テーブルポインタ53を含んで構成される。
Channel control tables T31 to T3n and I / O control table T31
The structure of 11 to T31nn is shown in FIG. 3, and the channel control table T31 to T3n shows the channel address 41 and I / O device necessary for checking whether or not the channel is operable by the channel command. I / O required for priority testing
Priority service pointer 42, initial value allX “FF” required to switch this I / O priority service pointer 42 efficiently
I / O service counter 43 having (maximum value), and channel table pointer indicating the next channel control table
It is composed of 44. I / O control table T3111 to T31nn
Is an I / O device address 51, an I / O service counter 52 having an initial value all0 indicating the number of times the address device can be tested as service frequency information, and an I / O control table pointer 53 indicating the next I / O control table. It is configured to include.

前述した第2図に示すI/O制御テーブルT3111〜T31nn
の接続情報は、第1図のI/O装置3111〜31nnと、I/O制御
装置311〜31nを含む接続構成と一致していないが、各I/
O制御テーブル内のI/O装置アドレス51に夫々のI/O装置
が接続されているI/O制御装置のアドレスを含んでお
り、両者は、同一の接続構成となる。
The I / O control tables T3111 to T31nn shown in FIG. 2 described above.
1 does not match the connection configuration including the I / O devices 3111 to 31nn and the I / O control devices 311 to 31n in FIG.
The I / O device address 51 in the O control table includes the address of the I / O control device to which each I / O device is connected, and both have the same connection configuration.

このように構成された本発明の一実施例の動作を第4
図に示すフローチャートにより説明する。
The operation of the embodiment of the present invention thus constructed will be described below.
This will be described with reference to the flowchart shown in the figure.

(1)まず、I/O装置の試験開始に先立って、先頭のチ
ャネルテーブルを求め、チャネル命令語を用いてチャネ
ルが動作可能か否かを調べる(処理S1,S2)。
(1) First, prior to starting the test of the I / O device, the head channel table is obtained, and it is checked whether or not the channel is operable by using the channel command word (processes S1, S2).

(2)もし、チャネルが動作可能であれば、そのチャネ
ルに対応するチャネル制御テーブル内のI/O優先サービ
スポインタで示されるI/O制御テーブルを求め、そのI/O
制御テーブル内の制御フラグにより、そのI/O装置に対
し試験を実行するか否かの判定を行う。すなわち、I/O
装置が動作中である場合や、結果のチエツクが未処理等
の条件であれば試験は行われない(処理S3,S4)。
(2) If the channel is operable, the I / O control table indicated by the I / O priority service pointer in the channel control table corresponding to the channel is obtained, and the I / O
The control flag in the control table is used to determine whether or not to execute the test for the I / O device. That is, I / O
If the device is in operation or if the resulting check is unprocessed, the test is not performed (process S3, S4).

(3)試験条件が成立すれば、チャネルコマンド・ワー
ド、データの作成等の試験のための準備を行い、試験を
実行するためにI/O命令を実行し、I/O装置の各種テスト
を行う(処理S5)。
(3) If the test conditions are met, prepare for the test such as creating channel command words and data, execute I / O commands to execute the test, and perform various tests of the I / O device. Perform (process S5).

(4)試験が成功すれば、そのI/O制御テーブル内のI/O
サービスカウンタ52を更新する(処理S6,S8)。
(4) If the test is successful, the I / O in the I / O control table
The service counter 52 is updated (processing S6, S8).

(5)試験がビジーにより受けられなかつた場合、チャ
ネル制御テーブル内のI/O優先サービスポインタを当該I
/O制御テーブルに向けるか否か決定するため、チャネル
制御テーブル内のI/Oサービスカウンタ43の値と当該I/O
制御テーブル内のI/Oサービスカウンタ52の値とを比較
する(処理S6,S7)。
(5) If the test cannot be accepted due to being busy, the I / O priority service pointer in the channel control table is set to the I
The value of the I / O service counter 43 in the channel control table and the relevant I / O to determine whether to direct to the I / O control table.
The value of the I / O service counter 52 in the control table is compared (processing S6, S7).

(6)もし、当該I/O制御テーブル内のI/Oサービスカウ
ンタの値が小さければ、当該I/Oサービスカウンタ52の
値をチャネル制御テーブル内のI/Oサービスカウンタ43
に設定するとともに、I/O優先サービスポインタ42を当
該1/O制御テーブルに切替える(処理S9,S11)。
(6) If the value of the I / O service counter in the I / O control table is small, the value of the I / O service counter 52 is set to the I / O service counter 43 in the channel control table.
And the I / O priority service pointer 42 is switched to the 1 / O control table (process S9, S11).

(7)試験が成功した場合も失敗した場合も、I/O制御
テーブルポインタ53により次のI/O制御テーブルを求
め、同一のチャネル制御テーブルに接続されている全て
のI/O制御テーブルに示されているI/O装置の試験が一巡
するまで前述の処理S4以降を繰返し実行する(処理S12,
S13,S4……)。
(7) Whether the test succeeds or fails, the next I / O control table is obtained by the I / O control table pointer 53, and all I / O control tables connected to the same channel control table are obtained. The above-mentioned processing S4 and subsequent steps are repeatedly executed until the test of the I / O device shown is completed (processing S12,
S13, S4 ……).

(8)1つのチャネル制御テーブルに接続された全ての
I/O制御テーブルの処理が終了すると、チャネル制御テ
ーブルポインタ44により次のチャネルテーブルを求め、
処理S2以降を繰返し実行することにより全てのチャネル
制御テーブルの処理を終了する(処理S14,S15,S2…
…)。
(8) All channels connected to one channel control table
When the processing of the I / O control table is completed, the next channel table is obtained by the channel control table pointer 44,
The processing of all the channel control tables is ended by repeatedly executing the processing S2 and the subsequent steps (processing S14, S15, S2 ...
…).

前述した動作は、上位の親装置等からの指示により、
必要に応じて、あるいは所定時間毎に繰返し実行され
る。処理S7〜S11により、チャネルに接続される複数のI
/O装置のうち、最も試験頻度の少ないI/O装置を優先し
て試験する様に、優先サービスポインタが切替えられて
いるので、次回の動作では、処理S3により、この最も試
験頻度の少ないI/O装置を優先して試験することが可能
となる。
The above-mentioned operations are
It is repeatedly executed as necessary or at predetermined time intervals. By the processes S7 to S11, a plurality of I's connected to the channel
Of the / O devices, the priority service pointer is switched so that the I / O device with the lowest test frequency is tested first, so in the next operation, the I / O device with the lowest test frequency will be processed in step S3. It is possible to test the / O device with priority.

以上、本発明の一実施例の構成と動作を説明したが、
第3図に示したチャネル制御テーブル及びI/O制御テー
ブル内のI/Oサービスカウンタ43,52は、I/O試験時間の
蓄積情報としてもよい。この場合、第4図のフローチャ
ートにおける処理S7,S9,S10のI/Oサービスカウンタは、
I/O試験時間の蓄積情報に置き替えられることになり、
処理S8は、I/O試験時間の退避処理となり、I/O動作終了
検出時にI/O試験時間を蓄積する処理となる。
The configuration and operation of one embodiment of the present invention has been described above.
The I / O service counters 43 and 52 in the channel control table and the I / O control table shown in FIG. 3 may be used as the accumulated information of the I / O test time. In this case, the I / O service counters of the processes S7, S9, S10 in the flowchart of FIG.
It will be replaced by the accumulated information of I / O test time,
The process S8 is a process of saving the I / O test time, and is a process of accumulating the I / O test time when the end of the I / O operation is detected.

また、第2図に示すI/O制御テーブルは、必ずしもル
ープを形成する必要はなく、スケジユーラで一巡の試験
ができるものであればよい。
Further, the I / O control table shown in FIG. 2 does not necessarily need to form a loop, and may be any one that allows a single round of test with a scheduler.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明によれば、チャネルに接
続されている複数のI/O装置の中の試験頻度の最も少な
いI/O装置を、次回の試験時に、優先して試験を行うI/O
装置として設定しておき、次回の試験時にこの試験頻度
の最も少ないI/O装置からシーケンシャル試験を行うよ
うにしているので、全てのI/O装置に対してほぼ均等
に、短時間のうちに目的とするテストを行うことが可能
となり、情報処理システムの正常性の確認、障害検出時
間の短縮に大きな効果を奏する。
As described above, according to the present invention, the I / O device having the least test frequency among the plurality of I / O devices connected to the channel is preferentially tested in the next test. / O
Since it is set as a device and the sequential test is performed from the I / O device with the lowest test frequency at the next test, it is almost even for all I / O devices in a short time. It is possible to perform the intended test, which is very effective in confirming the normality of the information processing system and shortening the failure detection time.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の周辺装置の試験方法が適用される情報
処理システムの一例の構成図、第2図はチャネル及びI/
O装置と1対1に対応したテーブルの接続図、第3図は
チャネル制御テーブルとI/O制御テーブルの構成図、第
4図は本発明の動作を説明するスケジユーラのフローチ
ャートである。 1……中央処理装置、2……主記憶装置、3……チャネ
ル制御装置、31〜3n……チャネル、311〜31n……I/O制
御装置、3111〜31nn……I/O装置、T31〜T3n……チャネ
ル制御テーブル、T3111〜T31nn……I/O制御テーブル、4
1……チャネルアドレス、42……I/O優先サービスポイン
タ、43,52……I/Oサービスカウンタ、44……チャネル制
御テーブルポインタ、51……I/O装置アドレス、53……I
/O制御テーブルポインタ。
FIG. 1 is a block diagram of an example of an information processing system to which the peripheral device testing method of the present invention is applied, and FIG.
FIG. 3 is a connection diagram of O-devices and tables corresponding to one-to-one correspondence, FIG. 3 is a block diagram of a channel control table and an I / O control table, and FIG. 1 ... Central processing unit, 2 ... Main storage unit, 3 ... Channel control unit, 31-3n ... Channel, 311-31n ... I / O control unit, 3111-31nn ... I / O unit, T31 ~ T3n …… Channel control table, T3111 to T31nn …… I / O control table, 4
1 …… Channel address, 42 …… I / O priority service pointer, 43,52 …… I / O service counter, 44 …… Channel control table pointer, 51 …… I / O device address, 53 …… I
/ O control table pointer.

フロントページの続き (72)発明者 大賀 健 神奈川県秦野市堀山下1番地 株式会社日 立製作所神奈川工場内 (72)発明者 田丸 久 神奈川県秦野市堀山下1番地 日立コンピ ユータエンジニアリング株式会社内 (72)発明者 山本 立 神奈川県秦野市堀山下1番地 株式会社日 立コンピユータエレクトロニクス内Front page continued (72) Inventor Ken Oga 1 Horiyamashita, Horiyamashita, Hadano, Kanagawa Pref., Inside the Kanagawa Plant, Hiritsu Manufacturing Co., Ltd. (72) Hisashi Tamaru, 1st, Horiyamashita, Hadano, Hadano, Kanagawa 72) Inventor Tate Yamamoto 1st Horiyamashita, Hadano City, Kanagawa Prefecture

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】中央処理装置、主記憶装置、チャネル制御
装置を備え、チャネルを介してI/O装置等の各種周辺装
置の試験を行う情報処理システムにおいて、複数のチャ
ネルと1対1に対応し、そのチャネルに接続されたI/O
装置の中で最初に試験を行うI/O装置を示すI/O優先サー
ビスポインタを有するチャネル制御テーブルと、複数の
I/O装置と1対1に対応し、そのI/O装置の試験頻度を示
すI/O試験頻度情報を有するI/O制御テーブルとを備え、
I/O装置の試験時、前記チャネル制御テーブルの1つを
決定後、前記I/O優先サービスポインタが示すI/O制御テ
ーブルから順次シーケンシャルにI/O装置の試験を行
い、この試験中に、前記I/O優先サービスポインタを、
同一のチャネルに接続される複数のI/O装置の中で最も
小さいI/O試験頻度情報を有するI/O制御テーブルを示す
ように書替えることを特徴とする周辺装置の試験方法。
1. An information processing system, comprising a central processing unit, a main memory unit, and a channel control unit, for testing various peripheral devices such as I / O devices via channels, corresponding to a plurality of channels in a one-to-one correspondence. And the I / O connected to that channel
A channel control table with an I / O priority service pointer that points to the first I / O device to test in the device, and
An I / O control table that has one-to-one correspondence with an I / O device and has I / O test frequency information indicating the test frequency of the I / O device,
During testing of the I / O device, after determining one of the channel control tables, the I / O device is tested sequentially and sequentially from the I / O control table indicated by the I / O priority service pointer. , The I / O priority service pointer,
A test method for a peripheral device, which is rewritten to show an I / O control table having the smallest I / O test frequency information among a plurality of I / O devices connected to the same channel.
JP62013317A 1987-01-24 1987-01-24 Peripheral device test method Expired - Lifetime JPH0812647B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62013317A JPH0812647B2 (en) 1987-01-24 1987-01-24 Peripheral device test method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62013317A JPH0812647B2 (en) 1987-01-24 1987-01-24 Peripheral device test method

Publications (2)

Publication Number Publication Date
JPS63182760A JPS63182760A (en) 1988-07-28
JPH0812647B2 true JPH0812647B2 (en) 1996-02-07

Family

ID=11829794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62013317A Expired - Lifetime JPH0812647B2 (en) 1987-01-24 1987-01-24 Peripheral device test method

Country Status (1)

Country Link
JP (1) JPH0812647B2 (en)

Also Published As

Publication number Publication date
JPS63182760A (en) 1988-07-28

Similar Documents

Publication Publication Date Title
US4802164A (en) Method and apparatus for testing a multi-processor system
US20030014693A1 (en) Failure isolation in a distributed processing system employing relative location information
US7174359B1 (en) Apparatus and methods for sequentially scheduling a plurality of commands in a processing environment which executes commands concurrently
JPH0812647B2 (en) Peripheral device test method
JP2551939B2 (en) IC test equipment
JPH0944375A (en) Automatic test item selection system for test program
CN113238862B (en) Distributed task scheduling method and device
JPH10135299A (en) Method and system for self-diagnosis
JPH1040124A (en) Execution control method for diagnostic program
US20220382635A1 (en) Method and apparatus for processing transaction
JP2957711B2 (en) Scheduling method
JP3454747B2 (en) Empty buffer management method
JPH02259840A (en) Information processor
JPH0697990A (en) Communication line monitoring device
JP2901786B2 (en) Schedule creation device
CN113687987A (en) Virtualization platform-based host resource synchronization method, system and device
JPH07248810A (en) Numerical controller
JPS6220579B2 (en)
JPH07319929A (en) Device for verifying logic of integrated circuit
CN117745202A (en) Business process processing method and device
JPH04266131A (en) Heavy load test system for information processor
JPH01211041A (en) Multi-processor system capable of multiplex diagnosis
JPS6398764A (en) File recovery system for multi-computer system
JPH01258138A (en) System for testing central processing unit
JPH03240155A (en) Work station control system

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term