JPH08125551A - Error correction system - Google Patents
Error correction systemInfo
- Publication number
- JPH08125551A JPH08125551A JP26374394A JP26374394A JPH08125551A JP H08125551 A JPH08125551 A JP H08125551A JP 26374394 A JP26374394 A JP 26374394A JP 26374394 A JP26374394 A JP 26374394A JP H08125551 A JPH08125551 A JP H08125551A
- Authority
- JP
- Japan
- Prior art keywords
- code word
- codeword
- start pulse
- input
- word length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は誤り訂正方式に関し、特
に誤り訂正における同期はずれの際に生ずる誤訂正防止
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an error correction system, and more particularly to prevention of erroneous correction occurring when synchronization is lost in error correction.
【０００２】[0002]
【従来の技術】この種の従来例について図面を参照して
説明する。2. Description of the Related Art A conventional example of this type will be described with reference to the drawings.
【０００３】図４は従来例を示すブロック図、図５は従
来例における正常入力時の誤り訂正の処理行程タイミン
グを示す図、図６は従来例における異常入力時の誤り訂
正の処理行程タイミングを示す図、図７は従来例におけ
る異常入力時の誤訂正を防ぐ誤り訂正の処理行程タイミ
ングを示す図である。FIG. 4 is a block diagram showing a conventional example, FIG. 5 is a diagram showing a processing step timing of error correction at the time of normal input in the conventional example, and FIG. 6 is a processing step timing of error correction at the time of abnormal input in the conventional example. FIG. 7 and FIG. 7 are diagrams showing error correction process step timings for preventing erroneous correction at the time of abnormal input in the conventional example.
【０００４】図４において、従来例における誤り訂正復
号器では、連続的に入力される複数の符号語をリアルタ
イムで処理する必要があるため、内部処理を五つの処理
行程によるパイプライン処理で構成している。In FIG. 4, since the error correction decoder in the conventional example needs to process a plurality of consecutively input codewords in real time, the internal processing is constructed by a pipeline processing by five processing steps. ing.
【０００５】即ち、入力した符号語のシンドローム演算
をシンドローム演算部３２で行う処理行程Ｓ1 と、処理
行程Ｓ1 の出力に対し誤り数値・位置多項式を求める演
算を誤り数値・位置多項式演算部３３で行う処理行程Ｓ
2 と、処理行程Ｓ2 の出力信号に対しエラーロケーショ
ン・エラーパターン演算をエラーロケーション・エラー
パターン演算部３４で行う処理行程Ｓ3 と、処理行程Ｓ
3 の出力信号を基に訂正の判定を訂正判定部３５で行う
処理行程Ｓ4 と、処理行程Ｓ4 の出力信号に対し符号語
・符号語同期遅延部３６で４符号語長分遅延させた符号
語及び符号語同期信号と、エラーフラグ生成部３９から
の誤訂正を防ぐためのエラーフラグとを入力して訂正部
３７で訂正を行う処理行程Ｓ5 とを有して構成してい
る。処理行程Ｓ1 〜Ｓ5 のそれぞれのスタートは符号語
の先頭を示す外部からの符号語同期信号、即ちスタート
パルスで開始され、そのスタートパルスは通常、等間隔
（Ｔ）で入力されている。That is, a process S 1 in which the syndrome calculation of the input codeword is performed by the syndrome calculator 32, and an error value / position polynomial calculator 33 is used to calculate an error value / position polynomial for the output of the process S 1. Process S to be performed in
2 and processing step S 3 in which the error location / error pattern calculation is performed by the error location / error pattern calculation unit 34 on the output signal of the processing step S 2 , and the processing step S 3.
3 and the processing step S 4 to judge the correct output signal based on at correction determining unit 35, the code words and code word synchronization delay unit 36 is delayed 4 codeword length fraction relative to the output signal of the processing step S 4 A processing step S 5 in which a code word, a code word synchronization signal, and an error flag for preventing erroneous correction from the error flag generation unit 39 are input and correction is performed by the correction unit 37 is configured. The start of each of the processing steps S 1 to S 5 is started by a code word synchronizing signal from the outside indicating the beginning of the code word, that is, a start pulse, and the start pulse is normally input at equal intervals (T).
【０００６】図５は従来例における正常時のパイプライ
ン処理の流れを示したものであり、符号語は処理行程
Ｓ1 〜Ｓ5 の各部共、演算を開始するスタートパルスが
等間隔で入力されており、正しくパイプライン処理され
訂正が行われる。FIG. 5 shows a flow of pipeline processing in a conventional case at a normal time. In the code word, start pulses for starting calculation are input at equal intervals in each part of the processing steps S 1 to S 5. Therefore, the pipeline processing is correctly performed and the correction is performed.
【０００７】図６は従来例における異常時のパイプライ
ン処理を示したものである。FIG. 6 shows a pipeline process at the time of abnormality in the conventional example.
【０００８】図６においては、処理行程Ｓ5 での符号語
同期信号の周期ＴがＴｅ（Ｔｅ〈Ｔ）となって同期はず
れ等により、符号語が早く検出され、符号語が短く
なってしまったものである。その結果、符号語は処理
行程Ｓ5 の訂正部３７において短くなった分後半の符号
語の訂正ができなくなり、符号語は処理行程Ｓ4 の訂
正判定部３５で判定し損ねる恐れがあり、また、符号語
は処理行程Ｓ3 のエラーロケーション・エラーパター
ン演算部３４で、符号語は処理行程Ｓ2 の誤り数値・
誤り位置多項式演算部３３で演算が途中になり、そし
て、符号語も処理行程Ｓ1 のシンドローム演算部３２
で正しいシンドロームを求められなくなる。また、仮に
処理行程Ｓ1 〜Ｓ4 までの訂正行程が正しく行われたと
しても、符号語の遅延量は４符号語長分固定となってい
ることから、符号語は、符号語のスタートパルス位
置には出力されず、符号語〜も符号語以降等間隔
で入力される符号語同期信号と位相があわなくなり、結
果的に正しい訂正が行われなくなっている。これらのこ
とから、符号語〜は正しい演算、訂正ができなくな
り、誤訂正を起こしていた。In FIG. 6, the cycle T of the code word synchronizing signal in the processing step S 5 becomes Te (Te <T), and the code word is detected early due to loss of synchronization and the code word is shortened. It is a thing. As a result, since the code word has become shorter in the correction unit 37 of the processing step S 5 , it is not possible to correct the latter half of the code word, and there is a risk that the code word may be missed by the correction determination unit 35 of the processing step S 4. , The code word is the error location / error pattern operation unit 34 of the processing step S 3 , and the code word is the error numerical value of the processing step S 2.
The error locator polynomial calculation unit 33 is in the middle of calculation, and the code word is also the syndrome calculation unit 32 of the processing step S 1.
Then you can't ask for the correct syndrome. Further, even if the correction process until the process step S 1 to S 4 has been correctly performed, the delay amount of the code word from the fact that a 4 code word length min fixed code word, the code word of the start pulse The code word is not output to the position, and the code word and the code word are not in phase with the code word synchronization signal input at equal intervals after the code word. As a result, correct correction cannot be performed. For these reasons, the correct operation and correction cannot be performed on the codeword ~, resulting in erroneous correction.
【０００９】そこで、エラーフラグ生成部３９によって
異常時のパイプライン処理に対し起こしていた誤訂正を
防いでいた。Therefore, the error flag generating unit 39 prevents the erroneous correction that has occurred in the pipeline processing at the time of abnormality.
【００１０】図４及び図７において、各符号語に対しパ
ルス追い越し検出回路４１へ符号語の始まりを示すスタ
ートパルスａと、スタートパルスａからエンドパルス発
生回路４０がカウントして生成する符号語の終わりを示
すエンドパルスｂを供給する。正常なパイプライン処理
が行える時はこのスタートパルスａとエンドパルスｂは
必ず交互又は同位相で供給されるが、異常時にはスター
トパルスａがエンドパルスｂを追い越して２回続けて供
給されることになる。パルス追い越し検出回路４１は、
スタートパルスａの立ち上がりがエンドパルスｂの立ち
下がりを追い越したのを検出した場合、追い越したスタ
ートパルスａの立ち上がりタイミングをフラグ発生回路
４２へ通知し、追い越したスタートパルスｃの立ち上が
り位置から、訂正に要する同期ブロック長に渡ってエラ
ーフラグｄを出力させる。それにより、エラーフラグｄ
のパルス立ち上がりの間、訂正を行わず、次段の行程で
の補間などの処理に任せることにより、符号語〜の
誤訂正を防いでいる。In FIG. 4 and FIG. 7, for each code word, a start pulse a indicating the beginning of the code word to the pulse overtaking detection circuit 41 and a code word generated by the end pulse generation circuit 40 counting from the start pulse a An end pulse b indicating the end is supplied. When normal pipeline processing can be performed, the start pulse a and the end pulse b are always supplied alternately or in the same phase, but when abnormal, the start pulse a overtakes the end pulse b and is supplied twice in succession. Become. The pulse overtaking detection circuit 41 is
When it is detected that the rising edge of the start pulse a has overtaken the falling edge of the end pulse b, the rising timing of the overtaking start pulse a is notified to the flag generating circuit 42, and the rising position of the overtaking start pulse c is corrected. The error flag d is output over the required synchronization block length. As a result, the error flag d
During the rising edge of the pulse, the correction is not performed, but the processing such as interpolation in the next step is left to prevent the erroneous correction of the code word.
【００１１】尚、この従来例におけるエラーフラグ生成
部３９は特願平５−１１３５６６号から記載したもので
ある。The error flag generator 39 in this conventional example is described in Japanese Patent Application No. 5-113566.
【００１２】[0012]
【発明が解決しようとする課題】この従来の誤り訂正方
式は、符号語同期信号が何らかの原因ではずれた時、ス
タートパルスがエンドパルスを追い越してから訂正に要
する同期ブロック長に渡ってエラーフラグを出力させ、
訂正を行わず次段での処理に任せることは、訂正できる
符号語も訂正不能にしており、画像データであれば画質
劣化の原因となってしまうという問題点があった。In this conventional error correction system, when the code word synchronization signal is deviated for some reason, the start pulse overtakes the end pulse and then the error flag is set over the synchronization block length required for correction. Output
If the processing is performed in the next stage without correction, even a correctable codeword is made uncorrectable, and there is a problem that image data deteriorates in image quality.
【００１３】本発明の目的は、符号語のように正しい
符号語として成り立っていないものだけを訂正不能と判
断して符号語をそのまま出力し、更にフラグを出力して
次段の処理に任せるのが最適であり、それ以外の符号語
〜のように今まで正しい符号語であっても訂正不能
としてきたものは、通常の訂正行程を経て、それぞれの
判断結果に従った処理が行われるようにする誤り訂正方
式を提供する。An object of the present invention is to judge only uncorrectable codewords such as codewords as uncorrectable, to output the codewords as they are, and to output a flag to the next process. Is the optimum, and other correct codewords such as ~ that have been uncorrectable until now are processed according to their respective judgment results through the normal correction process. An error correction method is provided.
【００１４】[0014]
【課題を解決するための手段】本発明の誤り訂正方式
は、入力される符号語に同期して入力される符号語同期
信号で第１の行程の演算を開始する第１の演算手段と、
前記符号語同期信号から前記符号語の符号語長分カウン
トして生成した第１の制御信号で第２の行程の演算を開
始する第２の演算手段と、前記第１の制御信号から前記
符号語の符号語長分カウントして生成した第２の制御信
号で第３の行程の演算を開始する第３の演算手段と、前
記第２の制御信号から前記符号語の符号語長分カウント
して生成した第３の制御信号で第４の行程の演算を開始
する第４の演算手段と、前記第３の制御信号から前記符
号語の符号語長分カウントしてカウント数値信号及び第
４の制御信号を生成する制御信号生成手段と、前記第１
の行程から前記第４の行程の終了に至る時間分遅延した
前記入力される符号語及び前記入力される符号語同期信
号を入力し、前記カウント数値信号と前記時間分遅延し
た前記符号語同期信号により符号語長を検出し前記入力
される符号語の符号語長と一致した場合に前記第４の制
御信号の入力から前記第４の行程の演算の結果により符
号語に対して訂正の処理を開始する第１の訂正手段とを
備えている。According to the error correction method of the present invention, there is provided a first arithmetic means for starting arithmetic operation of a first step by a code word synchronizing signal inputted in synchronization with an inputted code word,
Second computing means for starting computation of the second step with a first control signal generated by counting the codeword length of the codeword from the codeword synchronization signal; and the code from the first control signal. Third operation means for starting the operation of the third step with the second control signal generated by counting the code word length of the word, and counting the code word length of the code word from the second control signal. Fourth operation means for starting the operation of the fourth step by the generated third control signal, and a count value signal for counting the code word length of the code word from the third control signal and the fourth value Control signal generating means for generating a control signal, and the first
Of the input codeword and the input codeword synchronization signal delayed by the time from the process to the end of the fourth process, the count value signal and the codeword synchronization signal delayed by the time are input. The codeword length is detected by the method, and when the codeword length matches the codeword length of the input codeword, a correction process is performed on the codeword according to the result of the operation of the fourth step from the input of the fourth control signal. A first correction means for starting.
【００１５】本発明の誤り訂正方式は、入力した符号語
に同期して入力される符号語同期信号を使用して前記入
力した符号語に対してシンドローム演算を行う第１の処
理行程のシンドローム演算部と、前記符号語同期信号を
入力して入力符号語の語長をカウントする第１の符号語
長カウント回路と、この第１の符号語長カウント回路が
符号語長分カウントした時に第２の処理行程へのスター
トパルスを生成する第１のスタートパルス生成回路と、
この第１のスタートパルス生成回路からのスタートパル
スを受信してから前記シンドローム演算部の出力信号に
対して誤り数値・位置多項式の演算を行う前記第２の処
理行程の誤り数値・位置多項式演算部と、前記第１のス
タートパルス生成回路からのスタートパルスを入力して
前記入力符号語の語長をカウントする第２の符号語長カ
ウント回路と、この第２の符号語長カウント回路が符号
語長分カウントした時に第３の処理行程へのスタートパ
ルスを生成する第２のスタートパルス生成回路と、この
第２のスタートパルス生成回路からのスタートパルスを
受信してから前記誤り数値・位置多項式演算部の出力信
号に対してエラーロケーション・エラーパターン演算を
行う前記第３の処理行程のエラーロケーション・エラー
パターン演算部と、前記第２のスタートパルス生成回路
からのスタートパルスを入力して前記入力符号語の語長
をカウントする第３の符号語長カウント回路と、この第
３の符号語長カウント回路が符号語長分カウントした時
に第４の処理行程へのスタートパルスを生成する第３の
スタートパルス生成回路と、この第３のスタートパルス
生成回路からのスタートパルスを受信してから前記エラ
ーロケーション・エラーパターン演算部の出力信号に対
して訂正の判定を行う前記第４の処理行程の訂正判定部
と、前記第３のスタートパルス生成回路からのスタート
パルスを入力して前記入力符号語の語長をカウントする
第４の符号語長カウント回路と、この第４の符号語長カ
ウント回路が符号語長分カウントした時に第５の処理行
程へのスタートパルスを生成する第４のスタートパルス
生成回路と、前記入力符号語を４符号語長分遅延させる
符号語遅延部と、前記符号語同期信号を４符号語分遅延
させる符号語同期遅延部と、前記符号語同期遅延部の出
力の遅延符号語同期信号と前記第４の符号語長カウント
回路からの出力信号により符号語長を検出し前記入力符
号語の符号語長との差を検出する符号語長検出部と、前
記第４のスタートパルス生成回路からのスタートパルス
を受信してから前記符号語遅延部、前記符号語同期遅延
部及び前記符号語長検出部からの各出力信号を入力し前
記訂正判定部の出力に対して誤訂正を防止した誤り訂正
された符号語を出力する前記第５の処理行程の第１の訂
正部とを有している。The error correction method of the present invention uses the codeword synchronization signal input in synchronization with the input codeword to perform the syndrome operation on the input codeword. Section, a first codeword length counting circuit for inputting the codeword synchronization signal and counting the word length of the input codeword, and a second codeword length counting circuit for counting the codeword length by the first codeword length counting circuit. A first start pulse generation circuit for generating a start pulse for the processing step of
After receiving the start pulse from the first start pulse generation circuit, the error value / position polynomial operation unit in the second processing step is operated to calculate the error value / position polynomial with respect to the output signal of the syndrome operation unit. And a second code word length counting circuit for inputting a start pulse from the first start pulse generating circuit to count the word length of the input code word, and the second code word length counting circuit for the code word. A second start pulse generation circuit that generates a start pulse to the third processing step when counting for a long time, and the error numerical value / position polynomial calculation after receiving the start pulse from the second start pulse generation circuit And an error location / error pattern calculation unit in the third processing step for performing error location / error pattern calculation on the output signal of the unit A third code word length counting circuit for counting the word length of the input code word by inputting the start pulse from the second start pulse generating circuit, and the third code word length counting circuit A third start pulse generation circuit that generates a start pulse to the fourth processing step when counting and a start pulse from the third start pulse generation circuit, and then the error location / error pattern calculator A correction determining unit in the fourth processing step for determining correction of an output signal, and a fourth step of inputting a start pulse from the third start pulse generating circuit and counting a word length of the input codeword. And the fourth codeword length counting circuit generates a start pulse to the fifth processing step when the fourth codeword length counting circuit counts the codeword length. Start pulse generation circuit, a codeword delay unit that delays the input codeword by four codeword lengths, a codeword synchronization delay unit that delays the codeword synchronization signal by four codewords, and the codeword synchronization delay unit. A codeword length detecting section for detecting a difference between the codeword length of the input codeword and the codeword length of the output delayed codeword synchronizing signal output from the fourth codeword length counting circuit, After receiving the start pulse from the fourth start pulse generation circuit, each output signal from the codeword delay unit, the codeword synchronization delay unit and the codeword length detection unit is input and the output of the correction determination unit is input. The first correction unit in the fifth processing step outputs an error-corrected codeword in which erroneous correction is prevented.
【００１６】本発明の誤り訂正方式は、入力される符号
語に同期して入力される符号語同期信号で第１の行程の
演算を開始する第１の演算手段と、前記符号語同期信号
から前記符号語の符号語長分カウントして生成した第１
の制御信号で第２の行程の演算を開始する第２の演算手
段と、前記第１の制御信号から前記符号語の符号語長分
カウントして生成した第２の制御信号で第３の行程の演
算を開始する第３の演算手段と、前記第２の制御信号か
ら前記符号語の符号語長分カウントして生成した第３の
制御信号で第４の行程の演算を開始する第４の演算手段
と、前記第３の制御信号から前記符号語の符号語長分カ
ウントしてカウント数値信号及び第４の制御信号を生成
する制御信号生成手段と、前記第１の行程から前記第４
の行程の終了に至る時間分遅延した前記入力される符号
語及び前記入力される符号語同期信号を入力し前記第４
の制御信号と前記時間分遅延した前記符号語同期信号と
の位相の比較一致の場合に前記第４の制御信号の入力か
ら前記第４の行程の演算の結果により符号語に対して訂
正の処理を開始する第２の訂正手段とを備えている。According to the error correction method of the present invention, the first operation means for starting the operation of the first step with the codeword synchronization signal input in synchronization with the input codeword, and the codeword synchronization signal are used. The first generated by counting the codeword length of the codeword
Second calculation means for starting the calculation of the second step with the control signal and the second step with the second control signal generated by counting the code word length of the code word from the first control signal. And a third control signal that is generated by counting the code word length of the code word from the second control signal and starts the calculation of the fourth step. Calculating means, control signal generating means for counting the codeword length of the codeword from the third control signal to generate a count value signal and a fourth control signal, and the first to fourth steps.
The input codeword and the input codeword synchronization signal delayed by the time to the end of
Processing of correcting the code word according to the result of the operation of the fourth step from the input of the fourth control signal in the case where the phases of the control signal and the code word synchronization signal delayed by the time are compared and matched. And a second correction means for starting.
【００１７】本発明の誤り訂正方式は入力した符号語に
同期して入力される符号語同期信号を使用して前記入力
した符号語に対してシンドローム演算を行う第１の処理
行程のシンドローム演算部と、前記符号語同期信号を入
力して入力符号の語長をカウントする第１の符号語長カ
ウント回路と、この第１の符号語長カウント回路が符号
語長分カウントした時に第２の処理行程へのスタートパ
ルスを生成する第１のスタートパルス生成回路と、この
スタートパルス生成回路からのスタートパルスを受信し
てから前記シンドローム演算部の出力信号に対して誤り
数値・位置多項式の演算を行う前記第２の処理行程の誤
り数値・位置多項式演算部と、前記第１のスタートパル
ス生成回路からのスタートパルスを入力して前記入力符
号語の語長をカウントする第２の符号語長カウント回路
と、この第２の符号語長カウント回路が符号語長分カウ
ントした時に第３の処理行程へのスタートパルスを生成
する第２のスタートパルス生成回路と、この第２のスタ
ートパルス生成回路からのスタートパルスを受信してか
ら前記誤り数値・位置多項式演算部の出力信号に対して
エラーロケーション・エラーパターン演算を行う前記第
３の処理行程のエラーロケーション・エラーパターン演
算部と、前記第２のスタートパルス生成回路からのスタ
ートパルスを入力して前記入力符号語の語長をカウント
する第３の符号語長カウント回路と、この第３の符号語
長カウント回路が符号語長分カウントした時に第４の処
理行程へのスタートパルスを生成する第３のスタートパ
ルス生成回路と、この第３のスタートパルス生成回路か
らのスタートパルスを受信してから前記エラーロケーシ
ョン・エラーパターン演算部の出力信号に対して訂正の
判定を行う前記第４の処理行程の訂正判定部と、前記第
３のスタートパルス生成回路からのスタートパルスを入
力して前記入力符号語の語長をカウントする第４の符号
語長カウント回路と、この第４の符号語長カウント回路
が符号語長分カウントした時に第５の処理行程へのスタ
ートパルスを生成する第４のスタートパルス生成回路
と、前記入力符号語を４符号語長分遅延させる符号語遅
延部と、前記符号語同期信号を４符号語分遅延させる符
号語同期遅延部と、この符号語同期遅延部の出力の遅延
符号語同期信号と前記第４のスタートパルス生成回路で
生成されたスタートパルスのそれぞれの位相の一致を検
出するスタートパルス位相検出回路と、前記符号語遅延
部及び前記符号語同期遅延部の各出力信号を入力し、前
記第４のスタートパルス生成回路からのスタートパルス
を入力してから前記訂正判定部の判定結果に対して前記
位相が一致した場合に訂正の処理を開始する前記第５の
処理行程の第２の訂正部とを有している。The error correction system of the present invention uses the codeword synchronization signal input in synchronization with the input codeword to perform the syndrome operation on the input codeword. A first code word length counting circuit for inputting the code word synchronization signal to count the word length of the input code; and a second process when the first code word length counting circuit counts the code word length. A first start pulse generation circuit that generates a start pulse for the stroke, and an error value / position polynomial calculation is performed on the output signal of the syndrome calculation unit after receiving the start pulse from this start pulse generation circuit. The error numerical value / position polynomial operation unit of the second processing step and the start pulse from the first start pulse generation circuit are input to count the word length of the input codeword. A second code word length counting circuit, and a second start pulse generating circuit for generating a start pulse to the third processing step when the second code word length counting circuit counts the code word length. The error location error of the third processing step in which the error location / error pattern calculation is performed on the output signal of the error value / position polynomial operation unit after receiving the start pulse from the second start pulse generation circuit. A pattern operation section, a third code word length counting circuit for inputting a start pulse from the second start pulse generating circuit and counting the word length of the input code word, and this third code word length counting circuit And a third start pulse generating circuit for generating a start pulse to the fourth processing step when counting by the code word length. A correction determining unit in the fourth processing step for determining correction of the output signal of the error location / error pattern calculating unit after receiving the start pulse from the pulse generating circuit; and generating the third start pulse. A fourth codeword length counting circuit for inputting a start pulse from the circuit to count the word length of the input codeword; and a fifth processing when the fourth codeword length counting circuit counts the codeword length. A fourth start pulse generation circuit for generating a start pulse for the stroke, a code word delay unit for delaying the input code word by four code word lengths, and a code word synchronization for delaying the code word synchronization signal by four code words Detecting a match between the delay section, the phase of the delayed codeword synchronization signal output from the codeword synchronization delay section, and the start pulse generated by the fourth start pulse generation circuit. Start pulse phase detection circuit, the output signals of the code word delay section and the code word synchronization delay section are input, and the start pulse from the fourth start pulse generation circuit is input, and then the correction determination section The second correction unit in the fifth processing step starts the correction process when the phases match the determination result.
【００１８】[0018]
【実施例】次に、本発明について図面を参照して説明す
る。Next, the present invention will be described with reference to the drawings.
【００１９】図１は本発明の第１の実施例を示すブロッ
ク図、図２は本第１の実施例における誤り訂正の処理行
程のタイミングを示す図である。FIG. 1 is a block diagram showing a first embodiment of the present invention, and FIG. 2 is a diagram showing a timing of an error correction processing step in the first embodiment.
【００２０】図１において、本第１の実施例は入力した
符号語に対してシンドローム演算を行う処理行程Ｓ1 の
シンドローム演算部１３と、符号語同期信号を入力して
入力符号語の語長をカウントする符号語長カンウント回
路１４と、符号語長カウント回路１４が符号語長分カウ
ントした時に処理行程Ｓ2 へのスタートパルスを生成す
るスタートパルス生成回路１５と、スタートパルス生成
回路１５からのスタートパルスを受信してからシンドロ
ーム演算部１３の出力信号に対して誤り数値位置多項式
の演算を行う処理行程Ｓ2 の誤り数値・位置多項式演算
部１６と、スタートパルス生成回路１５からのスタート
パルスを入力して入力符号語の語長をカウントする符号
語長カウント回路１７と、符号語長カウント回路１７が
符号語長分カウントした時に処理行程Ｓ3 へのスタート
パルスを生成するスタートパルス生成回路１８と、スタ
ートパルス生成回路１８からのスタートパルスを受信し
てから誤り数値・位置多項式演算部１６の出力信号に対
してエラーロケーション・エラーパターン演算を行う処
理行程Ｓ3 のエラーロケーション・エラーパターン演算
部１９と、スタートパルス生成回路１８からのスタート
パルスを入力して入力符号語の語長をカウントする符号
語長カウント回路２０と、符号語長カウント回路２０が
符号語長分カウントした時に次処理行程Ｓ4 へのスター
トパルスを生成するスタートパルス生成回路２１と、ス
タートパルス生成回路２１からのスタートパルスを受信
してからエラーロケーション・エラーパターン演算部１
９の出力信号に対して訂正の判定を行う処理行程Ｓ4 の
訂正判定部２２と、スタートパルス生成回路２１からの
スタートパルスを入力して入力符号語の語長をカウント
する符号語長カウント回路２３と、符号語長カウント回
路２３が符号語長分カウントした時に処理行程Ｓ5 への
スタートパルスを生成するスタートパルス生成回路２４
と、入力符号語を４符号語長分遅延させる符号語遅延部
２５と、符号語同期信号を４符号語分遅延させる符号語
同期遅延部２６と、符号語同期遅延部２６で４符号語長
分遅延させた符号語同期信号と符号語長カウント回路２
３からのカウント信号とにより符号語長を検出する符号
語長検出部２７と、スタートパルス生成回路２４からの
スタートパルスを受信してから符号語遅延部２５，符号
語同期遅延部２６及び符号語長検出部２７からの各出力
信号を入力し訂正判定部２２の出力信号に対して誤訂正
を防止した符号語を出力する処理行程Ｓ5 の訂正部２８
とを有して構成している。Referring to FIG. 1, in the first embodiment, the syndrome calculation unit 13 in the processing step S 1 for performing the syndrome calculation on the input codeword and the codeword synchronization signal are input to input the wordlength of the input codeword. From the start pulse generating circuit 15 and the start pulse generating circuit 15 that generates a start pulse to the processing step S 2 when the code word length counting circuit 14 counts the code word length. The start pulse from the error number / position polynomial calculation unit 16 in the processing step S 2 that performs the calculation of the error number position polynomial on the output signal of the syndrome calculation unit 13 after receiving the start pulse and the start pulse from the start pulse generation circuit 15 The code word length counting circuit 17 for inputting and counting the word length of the input code word, and the code word length counting circuit 17 counts for the code word length. Error location to the processing step and a start pulse generating circuit 18 for generating a start pulse to the S 3, the output signal of the start pulse generating circuit 18 error value from the reception of the start pulse from-locator polynomial calculation unit 16 when the An error location / error pattern calculation unit 19 in the processing step S 3 for performing an error pattern calculation, and a code word length counting circuit 20 for inputting a start pulse from the start pulse generation circuit 18 and counting the word length of the input code word. , A start pulse generating circuit 21 for generating a start pulse to the next processing step S 4 when the code word length counting circuit 20 counts the code word length, and an error location after receiving the start pulse from the start pulse generating circuit 21.・ Error pattern calculator 1
The correction determination unit 22 in the processing step S 4 for determining the correction of the output signal 9 and the code word length counting circuit for inputting the start pulse from the start pulse generation circuit 21 and counting the word length of the input code word. 23, and a start pulse generation circuit 24 for generating a start pulse to the processing step S 5 when the code word length counting circuit 23 counts the code word length.
A codeword delay unit 25 that delays the input codeword by four codeword lengths; a codeword synchronization delay unit 26 that delays the codeword synchronization signal by four codewords; Codeword synchronization signal delayed by a minute and codeword length counting circuit 2
A code word length detection unit 27 that detects the code word length based on the count signal from 3, and a code word delay unit 25, a code word synchronization delay unit 26, and a code word after receiving a start pulse from the start pulse generation circuit 24. The correction unit 28 of the processing step S 5 for inputting each output signal from the length detection unit 27 and outputting a code word for which the output signal of the correction determination unit 22 is prevented from being erroneously corrected
And is configured.
【００２１】次に、本第１の実施例の動作について図
１，図２を参照して説明する。Next, the operation of the first embodiment will be described with reference to FIGS.
【００２２】入力された各符号語は処理行程Ｓ1 〜Ｓ4
においてパイプライン処理され訂正される。まず、処理
行程Ｓ1 のシンドローム演算部１３は、符号語入力端子
１２からの符号語と、符号語同期入力端子１１からの符
号語同期信号即ちスタートパルスとで処理が開始され
る。Each input codeword is processed in processing steps S 1 to S 4.
And pipelined and corrected at. First, the syndrome calculation unit 13 in the processing step S 1 starts processing with the codeword from the codeword input terminal 12 and the codeword synchronization signal, that is, the start pulse from the codeword synchronization input terminal 11.
【００２３】処理行程Ｓ2 の誤り数値・誤り位置多項式
演算部１６は、１つ前のシンドローム演算部１３のスタ
ートパルスから符号語長カウント回路１４において符号
語長分カウントし、スタートパルス生成回路１５におい
て生成される処理行程Ｓ2 のスタートパルスで演算が開
始される。以降、これと同じ要領で演算が行われる。エ
ラーロケーション・エラーパターン演算部１９はスター
トパルス生成回路１５で生成されたスタートパルスから
符号語長カウント回路１７において符号語長分カウント
し、スタートパルス生成回路１８において生成される処
理行程Ｓ3 のスタートパルスで演算を開始する。The error numerical value / error position polynomial calculation unit 16 in the processing step S 2 counts the code word length in the code word length counting circuit 14 from the start pulse of the syndrome calculation unit 13 immediately before, and the start pulse generation circuit 15 The calculation is started by the start pulse of the processing step S 2 generated in. After that, the calculation is performed in the same manner as this. The error location / error pattern calculation unit 19 counts the code word length in the code word length counting circuit 17 from the start pulse generated in the start pulse generation circuit 15, and starts the processing step S 3 generated in the start pulse generation circuit 18. Start calculation with pulse.
【００２４】訂正判定部２２はスタートパルス生成回路
１８で生成されたスタートパルスから符号語長カウント
回路２０において符号語長分カウントし、スタートパル
ス生成回路２１において生成される処理行程Ｓ4 のスタ
ートパルスで演算を開始する。The correction determining unit 22 counts the code word length in the code word length counting circuit 20 from the start pulse generated in the start pulse generating circuit 18, and the start pulse of the processing step S 4 generated in the start pulse generating circuit 21. To start calculation.
【００２５】そして、訂正部２８はスタートパルス生成
回路２１で生成されたスタートパルスから符号語長カウ
ント回路２３において符号語長分カウントし、スタート
パルス生成回路２４において生成される処理行程Ｓ5 の
スタートパルス、及び符号語遅延部２５，符号語同期遅
延部２６で処理行程Ｓ1 〜Ｓ4 分遅延された符号語と符
号語同期信号で訂正を行い、符号語出力端子２９から訂
正した符号語を出力する。Then, the correction unit 28 counts the code word length in the code word length counting circuit 23 from the start pulse generated in the start pulse generating circuit 21, and starts the processing step S 5 generated in the start pulse generating circuit 24. The pulse and the code word delay unit 25 and the code word synchronization delay unit 26 correct the code word delayed by the process steps S 1 to S 4 and the code word synchronization signal, and the corrected code word is output from the code word output terminal 29. Output.
【００２６】入力される符号語長をＮ（Ｎ≧１の整数）
とし、符号語同期、及び次処理行程へのスタートパルス
を符号語１シンボルに対する１クロック分“Ｌ”パルス
で且つスタートパルスの立ち上がりが符号語の先頭デー
タであるとすると、各符号語長カウント回路は１からＮ
までカウントし、各スタートパルス生成回路はカウンタ
値がＮの時、“Ｌ”パルスを出力する動作になる。ま
た、符号語、及び符号語同期信号は４Ｎ分の遅延をもっ
て再び訂正部２８に供給され訂正が行われる。この際、
符号語同期信号が常にＮ一定で入力されれば、４Ｎ分遅
れて訂正部２８に供給される符号語同期信号の位相は、
同じく訂正部２８に供給されるスタートパルスを生成す
る符号語長カウンタ回路２３の値がＮの時に入力される
はずである。この位相関係を検出するのが符号語長検出
回路２７であり、同じ位相の時、符号語は符号長Ｎ一定
で入力されていると判断でき訂正を行う。The input codeword length is N (integer of N ≧ 1)
Assuming that the code word synchronization and the start pulse to the next processing step are “L” pulses for one clock for one code word symbol, and the rising edge of the start pulse is the leading data of the code word, each code word length counting circuit Is 1 to N
And the start pulse generating circuit outputs "L" pulse when the counter value is N. Further, the codeword and the codeword synchronization signal are again supplied to the correction unit 28 with a delay of 4N and correction is performed. On this occasion,
If the codeword synchronization signal is always input at a constant N, the phase of the codeword synchronization signal supplied to the correction unit 28 with a delay of 4N is:
Similarly, when the value of the code word length counter circuit 23 for generating the start pulse supplied to the correction unit 28 is N, it should be input. The codeword length detection circuit 27 detects this phase relationship, and when the phase is the same, it can be determined that the codeword is input with a constant code length N, and correction is performed.
【００２７】次に、図２に示す符号語のように正常よ
り短い符号語が入力された時の動作について説明する。Next, the operation when a code word shorter than the normal one such as the code word shown in FIG. 2 is input will be described.
【００２８】スタートパルス生成回路１５は符号語長Ｎ
分カウントする前に、次の符号語のスタートパルスが
入力されるのでカウンタはＮまでカウントする前にリセ
ットされ、処理行程Ｓ2 における符号語の処理は存在
しなくなる。The start pulse generating circuit 15 has a code word length N.
Since the start pulse of the next code word is input before counting minutes, the counter is reset before counting up to N, and there is no processing of the code word in the processing step S 2 .
【００２９】処理行程Ｓ3 ，Ｓ4 においても同様に符号
語の存在がないまま処理され、訂正部２８にも符号語
が欠けたままのスタートパルスが供給される。４Ｎ分
遅れた符号語同期信号の位相時には、本来は符号語同期
信号が常にＮ一定で入力されれば符号語長カウンタ回路
２３の値はＮであるが、短い符号語が入力された時
は、４Ｎ遅延の符号語の同期位相と符号語長カウンタ
回路２３の値はＮとはならなくなる。それを検出し、次
の正しい位相関係になるまでの間訂正不能にすることに
より、他処理行程に渡る誤訂正を防止することが可能に
なる。Similarly, in the processing steps S 3 and S 4 , the processing is performed without the code word being present, and the correction section 28 is also supplied with the start pulse with the code word being lacking. At the time of the phase of the codeword synchronization signal delayed by 4N, the value of the codeword length counter circuit 23 is N if the codeword synchronization signal is originally input at a constant N, but when a short codeword is input, The synchronization phase of the 4N-delayed codeword and the value of the codeword length counter circuit 23 will not be N. By detecting it and making it uncorrectable until the next correct phase relationship is established, it becomes possible to prevent erroneous correction over other processing steps.
【００３０】図３は本発明の第２の実施例を示すブロッ
ク図である。FIG. 3 is a block diagram showing a second embodiment of the present invention.
【００３１】図３において、本第２の実施例は、図１に
示す第１の実施例と同じ構成要件には同一番号が付与さ
れてあり、異なる構成要件は、第１の実施例における符
号語長検出部２７の代りに、スタートパルス生成回路２
４からのスタートパルスの位相と符号語同期遅延部２６
からの遅延された符号語同期信号の位相との差を検出す
るスタートパルス位相検出部３９を有している。In FIG. 3, in the second embodiment, the same constituent elements as those in the first embodiment shown in FIG. 1 are designated by the same reference numerals, and different constituent elements are designated by the reference numerals in the first embodiment. Instead of the word length detection unit 27, the start pulse generation circuit 2
Phase of start pulse from 4 and code word synchronization delay unit 26
It has a start pulse phase detection unit 39 for detecting the difference with the phase of the delayed code word synchronization signal from.
【００３２】この第２の実施例においては、符号語同期
遅延部２６から４Ｎ分の遅延をもって訂正部２８に供給
される符号語同期信号の位相は、同じく訂正部２８に供
給される符号語長カウンタ回路２３の値がＮの時に入力
されるはずであるスタートパルス生成回路２４からの処
理行程Ｓ5 のスタートパルスと同一の位相であるはずで
ある。この位相関係を検出するのがスタートパルス位相
検出回路３９であり、同じ位相の時、符号語は符号長Ｎ
一定で入力されていると判定判断でき訂正を行う。同じ
位相でない時は第１の実施例と同じく、次の正しい位相
関係になるまでの間訂正不能にすることにより、他処理
行程に渡る誤訂正を防止することが可能になる。In the second embodiment, the phase of the codeword synchronization signal supplied from the codeword synchronization delay unit 26 to the correction unit 28 with a delay of 4N is the same as the codeword length supplied to the correction unit 28. It should have the same phase as the start pulse of the processing step S 5 from the start pulse generating circuit 24 that should be input when the value of the counter circuit 23 is N. The start pulse phase detecting circuit 39 detects this phase relationship, and when the phases are the same, the code word has a code length N.
It can be judged that the input is constant and correction is made. When they are not in the same phase, as in the first embodiment, by making correction impossible until the next correct phase relationship is established, it becomes possible to prevent erroneous corrections over other processing steps.
【００３３】[0033]
【発明の効果】以上説明したように本発明は、入力され
る符号語に同期して入力される符号語同期信号で第１の
行程の演算を開始する第１の演算手段と、符号語同期信
号から符号語の符号語長分カウントして生成した第１の
制御信号で第２の行程の演算を開始する第２の演算手段
と、第１の制御信号から符号語の符号語長分カウントし
て生成した第２の制御信号で第３の行程の演算を開始す
る第３の演算手段と、第２の制御信号から符号語の符号
語長分カウントして生成した第３の制御信号で第４の行
程の演算を開始する第４の演算手段と、第３の制御信号
から符号語の符号語長分カウントしてカウント数値信号
及び第４の制御信号を生成する制御信号生成手段とを備
え、且つ第１の行程から第４の行程の終了に至る時間分
遅延した入力される符号語及び入力される符号語同期信
号を入力し、カウント数値信号と前記時間分遅延した符
号語同期信号により符号語長を検出し入力される符号語
の符号語長と一致した場合に第４の制御信号の入力から
第４の行程の演算の結果による演算符号語に対して訂正
の処理を開始する第１の訂正手段、又は、第１の行程か
ら第４の行程の終了に至る時間分遅延した入力される符
号語及び入力される符号語同期信号を入力し第４の制御
信号と前記時間分遅延した符号語同期信号との位相の比
較一致の場合に第４の制御信号の入力から第４の行程の
演算の結果により符号語に対して訂正の処理を開始する
第２の訂正手段とを備えることにより、入力の符号語よ
り符号長の短い符号語は、その符号語のみ訂正不能と判
断することができ、それ以外の符号語に対してはそれぞ
れの第４の行程の演算結果に従った訂正を行うことがで
きるという効果がある。As described above, according to the present invention, the first operation means for starting the operation of the first step with the code word synchronization signal input in synchronization with the input code word, and the code word synchronization. Second operation means for starting the operation of the second step with the first control signal generated by counting the code word length of the code word from the signal, and counting the code word length of the code word from the first control signal And a third control signal generated by counting the code word length of the code word from the second control signal. A fourth calculation means for starting the calculation of the fourth step, and a control signal generation means for counting the code word length of the code word from the third control signal to generate a count value signal and a fourth control signal. Prepared and input with a delay of the time from the first stroke to the end of the fourth stroke A code word and an input code word synchronization signal are input, the code word length is detected by the count value signal and the code word synchronization signal delayed by the time, and when the code word length matches the code word length of the input code word, the fourth Correction means for starting the correction process for the operation code word resulting from the operation result of the fourth step from the input of the control signal of, or the time from the first step to the end of the fourth step. When the delayed input codeword and the input codeword synchronization signal are input and the phases of the fourth control signal and the codeword synchronization signal delayed by the time are compared and matched, from the input of the fourth control signal By including the second correction means for starting the correction process for the code word according to the result of the operation in the fourth step, the code word having a shorter code length than the input code word cannot be corrected only. It can be judged that other signs There is an effect that it is possible to perform correction in accordance with the operation result of each of the fourth stroke against.
【図１】本発明の第１の実施例を示すブロック図であ
る。FIG. 1 is a block diagram showing a first embodiment of the present invention.
【図２】本第１の実施例における誤り訂正の処理行程タ
イミングを示す図である。FIG. 2 is a diagram showing a process step timing of error correction in the first embodiment.
【図３】本発明の第２の実施例を示すブロック図であ
る。FIG. 3 is a block diagram showing a second embodiment of the present invention.
【図４】従来例を示すブロック図である。FIG. 4 is a block diagram showing a conventional example.
【図５】従来例における正常入力時の誤り訂正の処理行
程タイミングを示す図である。FIG. 5 is a diagram showing a processing step timing of error correction at the time of normal input in the conventional example.
【図６】従来例における異常入力時の誤り訂正の処理行
程タイミングを示す図である。FIG. 6 is a diagram showing a processing step timing of error correction when an abnormality is input in the conventional example.
【図７】従来例における異常入力時の誤訂正を防ぐ誤り
訂正の処理行程タイミングを示す図である。FIG. 7 is a diagram showing error correction processing step timing for preventing erroneous correction at the time of abnormal input in the conventional example.
１１ 符号語同期信号入力端子 １２ 符号語入力端子 １３ シンドローム演算部 １４ 符号語長カウント部 １５ スタートパルス生成部 １６ 誤り数値・誤り位置多項式演算部 １７ 符号語長カウント部 １８ スタートパルス生成部 １９ エラーロケーション・エラーパターン演算部 ２０ 符号語長カウント部 ２１ スタートパルス生成部 ２２ 訂正判定部 ２３ 符号語長カウント部 ２４ スタートパルス生成部 ２５ 符号語遅延部 ２６ 符号語同期遅延部 ２７ 符号語長検出部 ２８，２８ａ 訂正部 ２９ 符号語出力端子 ３０ スタートパルス位相検出部 11 code word synchronization signal input terminal 12 code word input terminal 13 syndrome operation unit 14 code word length counting unit 15 start pulse generation unit 16 error numerical value / error position polynomial operation unit 17 code word length counting unit 18 start pulse generation unit 19 error location Error pattern calculation unit 20 codeword length counting unit 21 start pulse generation unit 22 correction determination unit 23 codeword length counting unit 24 start pulse generation unit 25 codeword delay unit 26 codeword synchronization delay unit 27 codeword length detection unit 28, 28a Correction unit 29 Codeword output terminal 30 Start pulse phase detection unit
Claims (4)
符号語同期信号で第１の行程の演算を開始する第１の演
算手段と、前記符号語同期信号から前記符号語の符号語
長分カウントして生成した第１の制御信号で第２の行程
の演算を開始する第２の演算手段と、前記第１の制御信
号から前記符号語の符号語長分カウントして生成した第
２の制御信号で第３の行程の演算を開始する第３の演算
手段と、前記第２の制御信号から前記符号語の符号語長
分カウントして生成した第３の制御信号で第４の行程の
演算を開始する第４の演算手段と、前記第３の制御信号
から前記符号語の符号語長分カウントしてカウント数値
信号及び第４の制御信号を生成する制御信号生成手段
と、前記第１の行程から前記第４の行程の終了に至る時
間分遅延した前記入力される符号語及び前記入力される
符号語同期信号を入力し、前記カウント数値信号と前記
時間分遅延した前記符号語同期信号により符号語長を検
出し前記入力される符号語の符号語長と一致した場合に
前記第４の制御信号の入力から前記第４の行程の演算の
結果により符号語に対して訂正の処理を開始する第１の
訂正手段とを備えることを特徴とする誤り訂正方式。1. A first arithmetic means for starting an arithmetic operation of a first step with a codeword synchronization signal input in synchronization with an input codeword, and a codeword of the codeword from the codeword synchronization signal. Second calculation means for starting the calculation of the second step with the first control signal generated by counting for a long time, and the second calculation means for counting by the code word length of the code word from the first control signal. The third calculation means for starting the calculation of the third step with the second control signal, and the fourth control signal with the third control signal generated by counting the code word length of the code word from the second control signal. Fourth calculation means for starting the calculation of the stroke; control signal generation means for counting the codeword length of the codeword from the third control signal to generate a count value signal and a fourth control signal; The input delayed by the time from the first stroke to the end of the fourth stroke A codeword and the input codeword synchronization signal are input, and the codeword length is detected by the count value signal and the codeword synchronization signal delayed by the time, and the codeword length of the input codeword and An error correction system, comprising: first correction means for starting correction processing for a codeword according to the result of the operation of the fourth step from the input of the fourth control signal when they match. .
号語同期信号を使用して前記入力した符号語に対してシ
ンドローム演算を行う第１の処理行程のシンドローム演
算部と、前記符号語同期信号を入力して入力符号語の語
長をカウントする第１の符号語長カウント回路と、この
第１の符号語長カウント回路が符号語長分カウントした
時に第２の処理行程へのスタートパルスを生成する第１
のスタートパルス生成回路と、この第１のスタートパル
ス生成回路からのスタートパルスを受信してから前記シ
ンドローム演算部の出力信号に対して誤り数値・位置多
項式の演算を行う前記第２の処理行程の誤り数値・位置
多項式演算部と、前記第１のスタートパルス生成回路か
らのスタートパルスを入力して前記入力符号語の語長を
カウントする第２の符号語長カウント回路と、この第２
の符号語長カウント回路が符号語長分カウントした時に
第３の処理行程へのスタートパルスを生成する第２のス
タートパルス生成回路と、この第２のスタートパルス生
成回路からのスタートパルスを受信してから前記誤り数
値・位置多項式演算部の出力信号に対してエラーロケー
ション・エラーパターン演算を行う前記第３の処理行程
のエラーロケーション・エラーパターン演算部と、前記
第２のスタートパルス生成回路からのスタートパルスを
入力して前記入力符号語の語長をカウントする第３の符
号語長カウント回路と、この第３の符号語長カウント回
路が符号語長分カウントした時に第４の処理行程へのス
タートパルスを生成する第３のスタートパルス生成回路
と、この第３のスタートパルス生成回路からのスタート
パルスを受信してから前記エラーロケーション・エラー
パターン演算部の出力信号に対して訂正の判定を行う前
記第４の処理行程の訂正判定部と、前記第３のスタート
パルス生成回路からのスタートパルスを入力して前記入
力符号語の語長をカウントする第４の符号語長カウント
回路と、この第４の符号語長カウント回路が符号語長分
カウントした時に第５の処理行程へのスタートパルスを
生成する第４のスタートパルス生成回路と、前記入力符
号語を４符号語長分遅延させる符号語遅延部と、前記符
号語同期信号を４符号語分遅延させる符号語同期遅延部
と、前記符号語同期遅延部の出力の遅延符号語同期信号
と前記第４の符号語長カウント回路からの出力信号によ
り符号語長を検出し前記入力符号語の符号語長との差を
検出する符号語長検出部と、前記第４のスタートパルス
生成回路からのスタートパルスを受信してから前記符号
語遅延部、前記符号語同期遅延部及び前記符号語長検出
部からの各出力信号を入力し前記訂正判定部の出力に対
して誤訂正を防止した誤り訂正された符号語を出力する
前記第５の処理行程の第１の訂正部とを有することを特
徴とする誤り訂正方式。2. A syndrome calculation unit in a first processing step for performing a syndrome calculation on the input codeword by using a codeword synchronization signal input in synchronization with the input codeword, and the codeword. A first code word length counting circuit for inputting a synchronization signal to count the word length of an input code word, and a start to a second processing step when the first code word length counting circuit counts the code word length First to generate a pulse
Of the start pulse generating circuit and the second processing step of receiving the start pulse from the first start pulse generating circuit and calculating the error value / position polynomial with respect to the output signal of the syndrome calculating section. An error value / position polynomial operation unit, a second code word length counting circuit for counting the word length of the input code word by inputting the start pulse from the first start pulse generating circuit, and the second code word length counting circuit.
A second start pulse generating circuit for generating a start pulse to the third processing step when the code word length counting circuit of (1) counts the code word length, and the start pulse from the second start pulse generating circuit is received. From the error location / error pattern operation unit in the third processing step for performing error location / error pattern operation on the output signal of the error value / position polynomial operation unit, and the second start pulse generation circuit. A third code word length counting circuit for inputting a start pulse to count the word length of the input code word, and to a fourth processing step when the third code word length counting circuit counts the code word length. A third start pulse generating circuit for generating a start pulse, and a start pulse from the third start pulse generating circuit From the error location / error pattern operation unit, the correction determination unit of the fourth processing step for determining correction, and the start pulse from the third start pulse generation circuit are input and input. A fourth code word length counting circuit that counts the word length of the code word, and a fourth code word length counting circuit that generates a start pulse to the fifth processing step when the fourth code word length counting circuit counts the code word length. A start pulse generation circuit, a codeword delay unit that delays the input codeword by four codeword lengths, a codeword synchronization delay unit that delays the codeword synchronization signal by four codewords, and a codeword synchronization delay unit. A codeword length detecting unit for detecting a codeword length by the output delayed codeword synchronizing signal and an output signal from the fourth codeword length counting circuit, and detecting a difference between the codeword length and the codeword length of the input codeword; First After receiving the start pulse from the start pulse generation circuit, the output signals of the code word delay unit, the code word synchronization delay unit, and the code word length detection unit are input to the output of the correction determination unit. An error correction system, comprising: a first correction unit in the fifth processing step, which outputs an error-corrected codeword in which erroneous correction is prevented.
符号語同期信号で第１の行程の演算を開始する第１の演
算手段と、前記符号語同期信号から前記符号語の符号語
長分カウントして生成した第１の制御信号で第２の行程
の演算を開始する第２の演算手段と、前記第１の制御信
号から前記符号語の符号語長分カウントして生成した第
２の制御信号で第３の行程の演算を開始する第３の演算
手段と、前記第２の制御信号から前記符号語の符号語長
分カウントして生成した第３の制御信号で第４の行程の
演算を開始する第４の演算手段と、前記第３の制御信号
から前記符号語の符号語長分カウントしてカウント数値
信号及び第４の制御信号を生成する制御信号生成手段
と、前記第１の行程から前記第４の行程の終了に至る時
間分遅延した前記入力される符号語及び前記入力される
符号語同期信号を入力し前記第４の制御信号と前記時間
分遅延した前記符号語同期信号との位相の比較一致の場
合に前記第４の制御信号の入力から前記第４の行程の演
算の結果により符号語に対して訂正の処理を開始する第
２の訂正手段とを備えることを特徴とする誤り訂正方
式。3. A first operation means for starting an operation of a first step with a codeword synchronization signal input in synchronization with an input codeword, and a codeword of the codeword from the codeword synchronization signal. Second calculation means for starting the calculation of the second step with the first control signal generated by counting for a long time, and the second calculation means for counting by the code word length of the code word from the first control signal. The third calculation means for starting the calculation of the third step with the second control signal, and the fourth control signal with the third control signal generated by counting the code word length of the code word from the second control signal. Fourth calculation means for starting the calculation of the stroke; control signal generation means for counting the codeword length of the codeword from the third control signal to generate a count value signal and a fourth control signal; The input delayed by the time from the first stroke to the end of the fourth stroke And the input codeword synchronization signal is input, and the fourth control signal is input when the phases of the fourth control signal and the codeword synchronization signal delayed by the time are compared and matched. To the second correction means for starting the correction process for the codeword according to the result of the operation of the fourth step.
号語同期信号を使用して前記入力した符号語に対してシ
ンドローム演算を行う第１の処理行程のシンドローム演
算部と、前記符号語同期信号を入力して入力符号の語長
をカウントする第１の符号語長カウント回路と、この第
１の符号語長カウント回路が符号語長分カウントした時
に第２の処理行程へのスタートパルスを生成する第１の
スタートパルス生成回路と、この第１のスタートパルス
生成回路からのスタートパルスを受信してから前記シン
ドローム演算部の出力信号に対して誤り数値・位置多項
式の演算を行う前記第２の処理行程の誤り数値・位置多
項式演算部と、前記第１のスタートパルス生成回路から
のスタートパルスを入力して前記入力符号語の語長をカ
ウントする第２の符号語長カウント回路と、この第２の
符号語長カウント回路が符号語長分カウントした時に第
３の処理行程へのスタートパルスを生成する第２のスタ
ートパルス生成回路と、この第２のスタートパルス生成
回路からのスタートパルスを受信してから前記誤り数値
・位置多項式演算部の出力信号に対してエラーロケーシ
ョン・エラーパターン演算を行う前記第３の処理行程の
エラーロケーション・エラーパターン演算部と、前記第
２のスタートパルス生成回路からのスタートパルスを入
力して前記入力符号語の語長をカウントする第３の符号
語長カウント回路と、この第３の符号語長カウント回路
が符号語長分カウントした時に第４の処理行程へのスタ
ートパルスを生成する第３のスタートパルス生成回路
と、この第３のスタートパルス生成回路からのスタート
パルスを受信してから前記エラーロケーション・エラー
パターン演算部の出力信号に対して訂正の判定を行う前
記第４の処理行程の訂正判定部と、前記第３のスタート
パルス生成回路からのスタートパルスを入力して前記入
力符号語の語長をカウントする第４の符号語長カウント
回路と、この第４の符号語長カウント回路が符号語長分
カウントした時に第５の処理行程へのスタートパルスを
生成する第４のスタートパルス生成回路と、前記入力符
号語を４符号語長分遅延させる符号語遅延部と、前記符
号語同期信号を４符号語分遅延させる符号語同期遅延部
と、この符号語同期遅延部の出力の遅延符号語同期信号
と前記第４のスタートパルス生成回路で生成されたスタ
ートパルスのそれぞれの位相の一致を検出するスタート
パルス位相検出回路と、前記符号語遅延部及び前記符号
語同期遅延部の各出力信号を入力し、前記第４のスター
トパルス生成回路からのスタートパルスを入力してから
前記訂正判定部の判定結果に対して前記位相が一致した
場合に訂正の処理を開始する前記第５の処理行程の第２
の訂正部とを有することを特徴とする誤り訂正方式。4. A syndrome calculation unit in a first processing step for performing a syndrome calculation on the input codeword by using a codeword synchronization signal input in synchronization with the input codeword, and the codeword. A first code word length counting circuit for inputting a synchronizing signal to count the word length of an input code, and a start pulse for a second processing step when the first code word length counting circuit counts the code word length. And a first start pulse generating circuit for generating an error value / position polynomial for the output signal of the syndrome calculating section after receiving the start pulse from the first start pulse generating circuit. An error numerical value / position polynomial arithmetic unit of the processing step 2 and a second code for counting the word length of the input code word by inputting the start pulse from the first start pulse generation circuit. A signal word length counting circuit, a second start pulse generating circuit for generating a start pulse to the third processing step when the second code word length counting circuit counts the code word length, and the second start pulse generating circuit. An error location / error pattern operation unit in the third processing step, which performs an error location / error pattern operation on the output signal of the error value / position polynomial operation unit after receiving the start pulse from the pulse generation circuit; A third code word length counting circuit for counting the word length of the input code word by inputting the start pulse from the second start pulse generating circuit, and the third code word length counting circuit A third start pulse generation circuit for generating a start pulse to the fourth processing step when counting, and this third start pulse generation circuit From the correction determining section of the fourth processing step, which determines the correction of the output signal of the error location / error pattern calculating section after receiving the start pulse from the third start pulse generating circuit. A fourth code word length counting circuit for inputting a start pulse to count the word length of the input code word, and to a fifth processing step when the fourth code word length counting circuit counts the code word length. A fourth start pulse generation circuit for generating a start pulse, a codeword delay unit for delaying the input codeword by four codeword lengths, and a codeword synchronization delay unit for delaying the codeword synchronization signal by four codewords. , A start pattern for detecting the coincidence of the phases of the delayed code word synchronization signal output from the code word synchronization delay unit and the start pulse generated by the fourth start pulse generation circuit. Phase detection circuit, the output signals of the code word delay section and the code word synchronization delay section are input, and the start pulse from the fourth start pulse generation circuit is input, and then the determination result of the correction determination section In the second of the fifth processing steps, the correction process is started when the phases match with each other.
And an error correction method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26374394A JP2785718B2 (en) | 1994-10-27 | 1994-10-27 | Error correction method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26374394A JP2785718B2 (en) | 1994-10-27 | 1994-10-27 | Error correction method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08125551A true JPH08125551A (en) | 1996-05-17 |
| JP2785718B2 JP2785718B2 (en) | 1998-08-13 |
Family
ID=17393679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26374394A Expired - Lifetime JP2785718B2 (en) | 1994-10-27 | 1994-10-27 | Error correction method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2785718B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5762284A (en) * | 1993-02-19 | 1998-06-09 | Valmet Corporation | Assembly for the unwinder end of an off-machine paper web handling line |
| JP2013195111A (en) * | 2012-03-16 | 2013-09-30 | Shimadzu Corp | Electrophoretic device, electrophoretic method, and program for electrophoretic device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04315332A (en) * | 1991-04-15 | 1992-11-06 | Hitachi Ltd | Error correction device |
-
1994
- 1994-10-27 JP JP26374394A patent/JP2785718B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04315332A (en) * | 1991-04-15 | 1992-11-06 | Hitachi Ltd | Error correction device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5762284A (en) * | 1993-02-19 | 1998-06-09 | Valmet Corporation | Assembly for the unwinder end of an off-machine paper web handling line |
| JP2013195111A (en) * | 2012-03-16 | 2013-09-30 | Shimadzu Corp | Electrophoretic device, electrophoretic method, and program for electrophoretic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2785718B2 (en) | 1998-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3961311A (en) | Circuit arrangement for correcting slip errors in receiver of cyclic binary codes | |
| JPS631626B2 (en) | ||
| JPH04315332A (en) | Error correction device | |
| EP0296828A2 (en) | Method and apparatus for decoding reed-solomon code | |
| JP2785718B2 (en) | Error correction method | |
| US5031181A (en) | Error correction processing apparatus | |
| JPH05227041A (en) | One-bit error correcting circuit based upon crc operation | |
| JP2611722B2 (en) | Error flag output circuit | |
| JP2000315956A (en) | Error correction device | |
| JP3001414B2 (en) | Code error correction device | |
| JP2823158B2 (en) | Error correction device | |
| JP2858538B2 (en) | Re-syndrome check method | |
| JP2002271306A (en) | Serial signal receiving circuit | |
| JP3512690B2 (en) | Code synchronization circuit | |
| JP2599001B2 (en) | Error correction processing circuit | |
| JPS6398238A (en) | Fast frame synchronizing device | |
| JP2967703B2 (en) | Sync detection circuit | |
| JP3212226B2 (en) | Circuit configuration method and circuit design method | |
| JPS6394720A (en) | Decoding circuit for error correction code | |
| JPH0964848A (en) | Cyclic redundancy code error check system | |
| JP2871495B2 (en) | Error correction code decoding method | |
| JP2600130B2 (en) | Error correction circuit | |
| JP2000124812A (en) | Error-correcting decoding device | |
| JPH088508B2 (en) | Code synchronization circuit | |
| JPH08288933A (en) | Error correction circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980428 |