JPH08125465A - 電力増幅器の調整方法 - Google Patents
電力増幅器の調整方法Info
- Publication number
- JPH08125465A JPH08125465A JP6263618A JP26361894A JPH08125465A JP H08125465 A JPH08125465 A JP H08125465A JP 6263618 A JP6263618 A JP 6263618A JP 26361894 A JP26361894 A JP 26361894A JP H08125465 A JPH08125465 A JP H08125465A
- Authority
- JP
- Japan
- Prior art keywords
- power
- power amplifier
- fet
- voltage
- mobile phone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
- Mobile Radio Communication Systems (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 携帯電話機内の電力増幅器における出力電力
と総合効率のばらつきを軽減する。 【構成】 個々の携帯電話機内の電力増幅器において、
ＦＥＴ３０のゲートにバイアス電圧を与える外部バイア
ス回路４０に可変抵抗４４を設ける。可変抵抗４の抵抗
値Ｒ44を変化させ、各電話機における電力増幅回路中の
ＦＥＴ３０のアイドル電流が均一になるように調整す
る。この調整によって、個々の電話機中の電力増幅器に
おける出力電力と総合効率が均一化され、ばらつきが低
減される。よって、携帯電話機の放射電力不足と通話時
間の短縮等の問題が解決される。
と総合効率のばらつきを軽減する。 【構成】 個々の携帯電話機内の電力増幅器において、
ＦＥＴ３０のゲートにバイアス電圧を与える外部バイア
ス回路４０に可変抵抗４４を設ける。可変抵抗４の抵抗
値Ｒ44を変化させ、各電話機における電力増幅回路中の
ＦＥＴ３０のアイドル電流が均一になるように調整す
る。この調整によって、個々の電話機中の電力増幅器に
おける出力電力と総合効率が均一化され、ばらつきが低
減される。よって、携帯電話機の放射電力不足と通話時
間の短縮等の問題が解決される。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＥＬ（Cellular）携
帯電話装置等に搭載される電力増幅器に関するものであ
る。
帯電話装置等に搭載される電力増幅器に関するものであ
る。
【０００２】
【従来の技術】図２は、従来の電力増幅器を示す回路図
である。
である。
【０００３】この電力増幅器は従来のＣＥＬ電話装置に
搭載されている増幅器であり、入力端子Ｉｎに接続され
た結合コンデンサ１を備えている。コンデンサ１の出力
側はインダクタンス２に接続され、インダクタンス２の
出力側はコンデンサ３を介して接地され、かつ電界効果
トランジスタ（以下、ＦＥＴという）増幅回路４の入力
端子４−１に接続され、これらは入力整合回路を構成し
ている。ＦＥＴ増幅回路４は４つの端子４−１〜４−４
間に接続され、自己バイアスで増幅動作を行うものであ
る。端子４−２は接地され、端子４−３はパスコンデン
サ５を介して接地されている。ＦＥＴ増幅回路４の出力
端子４−４は、結合コンデンサ６に接続されている。ま
た、出力端子４−４は電源チョークとしてのインダクタ
ンス７を介して電源電圧Ｖｄ１に接続されると共に、パ
スコンデンサ９を介して接地されている。結合コンデン
サ６の入力側はコンデンサ８を介して接地され、結合コ
ンデンサ６の出力側はインダクタンス１０に接続されて
いる。インダクタンス１０は、コンデンサ１１を介して
接地され、インダクタンス１０の出力側は外部バイアス
回路２０を介してＦＥＴ３０のゲートに接続される段間
整合回路を構成している。ＦＥＴ３０は高出力電力増幅
用のＦＥＴである。
搭載されている増幅器であり、入力端子Ｉｎに接続され
た結合コンデンサ１を備えている。コンデンサ１の出力
側はインダクタンス２に接続され、インダクタンス２の
出力側はコンデンサ３を介して接地され、かつ電界効果
トランジスタ（以下、ＦＥＴという）増幅回路４の入力
端子４−１に接続され、これらは入力整合回路を構成し
ている。ＦＥＴ増幅回路４は４つの端子４−１〜４−４
間に接続され、自己バイアスで増幅動作を行うものであ
る。端子４−２は接地され、端子４−３はパスコンデン
サ５を介して接地されている。ＦＥＴ増幅回路４の出力
端子４−４は、結合コンデンサ６に接続されている。ま
た、出力端子４−４は電源チョークとしてのインダクタ
ンス７を介して電源電圧Ｖｄ１に接続されると共に、パ
スコンデンサ９を介して接地されている。結合コンデン
サ６の入力側はコンデンサ８を介して接地され、結合コ
ンデンサ６の出力側はインダクタンス１０に接続されて
いる。インダクタンス１０は、コンデンサ１１を介して
接地され、インダクタンス１０の出力側は外部バイアス
回路２０を介してＦＥＴ３０のゲートに接続される段間
整合回路を構成している。ＦＥＴ３０は高出力電力増幅
用のＦＥＴである。
【０００４】外部バイアス回路２０はＦＥＴ３０のゲー
トバイアス電圧を設定する機能を有し、負の電源電圧−
Ｖｇと接地間に直列接続された３個の抵抗２１，２２，
２３を有している。抵抗２１と抵抗２２の接続ノードに
インダクタンス１０が接続されると共にそのノードがＦ
ＥＴ３０のゲートに接続されている。抵抗２１の電源側
はパスコンデンサ２４を介して接地され、抵抗２２の接
地側もパスコンデンサ２５を介して接地されている。抵
抗２２の機能はＦＥＴ３０のゲート・ソース間電圧を調
節するためのものでなく、パスコンデンサ２５との直列
接続回路により、ＦＥＴ３０の入力電力を抑圧するダン
ピング回路であり、その抵抗２２の抵抗値は抵抗２１，
２３に対して十分小さい。ＦＥＴ３０のソースは接地さ
れ、そのＦＥＴ３０のドレインはチョークインダクタン
ス３１を介して電源電圧Ｖｄ２に接続されると共に、パ
スコンデンサ３３を介して接地される。さらに、ＦＥＴ
３０のドレインにはイングクタンス３２、コンデンサ３
４及びコンデンサ３５により出力整合回路が形成されて
いる。またインダクタンス３２の出力側は結合コンデン
サ３６を介して出力端子Ｏｕｔに接続されている。
トバイアス電圧を設定する機能を有し、負の電源電圧−
Ｖｇと接地間に直列接続された３個の抵抗２１，２２，
２３を有している。抵抗２１と抵抗２２の接続ノードに
インダクタンス１０が接続されると共にそのノードがＦ
ＥＴ３０のゲートに接続されている。抵抗２１の電源側
はパスコンデンサ２４を介して接地され、抵抗２２の接
地側もパスコンデンサ２５を介して接地されている。抵
抗２２の機能はＦＥＴ３０のゲート・ソース間電圧を調
節するためのものでなく、パスコンデンサ２５との直列
接続回路により、ＦＥＴ３０の入力電力を抑圧するダン
ピング回路であり、その抵抗２２の抵抗値は抵抗２１，
２３に対して十分小さい。ＦＥＴ３０のソースは接地さ
れ、そのＦＥＴ３０のドレインはチョークインダクタン
ス３１を介して電源電圧Ｖｄ２に接続されると共に、パ
スコンデンサ３３を介して接地される。さらに、ＦＥＴ
３０のドレインにはイングクタンス３２、コンデンサ３
４及びコンデンサ３５により出力整合回路が形成されて
いる。またインダクタンス３２の出力側は結合コンデン
サ３６を介して出力端子Ｏｕｔに接続されている。
【０００５】次に、図２の電力増幅器の動作を説明す
る。入力端子Ｉｎから入力された小電力の信号Ｓinがコ
ンデンサ１及びインダクタンス２を介してＦＥＴ増幅回
路４に与えられ、そのＦＥＴ増幅回路４は電源電圧Ｖｄ
１を用いて自己バイアスで信号Ｓinを増幅する。ＦＥＴ
増幅回路４で増幅された信号はコンデンサ６及びインダ
クタンス１０を介してＦＥＴ３０のゲートに与えられ、
そのＦＥＴ３０によって電力増幅される。電力増幅され
た信号Ｓoutが、コンデンサ３６を介して出力端子Ｏｕ
ｔから出力される。ここで、外部バイアス回路２０は電
源電圧Ｖｄ２と接地間の電圧を抵抗２１，２３で分圧
し、その分圧結果のバイアス電圧がＦＥＴ３０のゲート
に与えられる。
る。入力端子Ｉｎから入力された小電力の信号Ｓinがコ
ンデンサ１及びインダクタンス２を介してＦＥＴ増幅回
路４に与えられ、そのＦＥＴ増幅回路４は電源電圧Ｖｄ
１を用いて自己バイアスで信号Ｓinを増幅する。ＦＥＴ
増幅回路４で増幅された信号はコンデンサ６及びインダ
クタンス１０を介してＦＥＴ３０のゲートに与えられ、
そのＦＥＴ３０によって電力増幅される。電力増幅され
た信号Ｓoutが、コンデンサ３６を介して出力端子Ｏｕ
ｔから出力される。ここで、外部バイアス回路２０は電
源電圧Ｖｄ２と接地間の電圧を抵抗２１，２３で分圧
し、その分圧結果のバイアス電圧がＦＥＴ３０のゲート
に与えられる。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
電力増幅器においては、次のような課題があった。図３
は、図２中のＦＥＴ３０のばらつきを説明する図であ
る。ＣＥＬ携帯電話機毎の電力増幅器におけるＦＥＴ３
０では、図３のように、規格範囲内のピンチオフ電圧Ｖ
ｐにばらつきがある。ここで、ピンチオフ電圧ＶｐをＦ
ＥＴ３０における直流ドレイン・ソース電流Ｉｄｓが１
００mAの時のゲート・ソース間電圧Ｖｇｓと定義する
と、ピンチオフ電圧Ｖｐのばらつきは、−３．５〜−
２．５Ｖとなる。電圧−Ｖｇと外部バイアス回路２０で
設定された電圧−Ｖｇｓを３Ｖとすると、電流Ｉｄｓは
５５〜１５０mAとなり、そのばらつきが９５mAとなる。
さらに、携帯電話機のバッテリーから図示しない負電圧
レギュレータを介して供給される電圧−Ｖｇは±０．２
５Ｖの偏差を有しているため、電圧Ｖｇｓは−２．７５
〜−３．２５Ｖとなる。これにより、電流Ｉｄｓは４０
〜１９０mAとなり、そのばらつきは１５０mAとなる。
電力増幅器においては、次のような課題があった。図３
は、図２中のＦＥＴ３０のばらつきを説明する図であ
る。ＣＥＬ携帯電話機毎の電力増幅器におけるＦＥＴ３
０では、図３のように、規格範囲内のピンチオフ電圧Ｖ
ｐにばらつきがある。ここで、ピンチオフ電圧ＶｐをＦ
ＥＴ３０における直流ドレイン・ソース電流Ｉｄｓが１
００mAの時のゲート・ソース間電圧Ｖｇｓと定義する
と、ピンチオフ電圧Ｖｐのばらつきは、−３．５〜−
２．５Ｖとなる。電圧−Ｖｇと外部バイアス回路２０で
設定された電圧−Ｖｇｓを３Ｖとすると、電流Ｉｄｓは
５５〜１５０mAとなり、そのばらつきが９５mAとなる。
さらに、携帯電話機のバッテリーから図示しない負電圧
レギュレータを介して供給される電圧−Ｖｇは±０．２
５Ｖの偏差を有しているため、電圧Ｖｇｓは−２．７５
〜−３．２５Ｖとなる。これにより、電流Ｉｄｓは４０
〜１９０mAとなり、そのばらつきは１５０mAとなる。
【０００７】よって、電力増幅器の基本特性である信号
Ｓout の出力電力Ｐout 及び次の（１）式で示される総
合効率ηt が、ＣＥＬ携帯電話機毎に異なることにな
る。 ηt ＝（Ｐout−Ｐin）／（Ｖｄ１×Ｉｄ１＋Ｖｄ２×Ｉｄ２）・・・（１） ただし、Ｉｄ１；インダクタンス７を流れる電流 Ｉｄ２；インダクタンス３１を流れる電流 Ｐｉｎ；入力信号Ｓｉｎの電力 以上の結果、従来のＣＥＬ携帯電話機には放射電力不足
或いは通話時間の短縮等の問題が発生するという問題が
あり、技術的に満足できる物が得られなかった。
Ｓout の出力電力Ｐout 及び次の（１）式で示される総
合効率ηt が、ＣＥＬ携帯電話機毎に異なることにな
る。 ηt ＝（Ｐout−Ｐin）／（Ｖｄ１×Ｉｄ１＋Ｖｄ２×Ｉｄ２）・・・（１） ただし、Ｉｄ１；インダクタンス７を流れる電流 Ｉｄ２；インダクタンス３１を流れる電流 Ｐｉｎ；入力信号Ｓｉｎの電力 以上の結果、従来のＣＥＬ携帯電話機には放射電力不足
或いは通話時間の短縮等の問題が発生するという問題が
あり、技術的に満足できる物が得られなかった。
【０００８】
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、個々の携帯電話機内の電力増幅器中
で電力増幅を行う電界効果トランジスタのゲートにバイ
アス電圧を供給する外部バイアス回路に対し可変抵抗を
それぞれ設け、前記可変抵抗の抵抗値を調整して前記電
界効果トランジスタにおけるアイドル電流を調整するこ
とで個々の前記携帯電話機の電力増幅器の出力電力及び
総合効率のバランスをそれぞれ調整するようにしてい
る。第２の発明は、個々の携帯電話機に備えられたれＣ
ＰＵで請求項１記載の外部バイアス回路に与える電源電
圧の設定値を、請求項１記載のアイドル電流を参照しつ
つそれぞれ変化させ、前記アイドル電流が規定範囲内に
なったときの前記電源電圧の設定値を前記各携帯電話機
の動作時の前記電源電圧として記憶手段に記憶させるよ
うにしている。
を解決するために、個々の携帯電話機内の電力増幅器中
で電力増幅を行う電界効果トランジスタのゲートにバイ
アス電圧を供給する外部バイアス回路に対し可変抵抗を
それぞれ設け、前記可変抵抗の抵抗値を調整して前記電
界効果トランジスタにおけるアイドル電流を調整するこ
とで個々の前記携帯電話機の電力増幅器の出力電力及び
総合効率のバランスをそれぞれ調整するようにしてい
る。第２の発明は、個々の携帯電話機に備えられたれＣ
ＰＵで請求項１記載の外部バイアス回路に与える電源電
圧の設定値を、請求項１記載のアイドル電流を参照しつ
つそれぞれ変化させ、前記アイドル電流が規定範囲内に
なったときの前記電源電圧の設定値を前記各携帯電話機
の動作時の前記電源電圧として記憶手段に記憶させるよ
うにしている。
【０００９】
【作用】第１の発明によれば、以上のように電力増幅器
の調整方法を構成したので、個々の携帯電話機のバイア
ス電圧が可変抵抗の抵抗値で調整され、電力増幅を行う
電界効果トランジスタのアイドル電流が、例えば各携帯
電話機毎に同じに調整される。この調整によって個々の
携帯電話機の電力増幅器の出力電力及び総合効率のバラ
ンスが調整される。第２の発明によれば、個々の携帯電
話機に備えられたれＣＰＵによって、外部バイアス回路
に与える電源電圧がアイドル電流を参照しつつそれぞれ
設定されるる。その設定電圧が記憶手段に記憶され、各
携帯電話機が動作するとき、各電力増幅器はその記憶さ
れた設定電圧を用いて動作する。従って、前記課題を解
決できるのである。
の調整方法を構成したので、個々の携帯電話機のバイア
ス電圧が可変抵抗の抵抗値で調整され、電力増幅を行う
電界効果トランジスタのアイドル電流が、例えば各携帯
電話機毎に同じに調整される。この調整によって個々の
携帯電話機の電力増幅器の出力電力及び総合効率のバラ
ンスが調整される。第２の発明によれば、個々の携帯電
話機に備えられたれＣＰＵによって、外部バイアス回路
に与える電源電圧がアイドル電流を参照しつつそれぞれ
設定されるる。その設定電圧が記憶手段に記憶され、各
携帯電話機が動作するとき、各電力増幅器はその記憶さ
れた設定電圧を用いて動作する。従って、前記課題を解
決できるのである。
【００１０】
【実施例】第１の実施例 図１は、本発明の第１の実施例を示す電力増幅器の回路
図であり、図２と共通する要素には共通の符号が付され
ている。本実施例では電力増幅器に可変抵抗を設けて携
帯電話機のメイン基板に直実装し、他の携帯電話回路と
共に一体調整を行い、その可変抵抗の調整で該電力増幅
器の特性を安定化させることを特徴とする電力増幅器の
調整方法である。図１の電力増幅回路は、図２と同様に
入力端子Ｉｎに接続された結合コンデンサ１を備えてい
る。コンデンサ１の出力側はインダクタンス２に接続さ
れている。このインダクタンス２の出力側はコンデンサ
３を介して接地され、かつＦＥＴ増幅回路４の入力端子
４−１に接続される入力整合回路を構成している。ＦＥ
Ｔ増幅回路４は４つの端子４−１〜４−４間に接続さ
れ、自己バイアスで増幅動作を行うものである。端子４
−２は接地され、端子４−３はパスコンデンサ５を介し
て接地されている。ＦＥＴ増幅回路４の出力端子４−４
は、結合コンデンサ６に接続されている。また、出力端
子４−４はチョークインダクタンス７を介して電源電圧
Ｖｄ１に接続されると共に、パスコンデンサ９を介して
接地されている。結合コンデンサ６の入力側はコンデン
サ８を介して接地され、結合コンデンサ６の出力側はイ
ンダクタンス１０に接続されている。インダクタンス１
０は、コンデンサ１１を介して接地され、インダクタン
ス１０の出力側は従来と異なる外部バイアス回路４０を
介してＦＥＴ３０のゲートに接続される段間整合回路を
構成している。ＦＥＴ３０は高出力電力増幅用のＦＥＴ
である。
図であり、図２と共通する要素には共通の符号が付され
ている。本実施例では電力増幅器に可変抵抗を設けて携
帯電話機のメイン基板に直実装し、他の携帯電話回路と
共に一体調整を行い、その可変抵抗の調整で該電力増幅
器の特性を安定化させることを特徴とする電力増幅器の
調整方法である。図１の電力増幅回路は、図２と同様に
入力端子Ｉｎに接続された結合コンデンサ１を備えてい
る。コンデンサ１の出力側はインダクタンス２に接続さ
れている。このインダクタンス２の出力側はコンデンサ
３を介して接地され、かつＦＥＴ増幅回路４の入力端子
４−１に接続される入力整合回路を構成している。ＦＥ
Ｔ増幅回路４は４つの端子４−１〜４−４間に接続さ
れ、自己バイアスで増幅動作を行うものである。端子４
−２は接地され、端子４−３はパスコンデンサ５を介し
て接地されている。ＦＥＴ増幅回路４の出力端子４−４
は、結合コンデンサ６に接続されている。また、出力端
子４−４はチョークインダクタンス７を介して電源電圧
Ｖｄ１に接続されると共に、パスコンデンサ９を介して
接地されている。結合コンデンサ６の入力側はコンデン
サ８を介して接地され、結合コンデンサ６の出力側はイ
ンダクタンス１０に接続されている。インダクタンス１
０は、コンデンサ１１を介して接地され、インダクタン
ス１０の出力側は従来と異なる外部バイアス回路４０を
介してＦＥＴ３０のゲートに接続される段間整合回路を
構成している。ＦＥＴ３０は高出力電力増幅用のＦＥＴ
である。
【００１１】外部バイアス回路４０はＦＥＴ３０のゲー
トバイアス電圧を設定する機能を有し、負の電源電圧−
Ｖｇと接地間に直列接続された４個の抵抗４１，４２，
４３，４４を有している。抵抗４１と抵抗４２の接続ノ
ードにインダクタンス１０が接続されると共にそのノー
ドがＦＥＴ３０のゲートに接続されている。抵抗４１の
電源側はパスコンデンサ４５を介して接地され、抵抗４
２の接地側もパスコンデンサ４６を介して接地されてい
る。各抵抗４１，４２，４３の抵抗値Ｒ41，Ｒ42，Ｒ43
の総和はＦＥＴ３０のゲート電流を１mA以下にするため
に、４ｋΩ以上に設定されている。抵抗４４は可変抵抗
である。抵抗４２とコンデンサ４６はＦＥＴ３０の入力
電力を低減させて電力増幅器の動作を安定させるためダ
ンピング回路であり、抵抗４２の抵抗値Ｒ42は１００Ω
前後である。即ち、抵抗４２は、ＦＥＴ３０のゲートソ
ース間電圧Ｖｇｓを設定するためのバイアス抵抗として
は考慮しなくてもよい構成である。そのため、ＦＥＴ３
０のゲート・ソース間電圧Ｖｇｓは、抵抗４４の抵抗値
をＲ44とすると、つぎの（２）式で決定される。 Ｖｇｓ＝（Ｒ43＋Ｒ44）−Ｖｇ／（Ｒ41＋Ｒ43＋Ｒ44） ・・・（２） ＦＥＴ３０のソースは接地され、そのＦＥＴ３０のドレ
インはチョークインダクタンス３１を介して電源電圧Ｖ
ｄ２に接続されると共に、パスコンデンサ３３を介して
接地される。さらに、ＦＥＴ３０のドレインには、イン
ダクタンス３２、コンデンサ３４及びコンデンサ３５に
より出力整合回路が形成されている。インダクタンス３
２の出力側は結合コンデンサ３６を介して出力端子Ｏｕ
ｔに接続されている。
トバイアス電圧を設定する機能を有し、負の電源電圧−
Ｖｇと接地間に直列接続された４個の抵抗４１，４２，
４３，４４を有している。抵抗４１と抵抗４２の接続ノ
ードにインダクタンス１０が接続されると共にそのノー
ドがＦＥＴ３０のゲートに接続されている。抵抗４１の
電源側はパスコンデンサ４５を介して接地され、抵抗４
２の接地側もパスコンデンサ４６を介して接地されてい
る。各抵抗４１，４２，４３の抵抗値Ｒ41，Ｒ42，Ｒ43
の総和はＦＥＴ３０のゲート電流を１mA以下にするため
に、４ｋΩ以上に設定されている。抵抗４４は可変抵抗
である。抵抗４２とコンデンサ４６はＦＥＴ３０の入力
電力を低減させて電力増幅器の動作を安定させるためダ
ンピング回路であり、抵抗４２の抵抗値Ｒ42は１００Ω
前後である。即ち、抵抗４２は、ＦＥＴ３０のゲートソ
ース間電圧Ｖｇｓを設定するためのバイアス抵抗として
は考慮しなくてもよい構成である。そのため、ＦＥＴ３
０のゲート・ソース間電圧Ｖｇｓは、抵抗４４の抵抗値
をＲ44とすると、つぎの（２）式で決定される。 Ｖｇｓ＝（Ｒ43＋Ｒ44）−Ｖｇ／（Ｒ41＋Ｒ43＋Ｒ44） ・・・（２） ＦＥＴ３０のソースは接地され、そのＦＥＴ３０のドレ
インはチョークインダクタンス３１を介して電源電圧Ｖ
ｄ２に接続されると共に、パスコンデンサ３３を介して
接地される。さらに、ＦＥＴ３０のドレインには、イン
ダクタンス３２、コンデンサ３４及びコンデンサ３５に
より出力整合回路が形成されている。インダクタンス３
２の出力側は結合コンデンサ３６を介して出力端子Ｏｕ
ｔに接続されている。
【００１２】次に、本実施例の電力増幅器の調整方法を
説明する。まず、図１の電力増幅器の外部バイアス回路
４０に負の電源電圧−Ｖｇとして−４Ｖを印加し、ＦＥ
Ｔ３０のドレイン・ソース電圧Ｖｄｓとして電源電圧Ｖ
ｄ２に６Ｖを印加する。そして、外部バイアス回路４０
中の可変抵抗４４の抵抗値Ｒ44を変化させ、ＦＥＴ３０
のドレイン・ソース間の直流電流Ｉｄｓを例えば１００
mAに設定する。調整の実施された電力増幅器は従来と同
様の動作で電力増幅を行う。即ち、入力端子Ｉｎから入
力された小電力の信号Ｓinがコンデンサ１及びインダク
タンス２を介してＦＥＴ増幅回路４に与えられ、そのＦ
ＥＴ増幅回路４は電源電圧Ｖｄ１を用いて自己バイアス
で信号Ｓinを増幅する。ＦＥＴ増幅回路４で増幅された
信号はコンデンサ６及びインダクタンス１０を介してＦ
ＥＴ３０のゲートに与えられ、そのＦＥＴ３０によって
電力増幅される。ＦＥＴ３０によって電力増幅された信
号Ｓout は、コンデンサ３６を介して出力端子Ｏｕｔか
ら出力される。電流Ｉｄｓはアイドル電流と称し、自動
車の暖気運転に相当するものであり、電力増幅の出力特
性を左右するものである。ＦＥＴ３０の電圧Ｖｇｓの設
定を電流Ｉｄｓの調整で行うことで、量産される電流増
幅器の出力電力Ｐout 及び総合効率ηt のサンプル間の
ばらつきが従来に比べて軽減される。
説明する。まず、図１の電力増幅器の外部バイアス回路
４０に負の電源電圧−Ｖｇとして−４Ｖを印加し、ＦＥ
Ｔ３０のドレイン・ソース電圧Ｖｄｓとして電源電圧Ｖ
ｄ２に６Ｖを印加する。そして、外部バイアス回路４０
中の可変抵抗４４の抵抗値Ｒ44を変化させ、ＦＥＴ３０
のドレイン・ソース間の直流電流Ｉｄｓを例えば１００
mAに設定する。調整の実施された電力増幅器は従来と同
様の動作で電力増幅を行う。即ち、入力端子Ｉｎから入
力された小電力の信号Ｓinがコンデンサ１及びインダク
タンス２を介してＦＥＴ増幅回路４に与えられ、そのＦ
ＥＴ増幅回路４は電源電圧Ｖｄ１を用いて自己バイアス
で信号Ｓinを増幅する。ＦＥＴ増幅回路４で増幅された
信号はコンデンサ６及びインダクタンス１０を介してＦ
ＥＴ３０のゲートに与えられ、そのＦＥＴ３０によって
電力増幅される。ＦＥＴ３０によって電力増幅された信
号Ｓout は、コンデンサ３６を介して出力端子Ｏｕｔか
ら出力される。電流Ｉｄｓはアイドル電流と称し、自動
車の暖気運転に相当するものであり、電力増幅の出力特
性を左右するものである。ＦＥＴ３０の電圧Ｖｇｓの設
定を電流Ｉｄｓの調整で行うことで、量産される電流増
幅器の出力電力Ｐout 及び総合効率ηt のサンプル間の
ばらつきが従来に比べて軽減される。
【００１３】図４は、アイドル電流設定の説明図であ
る。アイドル電流Ｉｄｓの値の設定は、図４に示す出力
電力Ｐout と総合効率ηtのバランス関係から１００mA
としている。なお、図４において、出力電力は最大出力
電力の値、総合効率は携帯電話の通話時の効率、総合電
流は総合効率を電流に換算したものが示されている。以
上のように、本実施例では、各電力増幅器の外部バイア
ス回路４０に可変抵抗４４を設け、その可変抵抗４４の
抵抗値Ｒ44を変化させてアイドル電流Ｉｄｓをそれぞれ
調整する。そのため、次の（i ) のような利点を従来に
比べて発揮することができる。
る。アイドル電流Ｉｄｓの値の設定は、図４に示す出力
電力Ｐout と総合効率ηtのバランス関係から１００mA
としている。なお、図４において、出力電力は最大出力
電力の値、総合効率は携帯電話の通話時の効率、総合電
流は総合効率を電流に換算したものが示されている。以
上のように、本実施例では、各電力増幅器の外部バイア
ス回路４０に可変抵抗４４を設け、その可変抵抗４４の
抵抗値Ｒ44を変化させてアイドル電流Ｉｄｓをそれぞれ
調整する。そのため、次の（i ) のような利点を従来に
比べて発揮することができる。
【００１４】（ｉ）出力電力Ｐout 及び総合効率ηt の
各電力増幅器毎のばらつきが軽減される。 （ii）負の電源電圧−Ｖｇがばらつきにより変動して
も、可変抵抗４４の抵抗値Ｒ44の調整範囲でアイドル電
流Ｉｄｓが調整可能であり、出力電力Ｐout 及び総合効
率ηt の各電力増幅器毎のばらつきが軽減される。 （iii)出力電力Ｐout 及び総合効率ηt の各電力増幅器
毎のばらつきが軽減されるので、携帯電話機の性能であ
る発着呼及び通話時間の均一化が図れる。 （iv）携帯電話のメイン基板に可変抵抗４４を直実装す
ることで、携帯電話機内回路の一体調整が可能となり、
携帯電話機全体の品質の安定化が図れる。 （ｖ）可変抵抗４４を携帯電話のメイン基板に直実装す
ることで、モジュール化した電力増幅器の基板は不要と
なり、上記（ｉ）〜（iv）の利点を有する携帯電話機を
低コストで実現できる。
各電力増幅器毎のばらつきが軽減される。 （ii）負の電源電圧−Ｖｇがばらつきにより変動して
も、可変抵抗４４の抵抗値Ｒ44の調整範囲でアイドル電
流Ｉｄｓが調整可能であり、出力電力Ｐout 及び総合効
率ηt の各電力増幅器毎のばらつきが軽減される。 （iii)出力電力Ｐout 及び総合効率ηt の各電力増幅器
毎のばらつきが軽減されるので、携帯電話機の性能であ
る発着呼及び通話時間の均一化が図れる。 （iv）携帯電話のメイン基板に可変抵抗４４を直実装す
ることで、携帯電話機内回路の一体調整が可能となり、
携帯電話機全体の品質の安定化が図れる。 （ｖ）可変抵抗４４を携帯電話のメイン基板に直実装す
ることで、モジュール化した電力増幅器の基板は不要と
なり、上記（ｉ）〜（iv）の利点を有する携帯電話機を
低コストで実現できる。
【００１５】第２の実施例 図５は、本発明の第２の実施例の電力増幅器の調整方法
を説明するブロック図である。本実施例は、携帯電話機
に備えられているＣＰＵ（中央処理装置）を用いて、図
２における負の電源電圧−Ｖｇを変化させ、外部バイア
ス回路２０がＦＥＴ３０のゲートに与える電圧を調整し
てＦＥＴ３０のアイドル電流Ｉｄｓを均一化させるもの
である。図５のように、ＣＰＵ５０は記憶手段（ＥＥＰ
ＲＯＭ）６０に接続され、ＣＰＵ５０の出力側がデジタ
ルアナログ変換器（ＤＡＣ）７０に接続されている。一
方、負電圧レギュレータ（−Ｖ ＲＥＧ．）８０の出力
側もデジタルアナログ変換器７０に接続され、デジタル
アナログ変換器７０が負の電源電圧−Ｖｇを生成して電
力増幅器（ＰＡ）１００へ与える構成となっている。電
力増幅器１００の内部回路は、例えば図２と同様になっ
ている。
を説明するブロック図である。本実施例は、携帯電話機
に備えられているＣＰＵ（中央処理装置）を用いて、図
２における負の電源電圧−Ｖｇを変化させ、外部バイア
ス回路２０がＦＥＴ３０のゲートに与える電圧を調整し
てＦＥＴ３０のアイドル電流Ｉｄｓを均一化させるもの
である。図５のように、ＣＰＵ５０は記憶手段（ＥＥＰ
ＲＯＭ）６０に接続され、ＣＰＵ５０の出力側がデジタ
ルアナログ変換器（ＤＡＣ）７０に接続されている。一
方、負電圧レギュレータ（−Ｖ ＲＥＧ．）８０の出力
側もデジタルアナログ変換器７０に接続され、デジタル
アナログ変換器７０が負の電源電圧−Ｖｇを生成して電
力増幅器（ＰＡ）１００へ与える構成となっている。電
力増幅器１００の内部回路は、例えば図２と同様になっ
ている。
【００１６】次に、本実施例の電力増幅器の調整方法を
説明する。各携帯電話機毎に、電力増増幅器１００中の
アイドル電流Ｉｄｓを監視しながらＣＰＵ５０の制御で
デジタルアナログ変換器７０の出力電圧−Ｖｇを変化さ
せる。アイドル電流Ｉｄｓの値が規定の範囲内になった
ときの、デジタルアナログ変換器７０の出力電圧設定値
を記憶手段６０にそれぞれ記憶させておく。次に、以上
のように調整された携帯電話機の動作を説明する。電源
投入毎に、ＣＰＵ５０は記憶手段６０から出力電圧設定
値を呼出し、その設定値がデジタルアナログ変換器７０
に送られる。デジタルアナログ変換器７０は、負電圧レ
ギュレータ８０から与えられている参照電圧Ｖを出力電
圧設定値に応じて変換し、調整時に設定された出力電圧
−Ｖｇを生成して電力増幅器１００へ供給する。電力増
幅器１００は電圧−Ｖｇを用いて電力増幅を行う。
説明する。各携帯電話機毎に、電力増増幅器１００中の
アイドル電流Ｉｄｓを監視しながらＣＰＵ５０の制御で
デジタルアナログ変換器７０の出力電圧−Ｖｇを変化さ
せる。アイドル電流Ｉｄｓの値が規定の範囲内になった
ときの、デジタルアナログ変換器７０の出力電圧設定値
を記憶手段６０にそれぞれ記憶させておく。次に、以上
のように調整された携帯電話機の動作を説明する。電源
投入毎に、ＣＰＵ５０は記憶手段６０から出力電圧設定
値を呼出し、その設定値がデジタルアナログ変換器７０
に送られる。デジタルアナログ変換器７０は、負電圧レ
ギュレータ８０から与えられている参照電圧Ｖを出力電
圧設定値に応じて変換し、調整時に設定された出力電圧
−Ｖｇを生成して電力増幅器１００へ供給する。電力増
幅器１００は電圧−Ｖｇを用いて電力増幅を行う。
【００１７】以上のように、本実施例ではアイドル電流
ＩｄｓをＣＰＵ５０を用いて調整するので、第１の実施
例と同様に、各電話機の出力電力Ｐout 及び総合効率η
のばらつきが軽減される。また、ＣＰＵ５０、記憶手段
６０、デジタルアナログ変換器７０、及び負電圧レギュ
レータ８０は、通常の携帯電話機に備えられているので
特別な回路を設けなくも品質の均一な携帯電話機を実現
できる。なお、本発明は、上記実施例に限定されず種々
の変形が可能である。例えば第１の実施例における可変
抵抗４４の接続位置は、抵抗４３と接地間に限定され
ず、例えば、電源電圧−Ｖｇと抵抗４１の間に接続する
構成としてもよい。
ＩｄｓをＣＰＵ５０を用いて調整するので、第１の実施
例と同様に、各電話機の出力電力Ｐout 及び総合効率η
のばらつきが軽減される。また、ＣＰＵ５０、記憶手段
６０、デジタルアナログ変換器７０、及び負電圧レギュ
レータ８０は、通常の携帯電話機に備えられているので
特別な回路を設けなくも品質の均一な携帯電話機を実現
できる。なお、本発明は、上記実施例に限定されず種々
の変形が可能である。例えば第１の実施例における可変
抵抗４４の接続位置は、抵抗４３と接地間に限定され
ず、例えば、電源電圧−Ｖｇと抵抗４１の間に接続する
構成としてもよい。
【００１８】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、個々の携帯電話機内の電力増幅器中のＦＥＴ
のゲートにバイアス電圧を供給する外部バイアス回路に
可変抵抗を設け、その可変抵抗の抵抗値を調整してアイ
ドル電流を調整して電力増幅器の出力電力及び総合効率
のバランスをそれぞれ調整するので、各携帯電話機の電
力増幅における出力電力及び総合効率のばらつきが軽減
される。そのため、携帯電話機の性能である発着呼及び
通話時間の均一化が図れる。第２の発明によれば、個々
の携帯電話機に備えられたれＣＰＵで外部バイアス回路
に与える電源電圧の設定値を、アイドル電流を参照しつ
つそれぞれ変化させ、アイドル電流が規定範囲内になっ
たときの電源電圧の設定値を各携帯電話機の動作時の電
圧として記憶手段に記憶させる。例えば、電源投入毎に
その設定された電圧を外部バイアス回路に与えることに
よって、各携帯電話機の電力増幅における出力電力及び
総合効率のばらつきが軽減され、携帯電話機の性能であ
る発着呼及び通話時間の均一化が図れる。
によれば、個々の携帯電話機内の電力増幅器中のＦＥＴ
のゲートにバイアス電圧を供給する外部バイアス回路に
可変抵抗を設け、その可変抵抗の抵抗値を調整してアイ
ドル電流を調整して電力増幅器の出力電力及び総合効率
のバランスをそれぞれ調整するので、各携帯電話機の電
力増幅における出力電力及び総合効率のばらつきが軽減
される。そのため、携帯電話機の性能である発着呼及び
通話時間の均一化が図れる。第２の発明によれば、個々
の携帯電話機に備えられたれＣＰＵで外部バイアス回路
に与える電源電圧の設定値を、アイドル電流を参照しつ
つそれぞれ変化させ、アイドル電流が規定範囲内になっ
たときの電源電圧の設定値を各携帯電話機の動作時の電
圧として記憶手段に記憶させる。例えば、電源投入毎に
その設定された電圧を外部バイアス回路に与えることに
よって、各携帯電話機の電力増幅における出力電力及び
総合効率のばらつきが軽減され、携帯電話機の性能であ
る発着呼及び通話時間の均一化が図れる。
【図１】本発明の第１の実施例を示す電力増幅器の回路
図である。
図である。
【図２】従来の電力増幅器を示す回路図である。
【図３】図２中のＦＥＴ３０のばらつきを説明する図で
ある。
ある。
【図４】アイドル電流設定の説明図である。
【図５】本発明の第２の実施例の電力増幅器の調整方法
を説明するブロック図である。
を説明するブロック図である。
３０ ＦＥＴ ４０ 外部バイアス回路 ４４ 可変抵抗 ５０ ＣＰＵ ６０ 記憶手段 ７０ デジタルアナログ変換器 ８０ 負電圧レギュレータ Ｖｄ１，Ｖｄ２，−Ｖｇ 電源電圧 Ｉｄｓ アイドル電流
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 7/26
Claims (2)
- 【請求項１】 個々の携帯電話機内の電力増幅器中で電
力増幅を行う電界効果トランジスタのゲートにバイアス
電圧を供給する外部バイアス回路に対し可変抵抗を設
け、前記可変抵抗の抵抗値を調整して前記電界効果トラ
ンジスタにおけるアイドル電流を調整することで前記個
々の携帯電話機の電力増幅器の出力電力及び総合効率の
バランスをそれぞれ調整する、ことを特徴とする電力増
幅器の調整方法。 - 【請求項２】 個々の携帯電話機に備えられたれＣＰＵ
で請求項１記載の外部バイアス回路に与える電源電圧の
設定値を、請求項１記載のアイドル電流を参照しつつそ
れぞれ変化させ、前記アイドル電流が規定範囲内になっ
たときの前記電源電圧の設定値を前記各携帯電話機の動
作時の前記電源電圧として記憶手段に記憶させる、こと
を特徴とする電力増幅器の調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6263618A JPH08125465A (ja) | 1994-10-27 | 1994-10-27 | 電力増幅器の調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6263618A JPH08125465A (ja) | 1994-10-27 | 1994-10-27 | 電力増幅器の調整方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08125465A true JPH08125465A (ja) | 1996-05-17 |
Family
ID=17392044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6263618A Pending JPH08125465A (ja) | 1994-10-27 | 1994-10-27 | 電力増幅器の調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08125465A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0878904A2 (en) * | 1997-05-16 | 1998-11-18 | Matsushita Electric Industrial Co., Ltd. | A power amplifier with an idle current trimmed and a method of trimming the power amplifier |
| JP2004007434A (ja) * | 2002-05-31 | 2004-01-08 | Renesas Technology Corp | 無線通信システム |
-
1994
- 1994-10-27 JP JP6263618A patent/JPH08125465A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0878904A2 (en) * | 1997-05-16 | 1998-11-18 | Matsushita Electric Industrial Co., Ltd. | A power amplifier with an idle current trimmed and a method of trimming the power amplifier |
| US5986503A (en) * | 1997-05-16 | 1999-11-16 | Matsushita Electric Industrial Co., Ltd. | Power amplifier with an idle current trimmed and a method of trimming the power amplifier |
| EP0878904A3 (en) * | 1997-05-16 | 2001-08-08 | Matsushita Electric Industrial Co., Ltd. | A power amplifier with an idle current trimmed and a method of trimming the power amplifier |
| JP2004007434A (ja) * | 2002-05-31 | 2004-01-08 | Renesas Technology Corp | 無線通信システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7622993B2 (en) | Current mirror circuit | |
| CN101043202B (zh) | 高频功率放大器 | |
| JP4323798B2 (ja) | 構成可能な電力増幅器及びバイアス制御 | |
| US8351873B2 (en) | Low noise RF driver | |
| KR20020064870A (ko) | 전력 증폭기의 동작전류 제어 회로 | |
| JPH10322144A (ja) | 電力増幅器及びその調整方法 | |
| WO2012097486A1 (zh) | 一种射频前端电路及具有该电路的移动终端 | |
| US6353344B1 (en) | High impedance bias circuit | |
| US6275112B1 (en) | Efficient microphone bias amplifier with high output voltage/current capability and excellent PSRR | |
| EP0066572A1 (en) | Driver circuit having reduced cross-over distortion | |
| US6020727A (en) | Setting of a linear regulator to stand-by | |
| JPH08125465A (ja) | 電力増幅器の調整方法 | |
| US6411167B2 (en) | Amplifier output stage | |
| US7233208B2 (en) | Bias compensation circuit for RF power amplifier | |
| US7433477B2 (en) | Audio superpositioning | |
| JP3105489B2 (ja) | 増幅器 | |
| JPH0851318A (ja) | 利得可変回路とその集積回路 | |
| US5570064A (en) | Automatic gain control amplifier for use in radio transmitter-receiver | |
| US6518840B1 (en) | Circuit for linearizing the power control profile of a BiCMOS power amplifier | |
| US5751181A (en) | Power amplifier circuit | |
| JPH0335620A (ja) | 送信電力制御回路 | |
| US20030169112A1 (en) | Variable gain amplifier with low power consumption | |
| TW494623B (en) | Amplifier with variable gains | |
| JP3178494B2 (ja) | Ｍｏｓｆｅｔ電力増幅器 | |
| US7489183B2 (en) | Bias control system for a power amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001219 |