JPH08122466A - Timing system - Google Patents
Timing systemInfo
- Publication number
- JPH08122466A JPH08122466A JP25679594A JP25679594A JPH08122466A JP H08122466 A JPH08122466 A JP H08122466A JP 25679594 A JP25679594 A JP 25679594A JP 25679594 A JP25679594 A JP 25679594A JP H08122466 A JPH08122466 A JP H08122466A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- controller
- time
- timekeeping
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electric Clocks (AREA)
- Alarm Systems (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、調時システムに関し、
特に、管理センタに連結されたコントローラに設けられ
た時計を正確な時刻に調整するための調時システムに関
するものである。BACKGROUND OF THE INVENTION The present invention relates to a timing system,
In particular, the present invention relates to a timing system for adjusting a clock provided in a controller connected to a management center to an accurate time.
【0002】[0002]
【従来の技術】複数のコントローラが管理センタに連結
されたシステムにおいては、各コントローラが自装置内
に設けた時計によって被制御装置の時間制御を行うこと
がある。例えばキャッシュコーナのようなコントローラ
においては、シャッタを開閉する、照明を点滅するとい
った開閉店の時刻制御を、コントローラ内に設けられた
時計に基づいて行う。2. Description of the Related Art In a system in which a plurality of controllers are connected to a management center, each controller may control the time of a controlled device by a clock provided in its own device. For example, in a controller such as a cash corner, time control of an opening / closing store such as opening and closing a shutter and blinking a light is performed based on a clock provided in the controller.
【0003】[0003]
【発明が解決しようとする課題】上記のようなコントロ
ーラ内に設けられた時計に故障が生じると、そのコント
ローラにおいては、開閉店が正しい時間に行われないこ
ととなる。本発明は、計時機能を有する管理センタと、
被制御装置の時間制御を行うコントローラと、前記管理
センタと前記コントローラとを接続する通信回線とを具
備する調時システムにおいて、コントローラが持ってい
る時計に故障が生じたような場合、それを速やかに検出
して、正確な時間管理が継続できるようにすると共に、
コントローラの持つ時計の修正を自動的に行えるように
することを目的とするものである。If the timepiece provided in the controller as described above fails, the controller will not open and close at the correct time. The present invention includes a management center having a timekeeping function,
In a timing system that includes a controller that controls the time of a controlled device and a communication line that connects the management center and the controller, if a failure occurs in a clock that the controller has, it is promptly handled. To enable accurate time management to continue and
The purpose is to make it possible to automatically correct the clock of the controller.
【0004】[0004]
【課題を解決するための手段】本発明は、上記目的を達
成するため、計時機能を有する管理センタと、被制御装
置の時間制御を行うコントローラと、前記管理センタと
前記コントローラとを接続する通信回線とを具備する調
時システムにおいて、前記コントローラの時間管理に使
用されるマスタ時計と、サブ時計と、前記マスタ時計の
異常を検出する検出手段と、前記検出手段が前記マスタ
時計の異常を検出したとき、前記コントローラにおける
時間制御を前記マスタ時計から前記サブ時計に切り換え
る切換手段と、この切換手段による切り換え終了後、前
記管理センタからの計時データを前記通信回線を介して
前記マスタ時計に取り込む修正手段とを設ける。In order to achieve the above object, the present invention provides a management center having a timekeeping function, a controller for controlling the time of a controlled device, and communication for connecting the management center and the controller. In a timing system including a line, a master clock used for time management of the controller, a sub clock, detection means for detecting abnormality of the master clock, and the detection means detects abnormality of the master clock. And a switching means for switching the time control in the controller from the master clock to the sub clock, and after the switching by the switching means is completed, the timekeeping data from the management center is fetched into the master clock via the communication line. And means are provided.
【0005】[0005]
【作用】コントローラの運転中、前記マスタ時計の計時
データは、常に検出手段によりチェックされる。例え
ば、マスタ時計が停止した場合、また、マスタ時計の計
時データに、例えば、00〜59秒という値であるべき
ところ61秒というありえない値が示された場合、検出
手段がマスタ時計の異常を検出する。During operation of the controller, the timekeeping data of the master clock is constantly checked by the detecting means. For example, when the master clock is stopped, or when the timekeeping data of the master clock shows an improbable value of 61 seconds, which should be a value of 00 to 59 seconds, the detection means detects an abnormality of the master clock. To do.
【0006】そして、検出手段がマスタ時計の異常を検
出すると、切換手段がコントローラの時刻管理の計時機
能を、マスタ時計からサブ時計に切り換える。したがっ
て、マスタ時計に異常が発生しても、コントローラは正
確な時刻管理が継続される。また、マスタ時計からサブ
時計への切り換えが終了した後に、修正手段はマスタ時
計を管理センタからの計時データにより正確な時刻に調
時する。この調時後、再び、コントローラの時刻管理の
基となる時計はサブ時計からマスタ時計に切り換えられ
る。When the detection means detects an abnormality in the master timepiece, the switching means switches the timekeeping function of the time management of the controller from the master timepiece to the sub timepiece. Therefore, even if an abnormality occurs in the master clock, the controller continues accurate time management. Further, after the switching from the master clock to the sub clock is completed, the correcting means clocks the master clock to an accurate time according to the clock data from the management center. After this time adjustment, the clock on which the time management of the controller is based is switched from the sub clock to the master clock again.
【0007】[0007]
【実施例】以下、本発明の調時システムの実施例につい
て、図面を用いて説明する。図2は、キャッシュコーナ
に適用される本発明の調時システムの構成図である。図
において、1は管理センタ、2はキャッシュコーナを構
成するコントローラ、3は管理センタ1とコントローラ
2を接続する通信回線である。なお、通常は管理センタ
1に対して複数のコントローラ2が接続されるが、本図
では1つのコントローラ2のみを示している。Embodiments of the timing system of the present invention will be described below with reference to the drawings. FIG. 2 is a block diagram of the timing system of the present invention applied to a cache corner. In the figure, 1 is a management center, 2 is a controller forming a cache corner, and 3 is a communication line connecting the management center 1 and the controller 2. Although a plurality of controllers 2 are normally connected to the management center 1, only one controller 2 is shown in this figure.
【0008】管理センタ1はメイン時計4を備えてい
る。コントローラ2は、マスタ時計として、ハード時計
であるRTC(リアルタイムクロック)5を有する。6
はCPUである。シャッタを開閉制御するシャッタ用コ
ントローラ7、照明を点滅制御する照明用コントローラ
8は、RTC5の示す計時データに基づいて制御され
る。The management center 1 has a main clock 4. The controller 2 has an RTC (real time clock) 5 which is a hard clock as a master clock. 6
Is a CPU. The shutter controller 7 that controls the opening and closing of the shutter and the illumination controller 8 that controls the blinking of the illumination are controlled based on the time measurement data indicated by the RTC 5.
【0009】9はメモリで、プログラム、データ等を格
納している。10はインタフェースで、CPU6に対し
てRTC5、シャッタ用コントローラ7、照明用コント
ローラ8を接続する。図1は、本発明の調時システムを
示すブロック図である。RTC5の計時データは、メモ
リAと切換手段21に送られる。CPU6内にサブ時計
として、ソフト時計22が用意される。切換手段21
は、RTC5又はソフト時計22の計時データを切り換
えてシャッタ用コントローラ7、照明用コントローラ8
に送る。A memory 9 stores programs, data and the like. An interface 10 connects the RTC 5, the shutter controller 7, and the illumination controller 8 to the CPU 6. FIG. 1 is a block diagram showing a timing system of the present invention. The clocked data of the RTC 5 is sent to the memory A and the switching means 21. A soft clock 22 is prepared as a sub clock in the CPU 6. Switching means 21
Switches the timing data of the RTC 5 or the soft clock 22 to switch the shutter controller 7 and the illumination controller 8 from each other.
Send to
【0010】メモリAの内容を所定時間ごとにストアす
るメモリB、及び計時データの異常をチェックするため
の基準データ31が設けられる。この基準データとして
は、計時データにおける年に対しては00〜99、月に
対しては00〜12、日に対しては00〜31、時に対
しては00〜23、分、秒に対しては00〜59という
値が用意される。There are provided a memory B for storing the contents of the memory A at predetermined time intervals, and reference data 31 for checking abnormality of the timekeeping data. As the reference data, 00 to 99 for the year, 00 to 12 for the month, 00 to 31 for the day, 00 to 23 for the hour, and 00 to 23 for minutes and seconds in the timekeeping data. Values of 00 to 59 are prepared.
【0011】なお、日に対しては、各月に対応する最終
の日にち、例えば、2月なら28日(うるう年は29
日)、11月なら30日、12月なら31日という暦が
用意されている。メモリAにストアされた計時データ
と、メモリBにストアされたデータと、基準データ31
が検出手段23に入力される。For the day, the last day corresponding to each month, for example, 28 days in February (29 days in a leap year)
Sunday), November 30th, December 31st. The clock data stored in the memory A, the data stored in the memory B, and the reference data 31
Is input to the detection means 23.
【0012】検出手段23は切換手段21に切り換え信
号を出力し、ソフト時計22に計時データを出力する。
切換手段21は、シャッタ用コントローラ7と照明用コ
ントローラ8に、RTC5とソフト時計22とを切り換
えて接続する。また、修正手段24に信号を出力する。The detecting means 23 outputs a switching signal to the switching means 21 and outputs time measurement data to the soft timepiece 22.
The switching means 21 switches and connects the RTC 5 and the soft clock 22 to the shutter controller 7 and the illumination controller 8. Further, it outputs a signal to the correction means 24.
【0013】修正手段24は、管理センタ1のメイン時
計4とRTC5に接続される。次に、図1の調時システ
ムの動作を、図3,図4のフローチャートにしたがって
説明する。最初に、初期動作について説明する。ステッ
プS1では、200msごとに“1”カウントアップす
るカウンタPに初期値0がセットされる。The correction means 24 is connected to the main clock 4 and the RTC 5 of the management center 1. Next, the operation of the timing system of FIG. 1 will be described with reference to the flowcharts of FIGS. First, the initial operation will be described. In step S1, an initial value 0 is set in the counter P that counts up by "1" every 200 ms.
【0014】ステップS2でRTC5から計時データが
読み込まれ、そのデータがメモリAにストアされる。こ
の計時データとしては、○年○月○日○時○分○秒と、
秒単位までのものが使用される。初期動作においては、
ステップS3からステップS4へ進んで、メモリAの値
がメモリBに移される。ステップS5で、P=1とされ
て、ステップS6へ進み、200msの経過を待つ。In step S2, the timekeeping data is read from the RTC 5 and the data is stored in the memory A. As this timekeeping data, ○ year ○ month ○ day ○ hour ○ minute ○ second
Items up to the second are used. In the initial operation,
The value of the memory A is transferred to the memory B by proceeding from step S3 to step S4. In step S5, P = 1 is set, and the flow advances to step S6 to wait for 200 ms.
【0015】200msの経過後、以上の初期動作に続
いて次の定常動作が行われる。定常動作として、最初に
RTC5に異常がない場合について説明する。ステップ
S2でRTC5から計時データが読み込まれ、そのデー
タがメモリAにストアされる。その後、ステップS3、
ステップS7からステップS8へ進む。After the lapse of 200 ms, the following steady operation is performed following the above initial operation. As a steady operation, the case where there is no abnormality in the RTC 5 will be described first. In step S2, the time measurement data is read from the RTC 5 and the data is stored in the memory A. After that, step S3,
The process proceeds from step S7 to step S8.
【0016】RTC5が正常でありステップS8で異常
が検知されなければ、ステップS9からステップS10
へ進み、P=P+1とされ、ステップS6で次の200
msの経過を待つ。200msが経過すると、再びステ
ップS2へ進み、以後、同様の動作がP=6となるまで
繰り返される。P=6となると、ステップS7からステ
ップS11へ進む。If the RTC 5 is normal and no abnormality is detected in step S8, steps S9 to S10 are performed.
Then, P = P + 1 is set, and at step S6, the next 200
Wait for ms. When 200 ms has elapsed, the process proceeds to step S2 again, and thereafter, the same operation is repeated until P = 6. When P = 6, the process proceeds from step S7 to step S11.
【0017】ステップS11では、メモリAの値とメモ
リBの値とが比較される。ここで、RTC5に異常がな
ければ、最新の計時データが入っているメモリAの値が
大きい、言い換えれば進んでいるので、A>Bとなるか
ら、ステップS8からステップS9へ進む。ステップS
9でP=6の場合は、ステップS4へ進み、メモリAの
値がメモリBに移され、ステップS5でP=1とされ、
ステップS6へ進み、次の200msの経過を待つ。In step S11, the value in memory A and the value in memory B are compared. Here, if there is no abnormality in the RTC 5, the value of the memory A in which the latest timing data is stored is large. Step S
When P = 6 in 9, the process proceeds to step S4, the value of the memory A is transferred to the memory B, and P = 1 is set in step S5.
The process proceeds to step S6 and waits for the next 200 ms.
【0018】以後、同様の動作が繰り返される。次に、
RTC5に異常が発生した場合について説明をする。始
めに、計時データがありえない異常な値(例えば、61
秒という値)を示した場合について説明する。ステップ
S8では、検出手段23により、メモリAの値と基準デ
ータ31とが比較される。前述のように、基準データと
しては、年に対しては00〜99、月に対しては00〜
12、日に対してはその月の暦に対応する00〜31、
時に対しては00〜23、分、秒に対しては00〜59
という値が用意される。Thereafter, the same operation is repeated. next,
The case where an abnormality occurs in the RTC 5 will be described. First, an abnormal value (for example, 61
A case of indicating a value of second) will be described. In step S8, the detection means 23 compares the value of the memory A with the reference data 31. As mentioned above, the standard data is 00-99 for the year and 00-99 for the month.
12, 00-31 corresponding to the calendar of the month for the day,
00-23 for minutes, 00-59 for minutes and seconds
Value is prepared.
【0019】検出手段23は、現在のRTC5の計時デ
ータであるメモリAの値について、年、月、日、時、
分、秒の各項目ごとの値が基準データの値の範囲内にあ
るか否かをチェックする。例えば、61秒というような
値が得られたときは、計時データに異常があると判定
し、ステップS13へ進む。ステップS13では、0.
2(=200ms)×Pを計算してレジスタαにストア
し,ステップS14へ進む。ステップS14では、メモ
リBの値にステップS13で計算されたαが加算され
る。The detection means 23 determines the year, month, day, hour,
Check whether the value for each item of minute and second is within the range of the value of the reference data. For example, when a value such as 61 seconds is obtained, it is determined that the timekeeping data is abnormal, and the process proceeds to step S13. In step S13, 0.
2 (= 200 ms) × P is calculated and stored in the register α, and the process proceeds to step S14. In step S14, α calculated in step S13 is added to the value of the memory B.
【0020】この計算を行う理由を説明すると、現時点
においてメモリAの値は異常な値を示しているが、メモ
リBの値はメモリBに読み込む時点においては、正常値
であった。そして、カウンタPはメモリBに読み込んで
から200ms(0.2秒)待機をした回数を示してい
る。したがって、α=0.2×Pは経過時間を示し、B
+αは現在の正常な時刻を示すこととなる。Explaining the reason why this calculation is performed, the value of the memory A shows an abnormal value at the present time, but the value of the memory B was a normal value at the time of reading into the memory B. Then, the counter P indicates the number of times of waiting for 200 ms (0.2 seconds) after being read into the memory B. Therefore, α = 0.2 × P indicates the elapsed time, and B
+ Α indicates the current normal time.
【0021】ステップS15で、計算された現在の時刻
が検出手段23からソフト時計22へ送信される。ステ
ップS16では、検出手段23の出力により、切換手段
21がRTC5からソフト時計22への切替えを行う。
シャッタ用コントローラ7、照明用コントローラ8の時
間制御はソフト時計22から得た計時データに基づいて
行われる。次いで、ステップS17へ進む。In step S15, the calculated present time is transmitted from the detecting means 23 to the software timepiece 22. In step S16, the output of the detection means 23 causes the switching means 21 to switch from the RTC 5 to the software timepiece 22.
The time control of the shutter controller 7 and the illumination controller 8 is performed based on the time measurement data obtained from the soft timepiece 22. Then, it progresses to step S17.
【0022】ステップS17では、修正手段24が、通
信回線3を介して管理センタ1のメイン時計4から正し
い時刻を得、RTC5を調時する。ステップS18で
は、修正手段24による調時の終了後、切換手段21に
よりソフト時計22からRTC5への切替えを行う。以
後、コントローラ2においては、シャッタ用コントロー
ラ7、照明用コントローラ8の時間制御をRTC5の計
時データに基づいて行う。In step S17, the correction means 24 obtains the correct time from the main clock 4 of the management center 1 via the communication line 3 and clocks the RTC 5. In step S18, the switching means 21 switches from the soft clock 22 to the RTC 5 after the time adjustment by the correcting means 24 is completed. After that, in the controller 2, time control of the shutter controller 7 and the illumination controller 8 is performed based on the time measurement data of the RTC 5.
【0023】次に、本実施例におけるRTC5のもう一
つの異常である、RTC5の停止の場合について説明す
る。既に説明したように、P=6となると、ステップS
7からステップS11へ進む。ステップS11では、メ
モリAの値とメモリBの値が比較される。このとき、P
=6であるからメモリBの値とメモリAの値との時間間
隔は、200ms×6の1.2秒となる。したがって、
正常であればA>Bとなる。しかしながら、RTC5が
停止した場合、出力の計時データは変化しないから、
1.2秒が経過しても、メモリAの値はメモリBの値と
等しい値を示すこととなる。したがって、ステップS1
1でA>Bでない場合、RTC5に異常が発生したと判
定して、ステップS12へ進む。Next, the case where the RTC 5 is stopped, which is another abnormality of the RTC 5 in this embodiment, will be described. As described above, when P = 6, step S
It progresses from 7 to step S11. In step S11, the value of memory A and the value of memory B are compared. At this time, P
= 6, the time interval between the value of the memory B and the value of the memory A is 200 ms × 6, which is 1.2 seconds. Therefore,
If normal, A> B. However, when the RTC5 is stopped, the output timing data does not change,
Even after 1.2 seconds have passed, the value of the memory A is equal to the value of the memory B. Therefore, step S1
If 1 is not A> B, it is determined that an abnormality has occurred in the RTC 5, and the process proceeds to step S12.
【0024】ステップS12では、1.2(秒)がレジ
スタαにストアされ、ステップS14へ進む。ステップ
S14では、前述の動作と同様に、メモリBにストアさ
れた値にレジスタαを加えることにより現在の時刻を計
算する。ステップS14以降の動作は、前述の通りであ
る。以上、本発明の実施例について説明をしてきたが、
本発明は上記実施例に限定されるものではなく、種々の
変更が可能なものである。In step S12, 1.2 (seconds) is stored in the register α, and the process proceeds to step S14. In step S14, the current time is calculated by adding the register α to the value stored in the memory B, as in the above-described operation. The operation after step S14 is as described above. The embodiments of the present invention have been described above,
The present invention is not limited to the above embodiments, but various modifications can be made.
【0025】例えば、上記実施例では、RTC5が停止
又は、計時データが狂って、メモリBのデータが大き
く、つまり、遅れた場合と、その計時データとしてあり
えない異常な値が示された場合との両方の異常を検出す
ることができるようにしているが、いずれか一方のみを
異常検出の対象とし、他方を省略することができる。ま
た、マスタ時計の異常を検出する方法も上記2つの例に
限定されるものではなく、任意の検出手段を採用するこ
とができるものである。For example, in the above embodiment, there are cases where the RTC 5 is stopped or the timekeeping data is incorrect and the data in the memory B is large, that is, when the timekeeping data is delayed, and an abnormal value which is impossible as the timekeeping data is indicated. Although both abnormalities can be detected, only one of them can be the target of abnormality detection and the other can be omitted. Further, the method of detecting the abnormality of the master timepiece is not limited to the above two examples, and any detecting means can be adopted.
【0026】また、各機能手段やマスタ時計、サブ時計
をコントローラ2側に設けた例について説明をしている
が、これらの一部を管理センタ1側に設けるように変更
することも可能である。なお、管理センタ1とコントロ
ーラ2とを接続する通信回線は、有線、無線を問わな
い。Further, although an example in which each functional means, master clock and sub clock are provided on the controller 2 side has been described, it is possible to change some of these to be provided on the management center 1 side. . The communication line connecting the management center 1 and the controller 2 may be wired or wireless.
【0027】[0027]
【発明の効果】本発明によれば、計時機能を有する管理
センタと、被制御装置の時間制御を行うコントローラ
と、前記管理センタと前記コントローラとを接続する通
信回線とを具備する調時システムにおいて、コントロー
ラが持っている時計の計時データに異常が生じた場合で
も、それを速やかに検知して、正確な時間管理を継続す
ることができる。本発明はまた、異常が生じたコントロ
ーラの持つ時計の計時データを自動的に修正することが
できる。According to the present invention, there is provided a timing system comprising a management center having a timekeeping function, a controller for controlling the time of a controlled device, and a communication line connecting the management center and the controller. Even if there is an abnormality in the timekeeping data of the clock held by the controller, it can be detected promptly and accurate time management can be continued. The present invention can also automatically correct the timekeeping data of the clock of the controller in which the abnormality has occurred.
【図1】本発明の調時システムの実施例の構成図。FIG. 1 is a configuration diagram of an embodiment of a timing system of the present invention.
【図2】本発明の調時システムの機器構成図。FIG. 2 is a device configuration diagram of the timing system of the present invention.
【図3】図1のシステムの動作を説明するフローチャー
ト(その1)。FIG. 3 is a flowchart (part 1) explaining the operation of the system of FIG.
【図4】図1のシステムの動作を説明するフローチャー
ト(その2)。FIG. 4 is a flowchart (part 2) explaining the operation of the system of FIG.
1…管理センタ 2…コントローラ 3…通信回線 4…メイン時計 5…RTC 6…CPU 7…シャッタ用コントローラ 8…照明用コントローラ 9…メモリ 10…インタフェース 21…切換手段 22…ソフト時計 23…検出手段 24…修正手段 31…基準データ 1 ... Management center 2 ... Controller 3 ... Communication line 4 ... Main clock 5 ... RTC 6 ... CPU 7 ... Shutter controller 8 ... Lighting controller 9 ... Memory 10 ... Interface 21 ... Switching means 22 ... Soft clock 23 ... Detecting means 24 … Correction means 31… Reference data
Claims (2)
装置の時間制御を行うコントローラと、前記管理センタ
と前記コントローラとを接続する通信回線とを具備する
調時システムにおいて、前記コントローラの時間管理に
使用されるマスタ時計と、サブ時計と、前記マスタ時計
の異常を検出する検出手段と、前記検出手段が前記マス
タ時計の異常を検出したとき、前記コントローラにおけ
る時間制御を前記マスタ時計から前記サブ時計に切り換
える切換手段と、この切換手段による切り換え終了後、
前記管理センタからの計時データを前記通信回線を介し
て前記マスタ時計に取り込む修正手段とを具備すること
を特徴とする調時システム。1. A time management system comprising a management center having a timekeeping function, a controller for controlling the time of a controlled device, and a communication line connecting the management center and the controller. Used for the master clock, sub clock, detection means for detecting abnormality of the master clock, when the detection means detects abnormality of the master clock, the time control in the controller from the master clock to the sub clock. Switching means for switching to a clock, and after the switching by this switching means is completed,
A time adjustment system comprising: a correction unit that takes in timekeeping data from the management center into the master clock via the communication line.
出したとき、異常が生じる前の前記マスタ時計の計時デ
ータを所定の時間だけ歩進させた計時データを計算し、
その計時データでもって前記サブ時計の計時動作を開始
させることを特徴とする請求項1記載の調時システム。2. The detecting means, when detecting an abnormality of the master timepiece, calculates timekeeping data in which the timekeeping data of the master timepiece before the abnormality occurs is advanced by a predetermined time,
2. The timekeeping system according to claim 1, wherein the timekeeping operation of the sub clock is started based on the timekeeping data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25679594A JP3478609B2 (en) | 1994-10-21 | 1994-10-21 | Timing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25679594A JP3478609B2 (en) | 1994-10-21 | 1994-10-21 | Timing system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08122466A true JPH08122466A (en) | 1996-05-17 |
JP3478609B2 JP3478609B2 (en) | 2003-12-15 |
Family
ID=17297554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25679594A Expired - Fee Related JP3478609B2 (en) | 1994-10-21 | 1994-10-21 | Timing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3478609B2 (en) |
-
1994
- 1994-10-21 JP JP25679594A patent/JP3478609B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3478609B2 (en) | 2003-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2539944B2 (en) | Time maintenance repair method of exchange system | |
JP3478609B2 (en) | Timing system | |
JPS586181B2 (en) | Processing method with power failure countermeasures | |
JPH0783506B2 (en) | Electronic exchange clock adjustment device | |
JPS6249518A (en) | Trouble diagnosis unit for programmable controller | |
JP2728500B2 (en) | Time data equivalence method | |
JPH09114541A (en) | Interruption generation time confirming circuit and processor | |
JPS61145619A (en) | Time correction system of electronic computer system | |
JP2001076269A (en) | Operation managing device and operation managing method | |
JPS599732A (en) | Automatic correcting system of timer | |
JP2686854B2 (en) | Clock device with automatic calibration function | |
JP2973628B2 (en) | Annual program timer function built-in controller | |
JP2731386B2 (en) | Control device | |
JPS60237523A (en) | Controller for internal timepiece | |
JPH05150058A (en) | Control system for clock | |
JP2002181968A (en) | Time timer | |
CN117540836A (en) | CEP mode-based production line processing method, device, equipment and medium | |
JPH06131209A (en) | Artificial error generating system | |
JP2587125B2 (en) | Date setting device | |
JPH08137571A (en) | Data processor | |
JPH06337803A (en) | Computer and its runaway detection circuit | |
JPS59176852A (en) | Checking method of system hardware timepiece | |
JPH0552974A (en) | Communication device | |
JPS58168150A (en) | Program counter controlling system with loop counter | |
JPH10207846A (en) | Load controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |