JPH08115949A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH08115949A JPH08115949A JP27715594A JP27715594A JPH08115949A JP H08115949 A JPH08115949 A JP H08115949A JP 27715594 A JP27715594 A JP 27715594A JP 27715594 A JP27715594 A JP 27715594A JP H08115949 A JPH08115949 A JP H08115949A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring
- semiconductor device
- wiring board
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、フリップチップ方式
又はＴＡＢ方式などワイヤレスボンディングにより半導
体素子と配線基板とを接続してなる半導体装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which a semiconductor element and a wiring board are connected by wireless bonding such as a flip chip method or a TAB method.
【０００２】[0002]
【従来の技術】従来、基板に半導体素子を直接実装する
技術としては、金属細線を用いて半導体素子の外部電極
と基板とを接続するのが一般的であったが、近年更に小
型化を図るために、金属細線を用いずに半導体素子の外
部電極に突起部（バンプ）を設け、フェイスダウンにし
て基板の電極に直接接続する方法が用いられている。2. Description of the Related Art Conventionally, as a technique for directly mounting a semiconductor element on a substrate, a metal thin wire is used to connect an external electrode of the semiconductor element to the substrate. Therefore, a method is used in which a protrusion (bump) is provided on the external electrode of the semiconductor element without using a metal thin wire, and the electrode is directly connected to the electrode of the substrate in a face-down manner.
【０００３】特開昭６３−１９２２４４号公報には、図
６に示すように、突起部101 を半導体素子102 の外部電
極103 に設けずに、基板104 の配線105 の端部に設け、
その突起部101 を半導体素子102 の外部電極103 に、樹
脂106 中に分散混入されている導電粒子107 を介して接
続するようにした構成が開示されている。なお、図６に
おいて108 は半導体素子102 の外部電極103 の配置側の
表面に設けた保護膜である。In Japanese Patent Laid-Open No. 192244/1988, as shown in FIG. 6, the protrusion 101 is not provided on the external electrode 103 of the semiconductor element 102, but is provided on the end of the wiring 105 of the substrate 104.
A configuration is disclosed in which the protrusion 101 is connected to the external electrode 103 of the semiconductor element 102 through the conductive particles 107 dispersed and mixed in the resin 106. In FIG. 6, reference numeral 108 denotes a protective film provided on the surface of the semiconductor element 102 on the side where the external electrodes 103 are arranged.
【０００４】また特開昭６１−２８７１３８号公報に
は、ＴＡＢ方式での突起部接続の応用例が開示されてい
る。すなわち、図７に示すように、ポリイミド等の樹脂
フィルム201 に設けた配線202 のインナーリード203 の
先端に形成した突起電極204 を、半導体素子205 の外部
電極206 に圧着するようにした構成が示されている。な
お図８において、207 は半導体素子205 の表面に設けた
保護膜である。Further, Japanese Patent Application Laid-Open No. 61-287138 discloses an application example of connection of protrusions by the TAB method. That is, as shown in FIG. 7, the protruding electrode 204 formed on the tip of the inner lead 203 of the wiring 202 provided on the resin film 201 such as polyimide is pressure-bonded to the external electrode 206 of the semiconductor element 205. Has been done. In FIG. 8, 207 is a protective film provided on the surface of the semiconductor element 205.
【０００５】[0005]
【発明が解決しようとする課題】上記各公報開示のもの
は、いずれも半導体素子の外部電極には突起部を形成し
ないようになっているけれども、逆に基板側の電極に突
起部を形成する必要があるため、結局突起部形成のため
のコストがかかるという問題点があった。In each of the disclosures of the above publications, no protrusion is formed on the external electrode of the semiconductor element, but conversely, the protrusion is formed on the electrode on the substrate side. Since it is necessary, there is a problem that the cost for forming the protrusion is eventually increased.
【０００６】このコストの上昇を抑えるため突起部の形
成を省略すると、図８に示すように、導電粒子107 が半
導体素子102 の外部電極103 の周囲を覆う保護膜108 と
基板104 の配線105 との間に挟まるため、接続時の圧着
力により、保護膜108 がダメージを受ける危険が出てく
る。この保護膜108 は、ＰＳＧ，SiＯ2 ，Si3 Ｎ4 等か
らなる絶縁膜であり、ダメージによりクラック109 が入
り、配線パターンに損傷を与えるおそれが生じる。これ
に対して、電極に突起部が設けられている場合は、接続
時に位置ずれがなければ、半導体素子の外部電極の周囲
を覆っている保護膜がダメージを受けるおそれはない。
したがって、コストの上昇を招く突起部の形成を省くこ
とは困難である。When the formation of the protrusions is omitted to suppress the increase in cost, the conductive particles 107 cover the periphery of the external electrode 103 of the semiconductor element 102 and the wiring 105 of the substrate 104, as shown in FIG. Since it is sandwiched between them, there is a risk that the protective film 108 will be damaged by the crimping force at the time of connection. The protective film 108 is an insulating film made of PSG, SiO 2 , Si 3 N 4 or the like, and cracks 109 may be formed due to damage, possibly damaging the wiring pattern. On the other hand, in the case where the electrode is provided with the protruding portion, there is no possibility that the protective film covering the periphery of the external electrode of the semiconductor element is damaged unless the position is displaced during connection.
Therefore, it is difficult to omit the formation of the protrusion that causes an increase in cost.
【０００７】本発明は、従来の半導体装置の上記問題点
を解消するためになされたもので、半導体素子の外部電
極及び配線基板の電極のいずれにも突起部を形成せずに
コストの低減を図り、且つ半導体素子に設けた保護膜に
ダメージを与えることなく半導体素子の外部電極と配線
基板の電極とを接続できるようにした半導体装置を提供
することを目的とする。The present invention has been made in order to solve the above problems of the conventional semiconductor device, and it is possible to reduce the cost by forming no protrusions on both the external electrodes of the semiconductor element and the electrodes of the wiring board. It is an object of the present invention to provide a semiconductor device capable of connecting an external electrode of a semiconductor element and an electrode of a wiring board without damaging a protective film provided on the semiconductor element.
【０００８】[0008]
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、半導体素子の外部電極と配線基
板の電極とを異方導電材料を介して電気的に接続してな
る半導体装置において、半導体素子の表面を保護する保
護膜を、半導体素子の外部電極の周辺の一部又は全周に
亘って設けないように構成するものである。In order to solve the above problems, the present invention provides a semiconductor in which an external electrode of a semiconductor element and an electrode of a wiring board are electrically connected via an anisotropic conductive material. In the device, the protective film for protecting the surface of the semiconductor element is configured not to be provided over a part or the whole circumference of the external electrode of the semiconductor element.
【０００９】このように構成することにより、半導体素
子の外部電極及び配線基板の電極のいずれにも突起部を
形成しなくても、半導体素子表面に形成した保護膜にダ
メージを与えることなく接続することができ、したがっ
てコストの低減を図った半導体装置を実現することがで
きる。With this structure, even if no protrusion is formed on either the external electrode of the semiconductor element or the electrode of the wiring board, the protective film formed on the surface of the semiconductor element is connected without damage. Therefore, a semiconductor device with reduced cost can be realized.
【００１０】[0010]
【実施例】次に実施例について説明する。図１は、本発
明に係る半導体装置の第１実施例を示す断面図である。
図１において、１は半導体素子で、該半導体素子１の表
面にはＡｌなどの金属でパターン形成された外部電極２
が設けられている。４はセラミック，ガラスエポキシ樹
脂，ガラス，シリコン等の硬質基板からなる配線基板
で、その表面には、Ａｇ−Ｐｄ，Ｗ，Ｎｉ，Ｃｕ，Ａ
ｕ，ハンダ，ＩＴＯ，Ｔｉ，Ａｌ，Ｃｒ，Ｍｏ等の金属
でパターン形成された配線５が設けられている。また半
導体素子１の表面には、図２に示すように、外部電極２
の周囲のうち、配線基板４の配線５と重なる方向のみを
除いて、保護膜３が形成されている。EXAMPLES Next, examples will be described. FIG. 1 is a sectional view showing a first embodiment of a semiconductor device according to the present invention.
In FIG. 1, reference numeral 1 denotes a semiconductor element, and an external electrode 2 formed by patterning a metal such as Al on the surface of the semiconductor element 1.
Is provided. Reference numeral 4 is a wiring board made of a hard board made of ceramic, glass epoxy resin, glass, silicon or the like, and has Ag-Pd, W, Ni, Cu, A on its surface.
Wirings 5 patterned with a metal such as u, solder, ITO, Ti, Al, Cr, Mo are provided. On the surface of the semiconductor element 1, as shown in FIG.
The protective film 3 is formed on the periphery of the wiring board 4 except for the direction in which the wiring board 4 and the wiring 5 overlap.
【００１１】そして、半導体素子１の外部電極２と配線
基板４の配線５とを、導電粒子６を介して電気的に接続
して、半導体装置を構成している。この導電粒子６は、
粒径が0.2 〜20μｍ程度で、主にエポキシ樹脂等の樹脂
７の中に分散して混入されているもので、圧着方向にの
み電気的接続が可能であり、圧着方向に対して横方向
（左右方向）には絶縁状態となっている。この樹脂中に
分散混入された導電粒子は、一般に異方導電材料と呼ば
れ、ペースト状のものやフィルム状のものがあり、半導
体素子と配線基板との接着又は封止を兼ねるものであ
る。Then, the external electrode 2 of the semiconductor element 1 and the wiring 5 of the wiring substrate 4 are electrically connected through the conductive particles 6 to form a semiconductor device. The conductive particles 6 are
It has a particle size of 0.2 to 20 μm and is mainly dispersed and mixed in resin 7 such as epoxy resin. It can be electrically connected only in the crimping direction, It is insulated in the left-right direction. The conductive particles dispersed and mixed in the resin are generally called anisotropic conductive materials, and there are paste-like and film-like ones, which also serve as adhesion or sealing between the semiconductor element and the wiring board.
【００１２】このように保護膜３を形成して異方導電材
料により、半導体素子１の外部電極２と配線基板４の配
線５とを接続することにより、図８に示すような導電粒
子６による保護膜３の損傷を避けることができ、また半
導体素子１及び配線基板４のいずれにも突起電極を形成
する必要はないので、コストの安いバンプレスボンディ
ングを施した半導体装置が得られる。By thus forming the protective film 3 and connecting the external electrode 2 of the semiconductor element 1 and the wiring 5 of the wiring substrate 4 with the anisotropic conductive material, the conductive particles 6 as shown in FIG. 8 are formed. Since it is possible to avoid damage to the protective film 3 and it is not necessary to form a protruding electrode on either the semiconductor element 1 or the wiring substrate 4, a semiconductor device subjected to bumpless bonding at low cost can be obtained.
【００１３】上記実施例では、半導体素子１の外部電極
２の周囲のうち、配線基板４の配線５と重なる部分を除
いて、保護膜３を形成したものを示したが、保護膜３は
図３に示すように、外部電極２の殆どの部分を除いて形
成してもよく、更に図４に示すように、外部電極２の全
ての部分を覆わないように形成してもよい。このように
保護膜３を形成することにより、半導体素子１の外部電
極２と配線基板４の配線５との接合時に、若干の位置ず
れがあっても、保護膜３に損傷を与えるおそれがないの
で、位置合わせが容易であるという利点が得られる。In the above-described embodiment, the protective film 3 is formed in the periphery of the external electrode 2 of the semiconductor element 1 except for the portion overlapping the wiring 5 of the wiring substrate 4, but the protective film 3 is not shown in FIG. As shown in FIG. 3, most of the external electrode 2 may be removed, and as shown in FIG. 4, all of the external electrode 2 may be formed so as not to be covered. By forming the protective film 3 in this way, there is no risk of damaging the protective film 3 even if there is a slight misalignment when the external electrode 2 of the semiconductor element 1 and the wiring 5 of the wiring substrate 4 are joined. Therefore, there is an advantage that the alignment is easy.
【００１４】図５は、本発明の第２実施例を示す断面図
である。この実施例は、本発明を、配線基板としてポリ
イミドなどの樹脂フィルムからなるＴＡＢ（テープオー
トメイテッドボンディング）方式と言われるものを用い
た半導体装置に適用したものである。図５においては、
11は樹脂フィルム，12は配線，13はインナーリードで、
これらでＴＡＢテープを構成している。そして、半導体
素子１の外部電極２と樹脂フィルム11のインナーリード
13とを異方導電材料の導電粒子６を介して電気的に接続
して半導体装置を構成している。FIG. 5 is a sectional view showing a second embodiment of the present invention. In this embodiment, the present invention is applied to a semiconductor device using what is called a TAB (Tape Automated Bonding) method which is made of a resin film such as polyimide as a wiring board. In FIG.
11 is a resin film, 12 is wiring, 13 is an inner lead,
These make up the TAB tape. The outer electrode 2 of the semiconductor element 1 and the inner lead of the resin film 11
The semiconductor device is constructed by electrically connecting 13 and 13 through conductive particles 6 of an anisotropic conductive material.
【００１５】この実施例の場合も、半導体素子側にもＴ
ＡＢテープ側にも、突起部（バンプ）が不要であり、コ
ストの安いＴＡＢ実装を施した半導体装置が得られる。
更に、この実施例では、配線基板としてＴＡＢテープを
用いているので、第１実施例のものより薄型化が図れ、
且つ可撓性が得られるという効果があるのは言うまでも
ない。Also in the case of this embodiment, the T
No protrusions (bumps) are required on the AB tape side, and a low cost TAB mounted semiconductor device can be obtained.
Furthermore, in this embodiment, since the TAB tape is used as the wiring board, it is possible to make the device thinner than that of the first embodiment.
Needless to say, there is an effect that flexibility is obtained.
【００１６】[0016]
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、半導体素子及び配線基板のいずれにも
突起電極を設ける必要がなく且つ半導体素子の保護膜に
損傷を与えない低コストの半導体装置を提供することが
できる。また配線基板として、ＴＡＢテープを用いるこ
とにより、更に薄型化を図った半導体装置が得られる。As described above on the basis of the embodiments,
According to the present invention, it is possible to provide a low-cost semiconductor device in which it is not necessary to provide a protruding electrode on either the semiconductor element or the wiring board, and the protective film of the semiconductor element is not damaged. Further, by using the TAB tape as the wiring board, it is possible to obtain a thinner semiconductor device.
【図１】本発明に係る半導体装置の第１実施例を示す断
面図である。FIG. 1 is a sectional view showing a first embodiment of a semiconductor device according to the present invention.
【図２】図１に示した第１実施例の半導体素子の保護膜
形成態様を示す図である。FIG. 2 is a diagram showing a protective film forming aspect of the semiconductor device of the first embodiment shown in FIG.
【図３】第１実施例の変形例の半導体素子の保護膜形成
態様を示す図である。FIG. 3 is a diagram showing a manner of forming a protective film on a semiconductor element according to a modification of the first embodiment.
【図４】第１実施例の他の変形例の半導体素子の保護膜
形成態様を示す図である。FIG. 4 is a view showing a manner of forming a protective film of a semiconductor device of another modification of the first embodiment.
【図５】本発明の第２実施例を示す断面図である。FIG. 5 is a sectional view showing a second embodiment of the present invention.
【図６】従来の半導体装置の構成例を示す図である。FIG. 6 is a diagram showing a configuration example of a conventional semiconductor device.
【図７】従来の半導体装置の他の構成例を示す図であ
る。FIG. 7 is a diagram showing another configuration example of a conventional semiconductor device.
【図８】突起電極を用いない場合の問題点を示す説明図
である。FIG. 8 is an explanatory diagram showing a problem when a protruding electrode is not used.
１ 半導体素子 ２ 外部電極 ３ 保護膜 ４ 配線基板 ５ 配線 ６ 導電粒子 ７ 樹脂 11 樹脂フィルム 12 配線 13 インナーリード 1 semiconductor element 2 external electrode 3 protective film 4 wiring board 5 wiring 6 conductive particles 7 resin 11 resin film 12 wiring 13 inner lead
Claims (2)
とを異方導電材料を介して電気的に接続してなる半導体
装置において、半導体素子の表面を保護する保護膜を、
半導体素子の外部電極の周辺の一部又は全周に亘って設
けないように構成したことを特徴とする半導体装置。1. In a semiconductor device in which an external electrode of a semiconductor element and an electrode of a wiring board are electrically connected via an anisotropic conductive material, a protective film for protecting the surface of the semiconductor element is provided.
A semiconductor device characterized in that it is configured so as not to be provided over a part or the entire circumference of an external electrode of a semiconductor element.
を特徴とする請求項１記載の半導体装置。2. The semiconductor device according to claim 1, wherein the wiring board is a TAB tape.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27715594A JPH08115949A (en) | 1994-10-18 | 1994-10-18 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27715594A JPH08115949A (en) | 1994-10-18 | 1994-10-18 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08115949A true JPH08115949A (en) | 1996-05-07 |
Family
ID=17579572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27715594A Withdrawn JPH08115949A (en) | 1994-10-18 | 1994-10-18 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08115949A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6528343B1 (en) * | 1999-05-12 | 2003-03-04 | Hitachi, Ltd. | Semiconductor device its manufacturing method and electronic device |
| WO2013125695A1 (en) * | 2012-02-23 | 2013-08-29 | シャープ株式会社 | Electronic component and method for manufacturing same |
-
1994
- 1994-10-18 JP JP27715594A patent/JPH08115949A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6528343B1 (en) * | 1999-05-12 | 2003-03-04 | Hitachi, Ltd. | Semiconductor device its manufacturing method and electronic device |
| WO2013125695A1 (en) * | 2012-02-23 | 2013-08-29 | シャープ株式会社 | Electronic component and method for manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3514361B2 (en) | Chip element and method of manufacturing chip element | |
| JP3196693B2 (en) | Surface acoustic wave device and method of manufacturing the same | |
| JP2825083B2 (en) | Semiconductor element mounting structure | |
| US6552426B2 (en) | Semiconductor device and method of manufacturing same | |
| JPH1140694A (en) | Semiconductor package, and semiconductor device and their manufacture | |
| WO2000055910A1 (en) | Semiconductor device and semiconductor module | |
| JPH10326806A (en) | Semiconductor device and its manufacture | |
| US6369490B1 (en) | Surface acoustic wave device having bump electrodes | |
| JP3659133B2 (en) | Manufacturing method of semiconductor device | |
| JPH053183A (en) | Semiconductor device and manufacture thereof | |
| JP2003297982A (en) | High frequency electronic device and its producing method | |
| JPH0432541B2 (en) | ||
| JPH06204291A (en) | Semiconductor device | |
| JPH08115949A (en) | Semiconductor device | |
| JP2002343827A (en) | Electronic component and method of manufacturing it | |
| JP4131149B2 (en) | Manufacturing method of surface mount type SAW device | |
| JPH1027767A (en) | Manufacture of semiconductor device | |
| JP4608178B2 (en) | Electronic device and electronic device forming method | |
| JP2944586B2 (en) | BGA type semiconductor device and manufacturing method thereof | |
| JP3514149B2 (en) | Projection electrode formation method | |
| JPH09181120A (en) | Manufacture of semiconductor device | |
| JPH10209154A (en) | Semiconductor device | |
| JPH10340933A (en) | Manufacture of semiconductor device | |
| JPH06326107A (en) | Semiconductor element | |
| JPH05251513A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |