JP3514149B2 - Projection electrode formation method - Google Patents

Projection electrode formation method

Info

Publication number
JP3514149B2
JP3514149B2 JP1179599A JP1179599A JP3514149B2 JP 3514149 B2 JP3514149 B2 JP 3514149B2 JP 1179599 A JP1179599 A JP 1179599A JP 1179599 A JP1179599 A JP 1179599A JP 3514149 B2 JP3514149 B2 JP 3514149B2
Authority
JP
Japan
Prior art keywords
width
electrode pad
resist
electrode
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1179599A
Other languages
Japanese (ja)
Other versions
JP2000216181A (en
Inventor
泰行 ▲高▼野
雅俊 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP1179599A priority Critical patent/JP3514149B2/en
Publication of JP2000216181A publication Critical patent/JP2000216181A/en
Application granted granted Critical
Publication of JP3514149B2 publication Critical patent/JP3514149B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、実装基板にフェー
スダウンで搭載される半導体装置について、その半導体
装置の突起電極形成方法に関するものである。 【0002】 【従来の技術】半導体装置と実装基板とをフェースダウ
ンで直接接続するフリップチップ実装は、半導体チップ
を樹脂で保護成形した従来のパッケージを実装したもの
に比べ、実装面積を大幅に縮小できるという利点を有し
ており、今後期待されている技術である。 【0003】以下、従来のフリップチップ実装について
図面を参照しながら説明する。ここで、図9は従来のメ
ッキ方法によるバンプの形成工程を説明する図、図10
は図9のバンプを形成した場合の問題点を説明する図、
図11は図10の影響を説明する図である。 【0004】メッキ法によるバンプの形成は、先ず、図
9(a)に示すように、アルミニウム等からなる薄膜の
電極パッド2およびこの電極パッド2を露出させるよう
にして形成された表面保護膜(以下、「パッシベーショ
ン」という。)3を有する半導体装置1の上に金属薄膜
(以下、「バリアメタル」という。)4およびレジスト
5を順次形成した後、図9(b)に示すように、電極パ
ッド2に相当する箇所のレジスト5をエッチング除去し
て開口部5aを形成する。このとき、電極パッド2とこ
の上に形成されるバンプとの密着強度を向上させるため
に、開口部5aの幅iをパッシベーション3のパッド開
口幅a以上に形成して、パッシベーション3に対して4
〜5μm程度オーバーラップさせる。 【0005】次に、図9(c)に示すように、開口部5
aに金等の金属をメッキにより形成し、その後、図9
(d)に示すように、余分なレジスト5を一括除去す
る。そして、前工程において形成された金属メッキをエ
ッチングマスク代わりとして、バリアメタル4を一括除
去(エッチング)する。以上の工程により、図9(e)
に示すようなバンプ16が形成される。 【0006】ここで、図10に示すように、端子ピッチ
が狭くなって半導体チップ1上の電極パッド2間のスペ
ースが狭くなってくると、バンプ16間のスペースjは
さらに狭くなる。例えば、100μmピッチで電極パッ
ド2の開口サイズが90μm角(この数値は、ワイヤボ
ンディング仕様での一般的な値)であると、パッシベー
ション3に4〜5μmオーバーラップさせた場合、数μ
mのスペースしかなくなったり、ときには、隣接するバ
ンプ16間がショートする恐れがある。また、仮に数μ
mのスペースがあったとしても、絶縁性低下の問題が発
生したり、導電粒子9を介して接合するACF接合で
は、図11に示すように、隣接するバンプ16間に導電
粒子9が挟まってショートする恐れがある。 【0007】この問題は、特に汎用の半導体チップに関
して顕著になると考えられる。その理由は、汎用チップ
の中には、メッキでのバンプ形成を想定して予め電極パ
ッド2aのサイズを狭く取っているものもあるが、多く
はQFP等にパッケージングされることが想定されてい
るので、パッケージング内の内部配線がワイヤボンディ
ング接合される仕様になってパッドサイズが広く取られ
ているためである。 【0008】ここで、前述の問題を回避するためにパッ
シベーション3による開口部5aのサイズを小さくしよ
うとすると、新たにチップをカスタムで製作しなくては
ならず、コストアップにつながる。 【0009】 【発明が解決しようとする課題】このように、従来のメ
ッキ法によるバンプ形成では、電極パッドの狭ピッチ化
に伴いバンプ間がショートする恐れがある。また、バン
プ間がショートしていなくても、ACF接合などの実装
工法によってはショートする恐れがある。そして、この
ような問題を回避するためには、チップを新たにカスタ
ム製作して電極パッドのサイズを変更しなくてはなら
ず、コストアップにつながる。 【0010】そこで、本発明は、電極パッドのピッチが
狭くなっても突起電極間の絶縁性の悪化やショートが発
生する恐れのない廉価な突起電極形成方法を提供するこ
とを目的とする。 【0011】 【課題を解決するための手段】この課題を解決するため
に、本発明の突起電極形成方法は、所定の回路素子が作
り込まれるとともに電極パッドの形成された半導体装置
を用意し、電極パッドを露出する表面保護膜および金属
薄膜を順次形成し、金属薄膜上にレジストを塗布し、レ
ジストを選択的に除去して、第1の幅がこれに沿った表
面保護膜の開口幅である第2の幅よりも狭く、第1の幅
と直交する第3の幅がこれに沿った表面保護膜の開口幅
である第4の幅よりも広い開口部を電極パッドを含んだ
位置に形成し、メッキにより開口部を閉塞して突起電極
を得て、レジストを全て除去し、突起電極をマスクにメ
ッキ部分以外の金属薄膜を除去するものである。 【0012】これにより、電極パッドのピッチが狭くな
っても突起電極間の絶縁性の悪化やショートが発生する
恐れのない廉価な半導体装置が得られる。 【0013】 【発明の実施の形態】本発明の請求項1に記載の発明
は、所定の回路素子が作り込まれるとともに電極パッド
の形成された半導体装置を用意し、電極パッドを露出す
る表面保護膜および金属薄膜を順次形成し、金属薄膜上
にレジストを塗布し、レジストを選択的に除去して、第
1の幅がこれに沿った表面保護膜の開口幅である第2の
幅よりも狭く、第1の幅と直交する第3の幅がこれに沿
った表面保護膜の開口幅である第4の幅よりも広い開口
部を電極パッドを含んだ位置に形成し、メッキにより開
口部を閉塞して突起電極を得て、レジストを全て除去
し、突起電極をマスクにメッキ部分以外の金属薄膜を除
去する突起電極形成方法および半導体装置であり、電極
パッドのピッチが狭くなっても突起電極間の絶縁性の悪
化やショートが発生する恐れのない廉価な半導体チップ
が得られるという作用を有する。 【0014】 【0015】 【0016】以下、本発明の実施の形態について、図1
から図8を用いて説明する。なお、これらの図面におい
て同一の部材には同一の符号を付しており、また、重複
した説明は省略されている。 【0017】(実施の形態1)図1は本発明の実施の形
態1によるバンプの形成工程を説明する図、図2は図1
のバンプ形成工程による隣接するバンプを示す断面図、
図3は図2の矢印A方向の断面図、図4は図1のバンプ
形成工程による隣接バンプのACF接合における断面図
である。 【0018】図1(a)に示すように、先ず、所定の回
路素子が作り込まれるとともに電極パッド2の形成され
た半導体チップ1の素子形成面に電極パッド2を露出す
るパッシベーション3およびバリアメタル4を順次形成
し、さらにバリアメタル4上にレジスト5を塗布する。
ここで、金属薄膜の電極パッド2の材質は、一般的には
アルミニウムが用いられるが、たとえば銅など他の金属
を用いることも可能である。また、パッシベーション3
には、たとえば酸化シリコン、シリコンナイトライド、
ポリイミド等が用いられる。さらに、バリアメタル4に
は、たとえばチタン、タングステン、ニッケル、銅など
が用いられる。 【0019】次に、図1(b)に示すように、レジスト
5をエッチングにより選択的に除去して電極パッド2上
に開口部5aを形成する。ここで、開口部5aの幅b
は、これに沿ったパッシベーション3の開口幅aよりも
狭くなるように形成する。 【0020】そして、図1(c)に示すように、メッキ
により開口部5aを閉塞してバンプ6を形成する。ここ
で、バンプ6の材質は、一般的には金が用いられるが、
たとえばアルミニウムや銅など他の金属を用いることも
可能である。 【0021】バンプ6を形成したならば、図1(d)に
示すように、レジスト5を全て除去する。最後に、図1
(e)に示すように、バンプ6をマスクにメッキ部分以
外のバリアメタル4を一括除去して、突出したバンプ6
を得る。 【0022】このように電極パッド2に形成された2つ
のバンプ6およびこのバンプ6の下部に位置するバリア
メタル4は、図2に示すように、一方の幅である第1の
幅がこれに沿ったパッシベーション3の開口幅である第
2の幅よりも狭くなっている。また、図3に示すよう
に、バンプ6およびバリアメタル4の第1の幅と直交す
る第3の幅がこれに沿ったパッシベーション3の開口幅
である第4の幅よりも広くなって、パッシベーション3
とオーバーラップしている(図3、B部)。そして、よ
り近傍に位置する隣接した電極パッド2に対してより広
いスペースcが確保されるように第1の幅と第3の幅と
が振り向けられている。ここで、第1の幅方向において
はパッシベーション3とのオーバーラップがないが、第
3の幅方向においてはパッシベーション3とオーバーラ
ップしており、オーバーラップ寸法が4〜5μmの二倍
程度取れるので、バリアメタル4の電極パッド2に対す
る密着強度は十分に確保される。 【0023】図4において、このようなバンプ6とバリ
アメタル4の形成された半導体チップ1をACF実装に
より実装基板7に搭載する場合について説明する。ここ
で、実装基板7上には、バンプ6と電気的に接続される
電極8が形成されている。実装基板7には、感光性のエ
ポキシ樹脂、ガラス繊維の含浸されたエポキシ樹脂、セ
ラミックなどが用いられ、電極8には、銅などが用いら
れている。また、ACF中に含まれる導電粒子9には、
樹脂ボールに金属メッキが施されたもの、あるいは金属
粒子などが用いられている。 【0024】図示するように、本実施の形態の半導体チ
ップ1によれば、より近傍に位置する隣接した電極パッ
ド2に対してより広いスペースが確保されるように第1
の幅と第3の幅とが振り向けられているので、バンプ6
間のピッチが狭く電極パッド2のサイズが大きくても、
絶縁性の悪化や導電粒子9などによるショートの問題は
発生しない。そして、このようなバンプ6が、新たにメ
ッキバンプ用のチップをカスタムで起こすことなく形成
される。これにより、電極パッド2のピッチが狭くなっ
てもバンプ6間の絶縁性の悪化やショートが発生するこ
とのない廉価な半導体チップ1が得られる。 【0025】(実施の形態2)図5は本発明の実施の形
態2によるバンプの形成工程を説明する図、図6は本発
明の実施の形態2によるバンプの形成工程を説明する
図、図7は図5のバンプ形成工程による隣接するバンプ
の図5の直交方向断面図、図8は図5のバンプ形成工程
による隣接バンプのACF接合における断面図である。 【0026】本実施の形態においても、図5(a)に示
すように、先ず、所定の回路素子が作り込まれるととも
に電極パッド2の形成された半導体チップ1の素子形成
面に電極パッド2を露出するパッシベーション3および
バリアメタル4を順次形成し、さらにバリアメタル4上
にレジスト5を塗布する。 【0027】次に、図5(b)に示すように、電極パッ
ド2上のみにレジスト5が残るように、レジスト5をエ
ッチングにより選択的に除去する。ここで、レジスト5
の幅eは、これに沿ったパッシベーション3の開口幅d
よりも広くなるように形成する。そして、図5(c)に
示すように、レジスト5で覆われた部分以外のバリアメ
タル4をエッチングにより除去した後、レジストを除去
する。そして、再びレジスト5を塗布して、バリアメタ
ル4の外周以外が露出するようにこれを選択的に除去
し、図6(d)に示すように、開口部5aを形成する。
したがって、このときの開口部5aの幅fはパッシベー
ション3の開口幅dよりも狭くなる。そして、図6
(e)に示すように、メッキにより開口部5aを閉塞し
てバンプ6を形成する。最後に、図6(f)に示すよう
に、バンプ6をマスクにメッキ部分以外のバリアメタル
4を一括除去して、突出したバンプ6を得る。 【0028】このように電極パッド2に形成された2つ
のバンプ6の下部に位置するバリアメタル4は、図6に
示すように、一方の幅である第5の幅がこれに沿ったパ
ッシベーション3の開口幅である第6の幅よりも広くな
っている。また、図7に示すように、バリアメタル4の
第5の幅と直交する第7の幅もまた、これに沿ったパッ
シベーション3の開口幅である第8の幅よりも広くなっ
ている。したがって、バリアメタル4が全周にわたって
パッシベーション3とオーバーラップしている。また、
バンプ6は第5の幅方向および第7の幅方向の何れの方
向でもバリアメタル4より狭い幅となっている。 【0029】ここで、第5の幅方向および第7の幅方向
においてバリアメタル4がパッシベーション3とオーバ
ーラップしているので、本実施の形態においても、バリ
アメタル4の電極パッド2に対する密着強度は十分に確
保される。 【0030】図8において、このようなバンプ6とバリ
アメタル4の形成された半導体チップ1をACF実装に
より実装基板7に搭載する場合について説明する。図示
するように、本実施の形態の半導体チップ1によれば、
バンプ6間のピッチが狭く電極パッド2のサイズが大き
くても、絶縁性の悪化や導電粒子9などによるショート
の問題は発生しない。そして、このようなバンプ6が、
新たにメッキバンプ用のチップをカスタム製作すること
なく形成される。これにより、本実施の形態において
も、電極パッド2のピッチが狭くなってもバンプ6間の
絶縁性の悪化やショートが発生することのない廉価な半
導体装置1が得られる。 【0031】また、このような半導体装置1によれば、
バリアメタル4が全周にわたってパッシベーション3と
オーバーラップしており、バリアメタル4が電極パッド
2の全体を覆っているので、フリップチップ用樹脂に電
極パッド2に腐食等の影響を与える物質(特に、臭素等
のハロゲン)を含んだ材料を使用しなければならない場
合でも、電極パッド2を保護することが可能になる。 【0032】 【発明の効果】以上のように、本発明によれば、電極パ
ッドのピッチが狭くなっても突起電極間の絶縁性の悪化
やショートが発生することのない廉価な半導体装置が得
られるという有効な効果が得られる。 【0033】また、本発明によれば、金属薄膜を全周に
わたって表面保護膜とオーバーラップさせれば、金属薄
膜が電極パッドの全体を覆うことになるので、フリップ
チップ用樹脂に電極パッドに腐食等の影響を与える物質
を含んだ材料を使用しなければならない場合に電極パッ
ドを保護することが可能になるという有効な効果が得ら
れる。
BACKGROUND OF THE INVENTION [0001] [Technical Field of the Invention The present invention provides a semiconductor device mounted face down on the mounting substrate, those about the protruding electrode forming how the semiconductor device. 2. Description of the Related Art Flip-chip mounting, in which a semiconductor device and a mounting substrate are directly connected face-down, greatly reduces the mounting area as compared with a conventional package in which a semiconductor chip is protected and molded with resin. It has the advantage of being able to do so, and is a technology that is expected in the future. Hereinafter, a conventional flip chip mounting will be described with reference to the drawings. Here, FIG. 9 is a diagram for explaining a bump forming process by a conventional plating method, and FIG.
Is a view for explaining a problem when the bump of FIG. 9 is formed,
FIG. 11 is a diagram for explaining the influence of FIG. As shown in FIG. 9A, a bump is formed by a plating method. First, as shown in FIG. 9A, a thin electrode pad 2 made of aluminum or the like and a surface protection film ( Hereinafter, a metal thin film (hereinafter, referred to as “barrier metal”) 4 and a resist 5 are sequentially formed on the semiconductor device 1 having the “passivation” 3, and then, as shown in FIG. The resist 5 at a position corresponding to the pad 2 is removed by etching to form an opening 5a. At this time, in order to improve the adhesion strength between the electrode pad 2 and the bump formed thereon, the width i of the opening 5 a is formed to be equal to or larger than the pad opening width a of the passivation 3, and
Overlap by about 5 μm. [0005] Next, as shown in FIG.
9a, a metal such as gold is formed by plating.
As shown in (d), the excess resist 5 is removed at once. Then, the barrier metal 4 is collectively removed (etched) using the metal plating formed in the previous step as an etching mask. By the above steps, FIG.
Are formed as shown in FIG. Here, as shown in FIG. 10, when the terminal pitch is narrowed and the space between the electrode pads 2 on the semiconductor chip 1 is narrowed, the space j between the bumps 16 is further narrowed. For example, if the opening size of the electrode pad 2 is 90 μm square at a pitch of 100 μm (this numerical value is a general value in the wire bonding specification), when the passivation 3 is overlapped by 4 to 5 μm, several μm is obtained.
There is a possibility that there is only a space of m or sometimes the adjacent bumps 16 are short-circuited. Also, if several μ
Even if there is a space of m, the problem of lowering of the insulation occurs, and in the ACF bonding in which the bonding is performed via the conductive particles 9, the conductive particles 9 are sandwiched between the adjacent bumps 16 as shown in FIG. There is a risk of short circuit. [0007] This problem is considered to be particularly noticeable in general-purpose semiconductor chips. The reason is that some general-purpose chips have the electrode pad 2a reduced in size in advance in consideration of bump formation by plating, but many are supposed to be packaged in QFP or the like. This is because the internal wiring in the packaging is designed to be bonded by wire bonding, and the pad size is widened. Here, if it is attempted to reduce the size of the opening 5a formed by the passivation 3 in order to avoid the above-mentioned problem, a new chip must be manufactured in a custom manner, leading to an increase in cost. As described above, in the bump formation by the conventional plating method, there is a possibility that short-circuiting occurs between the bumps due to the narrow pitch of the electrode pads. Further, even if there is no short circuit between the bumps, there is a possibility that a short circuit may occur depending on a mounting method such as ACF bonding. In order to avoid such a problem, it is necessary to newly produce a custom chip and change the size of the electrode pad, which leads to an increase in cost. [0010] The present invention has an object to provide an inexpensive projection electrode formed how insulation deterioration and short circuit no danger that occurs between the projecting electrodes even pitch narrows the electrode pad. In order to solve this problem, a method for forming a bump electrode according to the present invention comprises preparing a semiconductor device in which a predetermined circuit element is formed and an electrode pad is formed. A surface protection film and a metal thin film are sequentially formed to expose the electrode pads, a resist is applied on the metal thin film, the resist is selectively removed, and the first width is the opening width of the surface protection film along the first width. An opening portion smaller than a certain second width and having a third width orthogonal to the first width and larger than a fourth width which is an opening width of the surface protective film along the third width is provided at a position including the electrode pad. After forming, the opening is closed by plating to obtain a protruding electrode, the resist is entirely removed, and the metal thin film other than the plated portion is removed using the protruding electrode as a mask. As a result, an inexpensive semiconductor device can be obtained in which there is no risk of deterioration in insulation between the protruding electrodes or short-circuiting even if the pitch of the electrode pads becomes narrow. According to a first aspect of the present invention, there is provided a semiconductor device in which a predetermined circuit element is formed and an electrode pad is formed, and a surface protection for exposing the electrode pad is provided. A film and a metal thin film are sequentially formed, a resist is applied on the metal thin film, the resist is selectively removed, and the first width is larger than the second width which is the opening width of the surface protection film along the first thin film. An opening that is narrower and has a third width orthogonal to the first width and larger than a fourth width that is the opening width of the surface protective film along the third width is formed at a position including the electrode pad, and the opening is formed by plating. A method of forming a protruding electrode and a semiconductor device, in which a protruding electrode is obtained by removing the resist, and a metal thin film other than a plated portion is removed by using the protruding electrode as a mask. Deterioration of insulation between electrodes and This has the effect that an inexpensive semiconductor chip free from heat generation can be obtained. An embodiment of the present invention will be described below with reference to FIG.
This will be described with reference to FIG. In these drawings, the same members are denoted by the same reference numerals, and redundant description is omitted. (Embodiment 1) FIG. 1 is a view for explaining a bump forming step according to Embodiment 1 of the present invention, and FIG.
Sectional view showing adjacent bumps in the bump forming step of
FIG. 3 is a cross-sectional view in the direction of arrow A in FIG. 2, and FIG. 4 is a cross-sectional view in ACF bonding of adjacent bumps in the bump forming step in FIG. As shown in FIG. 1A, first, a predetermined circuit element is formed, and at the same time, a passivation 3 and a barrier metal for exposing the electrode pad 2 on the element forming surface of the semiconductor chip 1 on which the electrode pad 2 is formed. 4 are sequentially formed, and a resist 5 is applied on the barrier metal 4.
Here, aluminum is generally used as the material of the electrode pad 2 of the metal thin film, but another metal such as copper can be used, for example. Also, passivation 3
Include, for example, silicon oxide, silicon nitride,
Polyimide or the like is used. Further, as the barrier metal 4, for example, titanium, tungsten, nickel, copper, or the like is used. Next, as shown in FIG. 1B, the resist 5 is selectively removed by etching to form an opening 5a on the electrode pad 2. Here, the width b of the opening 5a
Are formed so as to be narrower than the opening width a of the passivation 3 along this. Then, as shown in FIG. 1C, the opening 5a is closed by plating to form a bump 6. Here, the material of the bump 6 is generally gold,
For example, other metals such as aluminum and copper can be used. After the formation of the bumps 6, the resist 5 is entirely removed as shown in FIG. Finally, FIG.
As shown in (e), the barrier metal 4 other than the plated portion is collectively removed using the bump 6 as a mask, and the protruding bump 6 is removed.
Get. As shown in FIG. 2, the two bumps 6 formed on the electrode pad 2 and the barrier metal 4 located below the bumps 6 have one of the first widths, as shown in FIG. The width of the passivation 3 is narrower than the second width, which is the width of the opening. Further, as shown in FIG. 3, the third width orthogonal to the first width of the bump 6 and the barrier metal 4 is wider than the fourth width which is the opening width of the passivation 3 along the bump 6, and the passivation. 3
(FIG. 3, part B). Then, the first width and the third width are deflected so that a wider space c is secured with respect to the adjacent electrode pad 2 located closer. Here, there is no overlap with the passivation 3 in the first width direction, but it overlaps with the passivation 3 in the third width direction, and the overlap dimension can be about twice as large as 4 to 5 μm. The adhesion strength of the barrier metal 4 to the electrode pad 2 is sufficiently ensured. Referring to FIG. 4, a case will be described in which the semiconductor chip 1 on which such bumps 6 and barrier metal 4 are formed is mounted on a mounting substrate 7 by ACF mounting. Here, the electrodes 8 that are electrically connected to the bumps 6 are formed on the mounting substrate 7. The mounting substrate 7 is made of a photosensitive epoxy resin, an epoxy resin impregnated with glass fiber, ceramic, or the like, and the electrode 8 is made of copper or the like. The conductive particles 9 contained in the ACF include:
Metallic plated resin balls or metal particles are used. As shown in the figure, according to the semiconductor chip 1 of the present embodiment, the first space is secured so that a wider space is secured for the adjacent electrode pad 2 located closer.
And the third width are turned, so that the bump 6
Even if the pitch between them is narrow and the size of the electrode pad 2 is large,
The problem of deterioration of insulation properties and short-circuiting due to the conductive particles 9 does not occur. Then, such bumps 6 are formed without newly raising a chip for plating bumps. As a result, an inexpensive semiconductor chip 1 is obtained in which the insulation between the bumps 6 does not deteriorate or a short circuit does not occur even when the pitch of the electrode pads 2 becomes narrow. (Embodiment 2) FIG. 5 is a diagram illustrating a bump forming process according to a second embodiment of the present invention, and FIG. 6 is a diagram illustrating a bump forming process according to a second embodiment of the present invention. 7 is a cross-sectional view in the orthogonal direction of FIG. 5 of adjacent bumps in the bump forming step of FIG. 5, and FIG. 8 is a cross-sectional view of ACF bonding of adjacent bumps in the bump forming step of FIG. Also in this embodiment, as shown in FIG. 5A, first, a predetermined circuit element is formed, and the electrode pad 2 is formed on the element forming surface of the semiconductor chip 1 on which the electrode pad 2 is formed. An exposed passivation 3 and a barrier metal 4 are sequentially formed, and a resist 5 is applied on the barrier metal 4. Next, as shown in FIG. 5B, the resist 5 is selectively removed by etching so that the resist 5 remains only on the electrode pad 2. Here, resist 5
Is the opening width d of the passivation 3 along it.
It is formed so as to be wider. Then, as shown in FIG. 5C, after the barrier metal 4 other than the portion covered with the resist 5 is removed by etching, the resist is removed. Then, a resist 5 is applied again and selectively removed so as to expose portions other than the outer periphery of the barrier metal 4, thereby forming openings 5a as shown in FIG. 6D.
Therefore, the width f of the opening 5a at this time is smaller than the opening width d of the passivation 3. And FIG.
As shown in FIG. 7E, the bumps 6 are formed by closing the openings 5a by plating. Finally, as shown in FIG. 6 (f), the bump 6 is used as a mask and the barrier metal 4 other than the plated portion is removed at a time to obtain a protruding bump 6. As shown in FIG. 6, the barrier metal 4 located below the two bumps 6 formed on the electrode pad 2 has a width, one of which is the fifth width, along which the passivation 3 extends. The opening width is wider than the sixth width. Further, as shown in FIG. 7, the seventh width orthogonal to the fifth width of the barrier metal 4 is also wider than the eighth width which is the opening width of the passivation 3 along the fifth width. Therefore, the barrier metal 4 overlaps the passivation 3 over the entire circumference. Also,
The bump 6 has a width smaller than the barrier metal 4 in both the fifth width direction and the seventh width direction. Here, since the barrier metal 4 overlaps the passivation 3 in the fifth width direction and the seventh width direction, the adhesion strength of the barrier metal 4 to the electrode pad 2 also in the present embodiment. Sufficiently secured. FIG. 8 illustrates a case where the semiconductor chip 1 on which such bumps 6 and barrier metal 4 are formed is mounted on a mounting substrate 7 by ACF mounting. As shown, according to the semiconductor chip 1 of the present embodiment,
Even if the pitch between the bumps 6 is narrow and the size of the electrode pad 2 is large, the problem of deterioration in insulation and short-circuiting due to the conductive particles 9 does not occur. And such a bump 6
It is formed without custom manufacturing a chip for plating bumps. As a result, also in the present embodiment, an inexpensive semiconductor device 1 that does not suffer from deterioration in insulation between the bumps 6 and short-circuiting even when the pitch of the electrode pads 2 becomes narrower is obtained. According to such a semiconductor device 1,
Since the barrier metal 4 overlaps the passivation 3 over the entire circumference, and the barrier metal 4 covers the entire electrode pad 2, the flip chip resin has a material (in particular, Even when a material containing halogen (such as bromine) must be used, the electrode pad 2 can be protected. As described above, according to the present invention, an inexpensive semiconductor device can be obtained which does not cause deterioration in insulation between the protruding electrodes and short-circuiting even when the pitch of the electrode pads becomes narrow. An effective effect of being obtained is obtained. According to the present invention, if the metal thin film overlaps the surface protective film over the entire circumference, the metal thin film covers the entire electrode pad. In the case where a material containing a substance having such an influence must be used, an effective effect that the electrode pad can be protected can be obtained.

【図面の簡単な説明】 【図1】本発明の実施の形態1によるバンプの形成工程
を説明する図 【図2】図1のバンプ形成工程による隣接するバンプを
示す断面図 【図3】図2の矢印A方向の断面図 【図4】図1のバンプ形成工程による隣接バンプのAC
F接合における断面図 【図5】本発明の実施の形態2によるバンプの形成工程
を説明する図 【図6】本発明の実施の形態2によるバンプの形成工程
を説明する図 【図7】図5のバンプ形成工程による隣接するバンプの
図5の直交方向断面図 【図8】図5のバンプ形成工程による隣接バンプのAC
F接合における断面図 【図9】従来のメッキ法によるバンプの形成工程を説明
する図 【図10】図8のバンプを形成した場合の問題点を説明
する図 【図11】図10の影響を説明する図 【符号の説明】 1 半導体チップ 2 電極パッド 3 パッシベーション(表面保護膜) 4 バリアメタル(金属薄膜) 5 レジスト 5a 開口部 6 バンプ(突起電極)
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a view for explaining a bump forming step according to a first embodiment of the present invention. FIG. 2 is a cross-sectional view showing adjacent bumps in the bump forming step in FIG. 2 is a cross-sectional view in the direction of arrow A of FIG. 4. FIG.
FIG. 5 is a cross-sectional view of an F junction. FIG. 5 is a diagram illustrating a bump forming process according to a second embodiment of the present invention. FIG. 6 is a diagram illustrating a bump forming process according to a second embodiment of the present invention. 5 is a cross-sectional view in the orthogonal direction of FIG. 5 of an adjacent bump in the bump forming step of FIG. 5; FIG.
FIG. 9 is a cross-sectional view of an F junction. FIG. 9 is a diagram illustrating a bump forming process by a conventional plating method. FIG. 10 is a diagram illustrating a problem when the bump of FIG. 8 is formed. FIG. Diagrams to be explained [Description of symbols] 1 Semiconductor chip 2 Electrode pad 3 Passivation (surface protective film) 4 Barrier metal (metal thin film) 5 Resist 5a Opening 6 Bump (protruding electrode)

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−77950(JP,A) 特開 平9−94131(JP,A) 特開 平4−199631(JP,A) 特開 平6−13382(JP,A) 特開 平6−323824(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-64-77950 (JP, A) JP-A-9-94131 (JP, A) JP-A-4-199631 (JP, A) JP-A-6-96131 13382 (JP, A) JP-A-6-323824 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/60

Claims (1)

(57)【特許請求の範囲】 【請求項1】所定の回路素子が作り込まれるとともに電
極パッドの形成された半導体装置を用意し、 前記電極パッドを露出する表面保護膜および金属薄膜を
順次形成し、 前記金属薄膜上にレジストを塗布し、 前記レジストを選択的に除去して、第1の幅がこれに沿
った前記表面保護膜の開口幅である第2の幅よりも狭
く、前記第1の幅と直交する第3の幅がこれに沿った前
記表面保護膜の開口幅である第4の幅よりも広い開口部
を前記電極パッドを含んだ位置に形成し、 メッキにより前記開口部を閉塞して突起電極を得て、 前記レジストを全て除去し、 前記突起電極をマスクにメッキ部分以外の前記金属薄膜
を除去することを特徴とする突起電極形成方法。
(57) [Claim 1] A semiconductor device in which a predetermined circuit element is formed and an electrode pad is formed is prepared, and a surface protective film and a metal thin film exposing the electrode pad are sequentially formed. A resist is applied on the metal thin film, and the resist is selectively removed, and a first width is smaller than a second width which is an opening width of the surface protective film along the first width. Forming an opening at a position including the electrode pad, the third width orthogonal to the width of the first electrode being larger than a fourth width along which the third width is the opening width of the surface protection film; A method for forming a protruding electrode, comprising: obtaining a protruding electrode, removing the resist entirely, and removing the metal thin film other than a plated portion using the protruding electrode as a mask.
JP1179599A 1999-01-20 1999-01-20 Projection electrode formation method Expired - Fee Related JP3514149B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1179599A JP3514149B2 (en) 1999-01-20 1999-01-20 Projection electrode formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1179599A JP3514149B2 (en) 1999-01-20 1999-01-20 Projection electrode formation method

Publications (2)

Publication Number Publication Date
JP2000216181A JP2000216181A (en) 2000-08-04
JP3514149B2 true JP3514149B2 (en) 2004-03-31

Family

ID=11787840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1179599A Expired - Fee Related JP3514149B2 (en) 1999-01-20 1999-01-20 Projection electrode formation method

Country Status (1)

Country Link
JP (1) JP3514149B2 (en)

Also Published As

Publication number Publication date
JP2000216181A (en) 2000-08-04

Similar Documents

Publication Publication Date Title
KR940008327B1 (en) Semiconductor package and mounting method thereof
JP3640876B2 (en) Semiconductor device and mounting structure of semiconductor device
JP4131595B2 (en) Manufacturing method of semiconductor device
US7230326B2 (en) Semiconductor device and wire bonding chip size package therefor
JP4774248B2 (en) Semiconductor device
JPH09330934A (en) Semiconductor device and its manufacture
JP2001332653A (en) Semiconductor device
US8169073B2 (en) Semiconductor device and electronic apparatus of multi-chip packaging
US6475897B1 (en) Semiconductor device and method of forming semiconductor device
TW200845326A (en) Semiconductor device with magnetic powder mixed therein and manufacturing method thereof
JP3402086B2 (en) Semiconductor device and manufacturing method thereof
JPH053183A (en) Semiconductor device and manufacture thereof
JP2830351B2 (en) Semiconductor device connection method
US20040089946A1 (en) Chip size semiconductor package structure
JP4212255B2 (en) Semiconductor package
JP3281591B2 (en) Semiconductor device and manufacturing method thereof
JPS5988864A (en) Manufacture of semiconductor device
JP2003068738A (en) Semiconductor device and its manufacturing method, and semiconductor chip and its packaging method
JP2001077231A (en) Semiconductor device, semiconductor wafer, and manufacture of the semiconductor device
JP3514149B2 (en) Projection electrode formation method
JPH11214448A (en) Semiconductor device and method for manufacturing semiconductor device
JP3019065B2 (en) Semiconductor device connection method
JP3454192B2 (en) Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same
JP2001118957A (en) Semiconductor device
JPH10209154A (en) Semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040106

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080123

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100123

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees