JPH0810835B2 - 符号伝送装置の符号化部及び復号化部 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、符号化の過程で得られる符号語を２進演
算およびシフト演算することにより完成される算術符号
を発生して伝送を行うとともに該算術記号の復号を行う
符号伝送装置に関するものである。

〔従来の技術〕

第４図は、例えば特願平１−178632号に示された従来
の符号伝送装置の符号化部の構成を示すブロック図であ
り、図において、１は算術符号化の過程で加算すべき一
定精度の符号語と次回の符号語演算の位取りのたのシフ
ト数を発生する符号語発生回路、２は前記符号語発生回
路１が発生した符号語をすでに発生している符号語に加
える加算器、３は前記加算器２による符号語の加算結果
として更新された符号語を格納し、最上位の符号ビット
を上位ビット方向にシフトして押し出す符号レジスタ、
４は前記符号レジスタ３から押し出された符号ビット
‘0'とそれに連続する符号ビット‘1'の01・・・１とい
うパターン（以下、記憶パターンという）の該符号ビッ
ト‘1'の長さをカウントすることにより記憶する第１の
カウンタ、５は符号の伝送を予め設定されたビット長の
単位（以下、伝送符号ユニットという）ごとに行うため
に符号ビットを伝送できるまで蓄えるバッファレジス
タ、６は前記バッファレジスタ５の内容（蓄えられてい
る符号ビット）である伝送符号ユニットを伝送するタイ
ミングを計るポインタ、７は前記加算器２による加算処
理中の前記符号レジスタ３での桁上がりの発生に対し、
前記第１のカウンタ４の値ｋからｋ＋１ビットの10・・
・０なるパターン（以下、桁上がりパターンという）を
前記記憶パターンの代わりに出力し、前記符号レジスタ
３を上位ビット方向へ１ビットシフトして該シフト数を
１減じるとともに第１のカウンタ４を０にするか、また
は、前記桁上がりパターン出力の終了あるいは桁上がり
の未発生に対し、前記符号レジスタ３をシフト数分だけ
上位ビット方向へ１ビットずつシフトさせ、その際にこ
の押し出される符号ビットが‘1'ならば、前記第１のカ
ウンタ４を１進ませ、さらに第１のカウンタ３の値が桁
上がり伝播の最大の桁数として設定した値ｎ（以下、設
定値という）となった場合にはｎ＋１ビットの記憶パタ
ーンを出力して次に記憶していく記憶パターンの先頭の
符号ビットとして桁上がり伝播防止用の制御信号‘0'を
挿入するとともに前記第１のカウンタ４を０にし、ま
た、前記押し出される符号ビットが‘0'ならば、ｋ＋１
ビットの記憶パターンを出力して該押し出された符号ビ
ット‘0'を次に記憶していく記憶パターンの先頭の符号
ビットとするとともに第１のカウンタ４の値を０にする
処理を繰り返す出力制御部、８は前記出力制御部７によ
りバッファレジスタ５へ出力された符号ビットが‘0'な
らば値を１進め、該符号ビットが‘0'ならば値を０にす
る第２のカウンタ、９は前記出力制御部７が出力した桁
上がりパターンの先頭の符号ビット‘1'で前記第２のカ
ウンタ８の値が前記設定値ｎとなった場合にその符号ビ
ットの直後に制御信号‘0'を挿入するとともに該第２の
カウンタ８の値を０とし、前記バッファレジスタ５が符
号ビットで満たされたときに該バッファレジスタ５の内
容（蓄えられている符号ビット）である伝送符号ユニッ
トを送出する伝送制御部、10は伝送制御部９が送出した
伝送符号ユニットを伝送する伝送路である。

また、第５図は従来の符号伝送装置の復号化部の構成
を示すブロック図であり、図において、11は前記伝送路
10から伝送符号ユニットを桁上がり伝播防止用の制御信
号を含んだ算術符号を受け取って蓄えるバッファレジス
タ、12は前記バッファレジスタ11へ蓄える伝送符号ユニ
ットを受け取るタイミングを計るポインタ、13は前記バ
ッファレジスタ11内の符号ビットを最下位ビットに受け
取る復号レジスタ、14は前記バッファレジスタ11から前
記復号レジスタ13に送り出される符号ビットが‘1'なら
ば値を１進め、符号ビットが‘0'ならば該値を０にする
カウンタ、15は前記バッファレジスタ11に蓄えられてい
る符号ビットを前記復号レジスタ13を上位ビット方向へ
１ビットずつシフトさせることで該復号レジスタ13の空
いた最下位ビットに受け取らせ、前記カウンタ14が設定
値ｎとなったときに次の符号ビットを制御信号として削
除し、該削除した制御信号が桁上がりにより‘1'となっ
ていたならば、シフト処理をしないで前記復号レジスタ
13の最下位ビットに１を加えるバッファ制御部、16は復
号のための符号語を発生させて前記復号レジスタ13の値
からシンボルを復号し、シフト数を発生して前記バッフ
ァ制御部15を指示する符号語発生回路、17は前記符号語
発生回路16が発生させた符号語を前記復号レジスタ13の
値と減算する減算器である。

次に動作について説明する。

まず、符号伝送装置の符号化部の動作から説明する。
符号語発生回路１は情報源シンボル系列の符号化の過程
で発生した符号語を加算器２を用いて符号レジスタ３の
内容に加算する。一方、この符号語発生回路１から発生
されたシフト数を受け取った出力制御部７は、符号語の
加算処理中の符号レジスタ３からの桁上がりが発生した
場合、第１のカウンタ４の値ｋによりｋ＋１ビットの10
・・・０なるビット列（パターンと同義）である桁上が
りパターンを記憶パターンに代えて出力し、前記符号レ
ジスタ３を上位ビット方向へ１ビットシフトさせてシフ
ト数を１減じるとともに該第１のカウンタ４の値を０と
し、また、このときに桁上がりが発生しなかった場合あ
るいは桁上がりパターンが出力し終った場合、該シフト
数だけ符号レジスタ３を上位ビット方向へ１ビットずつ
シフトさせ、押し出された符号ビットを01・・・１なる
ビット列である記憶パターンを出力する。このとき、第
１のカウンタ４は、前記符号レジスタ３から押し出され
る符号ビット‘0'に続く符号ビット‘1'の数をカウント
することよって記憶パターン記憶する。つまり、押し出
された符号ビットが‘0'ならば第１のカウンタ４の値ｋ
により記憶していたｋ＋１ビットの記憶パターンを出力
して押し出された符号ビット‘0'を次の記憶パターンの
先頭の符号ビットとするとともに第１のカウンタ４の値
を０とするが、該押し出された符号ビットが‘1'ならば
第１のカウンタ４の値を１増加させる。そして、符号語
加算処理中の桁上がりの伝播を設定値ｎ以内に抑えるた
めに出力制御部７は第１のカウンタ４の値が該設定値ｎ
となったときにｎ＋１ビットの記憶パターンを出力し、
桁上がりが出力の済んだ符号ビットに伝播しないように
桁上がり伝播防止のための制御信号を１ビット挿入する
とともに第１のカウンタ４の値を０にする。この挿入す
る制御信号は‘0'とし、次に記憶していく記憶パターン
の先頭の符号ビットとなるが、後に桁上がりがあれば桁
上がりパターンの先頭の符号ビット‘1'として出力され
る。そして、出力制御部７から出力される符号ビットは
バッファレジスタ５により上位ビット方向にシフトしな
がら最下位ビットに受け取られ、ポインタ６は該バッフ
ァレジスタ５の内容である伝送符号ユニットを送出でき
るまで受け取ることができる符号ビット数を示し、この
値が０となったところでバッファレジスタ５が符号ビッ
トで満たされたことを伝送制御部９へ通知し、バッファ
レジスタ５の幅であるビット数にされる。また、第２の
カウンタ８はバッファレジスタ５が受け取った連続した
符号ビット‘1'の数を示し、受け取る符号ビットが‘1'
ならば値を１進め、‘0'ならば値を０とする。前記ポイ
ンタ６より伝送符号ユニットの送出を通知されたとき、
伝送制御部では該バッファレジスタ５の内容である符号
ビットを伝送符号ユニットとして伝送路10に送出し、バ
ッファレジスタ５をクリアし、また出力制御部７が出力
した桁上がりパターンの先頭の符号ビット‘1'により第
２のカウンタ８の値が設定値ｎとなったときにその符号
ビット‘1'の直後に制御信号‘0'を挿入する。

上述した符号化に際して、第１のカウンタ４の値が０
のときの記憶パターンは０、桁上がりパターンは１のみ
で長さは１ビットである。符号後を加算して符号レジス
タ３から桁上がりが発生したときに出力制御部７は、桁
上がりパターンを記憶パターンの代わりに出力して符号
レジスタ３を上位方向に１ビットシフトさせるが、押し
出される符号レジスタ３の最上位ビットは該出力制御部
７が次に記憶する記憶パターンの先頭ビットとなるため
ビット‘0'でなければならない。そこで、符号語発生回
路１が発生する符号語の精度をＱビット、符号語の加算
結果である符号を格納する符号レジスタ３の幅をＷビッ
トとすれば、Ｗ＞Ｑとすることにより符号レジスタ３か
ら発生する桁上がりは該符号レジスタ３の上位Ｗ−Ｑビ
ットを符号ビット‘0'にして伝播することになるため保
証される。一方、符号化開始時において、符号レジスタ
３の幅Ｗが符号語の精度Ｑよりも大きいので、該符号レ
ジスタ３から最初に押し出されてくるＷ−Ｑビットは不
要であり、また、符号レジスタ３より上位１ビットに記
憶パターン先頭の符号ビット‘0'があるものと仮定され
ており、出力制御部９が出力する符号の最初の計Ｗ−Ｑ
＋１ビットは不要であるので除去しなければならない。
そこで、不要ビットを削除する方法として、例えばポイ
ンタ６の初期値を伝送符号ユニット長＋Ｗ−Ｑ＋１とす
れば該ポインタ６の値が０となって伝送符号ユニットが
送出されるときにはバッファレジスタ５から不要ビット
が削除されていることになる。ただし、当該符号化部と
復号化部とで伝送される符号の最初に伝送される不要ビ
ット数を取り決めておけば総符号長は長くなるが不要ビ
ットを削除しないで符号を伝送することも可能である。
その際、符号化終了時には、シフト数を符号レジスタ３
の幅Ｗとして残った符号レジスタ３の内容を強制的に掃
き出し、最後の伝送符号ユニットは符号ビットで満たさ
れなくても伝送しなければならない。

次に従来の符号伝送装置の復号化部の動作について説
明する。

バッファ制御部15は、伝送路10に送出された伝送符号
ユニットを受け取ったバッファレジスタ11内の符号ビッ
トを復号レジスタ13を上位方向にシフトさせて空いた最
下位ビットに繰返し受け取らせる。そして、このバッフ
ァレジスタ11から符号ビットを取り出すたびに値を１ず
つ進めることで、ポインタ12がバッファレジスタ11の幅
であるビット数となり、該バッファレジスタ11の符号ビ
ットを出し終えたことを検知すると、次の伝送符号ユニ
ットをバッファレジスタ11に受け取らせ、該ポインタ12
の値を０にする。一方、復号レジスタ13は、符号語発生
回路16が発生させたシフト数分だけ上位方向へ１ビット
ずつシフトし、空いた最下位ビットに前記バッファ制御
部15によりバッファレジスタ11から取り出された符号ビ
ットを受け取るが、このとき、カウンタ14は、バッファ
レジスタ11から復号レジスタ13へ渡される符号ビットが
‘1'ならば値を１進められ、該符号ビットが‘0'ならば
値を０にされる。また、バッファ制御部15は、該カウン
タ14の値が設定値ｎになると次にバッファレジスタ11か
ら取り出される符号ビットを桁上がり伝播防止用の制御
信号としてその符号ビットを先に処理し、その値を復号
レジスタ13をシフトさせずに最下位ビットに加えた後
に、該制御信号とした符号ビットを削除するとともに前
記カウンタ14の値を０にする。一方、符号語発生回路16
は、前記復号レジスタ13の値を参照して情報源シンボル
を復号し、その過程で与えられる符号語とシフト数を発
生して減算器17で復号レジスタ13に該符号語を減じ、バ
ッファ制御部15が復号レジスタ13をシフト数だけシフト
させながら符号ビットを受け取り、更新していく。

上述した復号化部に際して、復号レジスタ13の幅は、
符号語発生回路16の発生する符号語の精度と同じＱビッ
トでよい。また、符号化が符号レジスタ３への符号語の
加算で進められるのに対して、復号化が復号レジスタ13
からの符号語の減算で進められるが、当該復号化部で発
生される符号語を、符号化部で発生される符号語の補数
とすることにより減算器17を加算器に置き換えて減算を
実現することもできる。一方、復号化開始時には、まず
受け取る符号の先頭に不要な符号ビットが符号化部との
取り決めにより存在すれば削除し、次にシフト数を復号
レジスタ13の幅Ｑとして該復号レジスタ13が符号ビット
が満たされるまでＱビットの符号ビットを取り込んで初
期化する。ポインタ12は、バッファレジスタ11の幅であ
るビット数から減算して値が０となることで符号ビット
を出力し終えたことを通知してもよい。

以上のようにして、情報源シンボルを算術符号化する
際に、符号語加算時の桁上がりの伝播を設定値ｎ以内に
抑えるために桁上がり伝播防止用の制御信号を挿入して
符号を伝送し、また、復号化する際に、桁上がり伝播防
止用の制御信号を検出、削除するとともにその制御信号
が桁上がりを含んでいたならばその制御信号より上位の
符号に桁上がりを伝播させることにより情報源シンボル
を復号している。

〔発明が解決しようとする課題〕

従来の符号電送装置の符号化部及び復号化部は以上の
ように構成されているので、符号語加算時の桁上がりの
最大伝播桁数を設定値ｎという固定の値にしているため
に、符号化ではバッファレジスタ５へ出力されてくる符
号ビット‘1'の連続数を監視する第２のカウンタが必要
となり、また、復号化部ではバッファレジスタが復号レ
ジスタへ送る符号ビット‘1'の連続数を監視するカウン
タが必要となり、動作が複雑であるとともに当該装置全
体のハードウェア規模が大きくなるなどの課題があっ
た。

この発明は上記のような課題を解消するためになされ
たもので、簡単な動作で符号化部における制御信号の挿
入、復号化部における該制御信号の検出、削除および上
位ビットへの桁上がり伝播を容易に行うことができる符
号伝送装置の符号化部及び復号化部を得ることを目的と
する。

〔課題を解決するための手段〕

第１の請求項の発明に係る符号伝送装置の符号化部
は、バッファレジスタが符号ビット‘1'で満たされると
き、該バッファレジスタの内容である符号ビット群とし
て送出した伝送符号ユニットの次の伝送符号ユニットの
最上位ビットに桁上がり伝播防止用の制御信号が挿入す
るようにしたものである。

また、第２の請求項の発明に係る符号伝送装置の復号
化部は、バッファレジスタに受け取った伝送符号ユニッ
トが符号ビット‘1'で満たされているとき、次に受け取
る伝送符号ユニットの最上位ビットを桁上がり伝播防止
用の制御信号として検出し、該伝送符号ユニットに桁上
がりがあれば上位ビットの符号へ伝播させ、その制御信
号とした符号ビットを削除するようにしたものである。

〔作用〕

第１の請求項の発明における符号化部は、伝送符号ユ
ニットが符号ビット‘1'で満たされているとき、次の伝
送符号ユニットの最上位ビットに桁上がり伝播防止用の
制御信号を１ビット挿入するために、出力制御部が符号
ビット‘0'を出力したときまたは桁上がり伝播防止用の
制御信号が挿入されたとき、次に制御信号が挿入される
ときの第１のカウンタがとる値ｍを設定し、この設定値
まで第１のカウンタで計数されたときまたは符号語加算
時の桁上がりによる桁上がりパターンの先頭の符号ビッ
ト‘1'により伝送符号ユニットが符号ビット‘1'で満た
されたときに、その次の符号ビットとして桁上がり伝播
防止用の制御信号を挿入することにより、制御信号挿入
のための設定値ｍは伝送符号ユニットのサイズをＬとす
ればＬ≦ｍ≦2L−１の範囲となるため従来の符号伝送装
置よりも制御信号の挿入が符号中に少なくなり、その結
果として総符号長を短くできる符号化処理を行うことを
可能とする。

第２の請求項の発明における復号化部は、バッファレ
ジスタが受け取った伝送符号ユニットが符号ビット‘1'
で満たされているときに次に受け取る伝送符号ユニット
の最上位ビットを桁上がり防止用の制御信号として検出
し、該伝送符号ユニットが桁上がりを含んでいたときに
は桁上がりを上位の符号に伝播させることにより正常な
復号化処理を行うことを可能にする。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図は第１の請求項の発明に係る符号伝送装置の符
号化部の構成を示すブロック図であり、従来の符号伝送
装置の符号化部（第４図）と同一又は相当部分には同一
符号を付して説明を省略する。図において、18は加算器
２による符号語の加算処理中の符号レジスタ３からの桁
上がりの発生に対し、第１のカウンタ４の値ｋからｋ＋
１ビットの桁上がりパターン10・・・０を記憶パターン
の代わりに出力して該符号レジスタ３を上位ビット方向
へ１ビットシフトさせてシフト数を１減じるとともに第
１のカウンタ４を０とし、また、桁上がりパターン出力
の終了あるいは桁上がりの未発生に対し、前記符号レジ
スタ３を符号語発生回路１が発生したシフト数分だけ上
位ビット方向へ１ビットずつシフトさせ、その際に符号
レジスタ３から押し出される符号ビットが‘1'ならば、
前記第１のカウンタ４の値を１進ませ、この値がポイン
タ６の値で規定される設定値ｍとなった場合にはｍ＋１
ビットの記憶パターンを出力して次に記憶していく記憶
パターンの先頭の符号ビットとして桁上がり伝播防止用
の制御信号‘0'を挿入するとともに該第１のカウンタ４
を０にし、前記押し出される符号ビットが‘0'ならばｋ
＋１ビットの記憶パターンを出力して該押し出された符
号ビット‘0'を次に記憶していく記憶パターンの先頭の
符号ビットとするとともに該第１のカウンタ４の値を０
にする処理を繰り返す出力制御部、19はバッファレジス
タ５が符号ビットで満たされたときに伝送符号ユニット
として伝送路10に送出し、前記出力制御部18が出力した
桁上がりパターンの先頭の符号ビットである‘1'でバッ
ファレジスタ５がすべて符号ビット‘1'で満たされた場
合に、該先頭の符号ビット‘1'の直後に（次に送出され
る伝送符号ユニットの最上位ビット）制御信号‘0'を挿
入する伝送制御部である。

また、第３図は第２の請求項の発明に係る符号伝送装
置の復号化部の構成を示すブロック図であり、従来の符
号伝送装置の復号化部（第５図）と同一又は相当部分に
は同一符号を付して説明を省略する。図において、20は
伝送路10から桁上がり伝播防止用の制御信号を含んだ算
術符号を受け取ったバッファレジスタ11からポインタ12
で示された符号ビットを復号レジスタ13を上位ビット方
向へシフトさせて空いた最下位ビットに受け取らせ、該
バッファレジスタ11が符号ビット‘1'で満たされていた
ときに、次に受け取る伝送符号ユニットの先頭の符号ビ
ットを処理するときに制御信号として削除し、該削除し
た制御信号が桁上がりにより‘1'となっていたならば復
号レジスタ13をシフトさせずに復号レジスタ13の最下位
ビットに１を加える処理を行うバッファ制御部である。

次に動作について説明する。

まず、第１の請求項の発明に係る符号伝送装置の符号
化部の動作から説明する。なお、符号語発生回路１、加
算器２、符号レジスタ３、第１のカウンタ４、バッファ
レジスタ５、及びポインタ６は従来の符号伝送装置の符
号化部（第４図）と同様に動作し、伝送路10も従来と同
様に送出された符号の伝送を行う。

出力制御部18と従来の符号伝送装置の符号化部におけ
る出力制御部７との動作の違いは、符号語の加算処理中
に発生する桁上がりの伝播が伝送符号ユニットを越える
ことを抑えるため、第１のカウンタ４の値が設定値ｍと
なったときにｍ＋１ビットの記憶パターンを出力し、該
桁上がりが出力制御部18から出力の済んだ符号ビットに
伝播しないように桁上がり伝播防止のための制御信号を
１ビット挿入するとともに該第１のカウンタ４の値を０
とする。また、この設定値ｍは、符号ビット‘1'で満た
される伝送符号ユニットが発生するための記憶パターン
の符号ビット‘1'の長さを出力制御部18が符号ビット
‘0'を出力したときまたは桁上がり伝播防止用の制御信
号が挿入されたときに再設定される。

また、伝送制御部19と従来の符号伝送装置の符号化部
における伝送制御部９との動作の違いは、ポインタ６よ
り伝送符号ユニットの送出を通知されたとき、バッファ
レジスタ５の内容である伝送符号ユニットを伝送路10に
送出して該バッファレジスタ５をクリアし、また、出力
制御部18が出力した桁上がりパターンの先頭の符号ビッ
ト‘1'によりバッファレジスタの内容である伝送符号ユ
ニットがすべて符号ビット‘1'で満たされて送出可能と
なったとき、その符号ビット‘1'の直後のビットとなる
次の伝送符号ユニットの最上位ビットに制御信号‘0'を
挿入する。

また、符号化の際の前処理および後処理は、従来の符
号伝送装置の符号化部（第４図）と同様であるが、桁上
がりパターンの先頭の符号ビット‘1'で伝送符号ユニッ
ト送出が可能になったことをポインタ６から通知される
とバッファレジスタ５が符号ビット‘1'で満たされたこ
とをカウンタを用いずに伝送制御部19が検知する具体的
方法としては、例えばAND回路でバッファレジスタ５の
すべてのビットをチェックする方法がある。また、制御
信号挿入のための設定値ｍは、第２図のように設定値テ
ーブルを用意し、ポインタ６の値を該テーブル番号とし
て引用し、符号ビット‘0'が出力されたときあるいは桁
上がり伝播防止用の制御信号が挿入されたときに再設定
する。

次に符号伝送装置の復号化部の動作について説明す
る。

なお、バッファレジスタ11、ポインタ12、復号レジス
タ13、符号語発生回路16及び加算器17は、従来の符号伝
送装置の復号化部（第５図）と同様に動作し、伝送路10
も従来と同様に符号化部が送出した符号の伝送を行う。

バッファ制御部20と従来の符号伝送装置の復号化部
（第５図）のバッファ制御部15との動作の違いは、バッ
ファレジスタ11が符号ビット‘1'で満たされていること
を検知した場合に、次の伝送符号ユニットを受け取るま
で記憶し、このバッファレジスタ11の最後の符号ビット
を処理して該次の伝送符号ユニットを受け取って、その
最上位の符号ビットを制御信号として先に処理すること
である。

また復号化の際の前処理および後処理は、従来の符号
伝送装置の復号化部（第５図）と同様であるが、バッフ
ァレジスタ11が伝送符号ユニットを受け取ったときに該
バッファレジスタ11が符号ビット‘1'で満たされている
ことをカウタを用いずにバッファ制御部20が検知する具
体的方法としては、例えばAND回路で前記バッファレジ
スタ11のすべてのビットをチェックする方法がある。

以上のようにして、情報源シンボルを算術符号化する
際に、符号語加算時の桁上がりの伝送符号ユニットを越
えて伝播することを抑えるために桁上がり伝播防止用の
制御信号を伝送符号ユニットの最上位ビットに挿入して
符号を伝送し、また、復号化する際に、桁上がり伝播防
止用の制御信号を伝送符号ユニットの最上位ビットに検
出し、削除するとともにその制御信号が桁上がりを含ん
でいたならば制御信号より上位の符号に桁上がりを伝播
させることにより情報源シンボルを復合している。

〔発明の効果〕

以上のように、第１の請求項に係る発明によればバッ
ファレジスタが符号ビット‘1'で満たされているとき、
該バッファレジスタの内容である伝送符号ユニットの次
の伝送符号ユニットの最上位ビットに桁上がり伝播防止
用の制御信号を挿入するようにしたので、符号ビット
‘1'の連続数を監視する第２のカウンタが不要となり、
簡単な動作で桁上がり防止用の制御信号の挿入が可能に
なる効果がある。

また、第２の請求項に係る発明によればバッファレジ
スタに受け取った伝送符号ユニットが符号ビット‘1'で
満たされているとき、次に受け取る伝送符号ユニットの
最上位ビットを桁上がり伝播防止用の制御信号として検
出し、該伝送符号ユニットに桁上がりがあれば上位ビッ
トへ伝播させ、その制御信号とした符号ビットを削除す
るようにしたので、カウンタを用いず、制御信号の検
出、削除及び上位ビットへの桁上がり伝播を容易に行え
る効果がある。

【図面の簡単な説明】

第１図は第１の請求項に係る発明の一実施例による符号
伝送装置の符号化部の構成を示すブロック図、第２図は
第１の請求項に係る発明の符号伝送装置の符号化部で桁
上がり防止用の制御信号を挿入するために設定値の更新
に使用される設定値テーブルを示す図、第３図は第２の
請求項に係る発明の一実施例による符号伝送装置の復号
化部の構成を示すブロック図、第４図は従来の符号伝送
装置の符号化部の構成を示すブロック図、第５図は従来
の符号伝送装置の復号化部の構成を示すブロック図であ
る。 1,16は符号語発生回路、２は加算器、３は符号レジス
タ、４は第１のカウンタ、5,11はバッファレジスタ、6,
12はポインタ、10は伝送路、13は復号レジスタ、17は減
算器、18は出力制御部、19は伝送制御部、20はバッファ
制御部である。 なお、図中、同一符号は同一、又は相当部分を示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 木野 茂徳 神奈川県鎌倉市大船５丁目１番１号 三菱 電機株式会社通信システム研究所内 (56)参考文献 特開 平３−235427（ＪＰ，Ａ) 特開 平３−44116（ＪＰ，Ａ) 特公 昭62−61178（ＪＰ，Ｂ２)

Claims (2)

【特許請求の範囲】
1. 【請求項１】情報源から出力されたある時点までのシン
   ボル系列を対応させた数直線上の領域を代表する位置を
   示す情報と前記シンボル系列に続く一又は二以上のシン
   ボルまでのシンボル系列を対応させた数直線上の領域を
   代表する位置を示す情報との変位である符号語を演算す
   ることによって符号を得る算術符号化の過程で、加算す
   べき一定精度の前記符号語と次に発生する前記符号語の
   演算のための位取りに関するシフト数を出力する符号語
   発生回路と、前記符号語をすでに発生している符号語に
   順次加算する加算器と、前記加算器の加算結果である符
   号を格納する符号レジスタと、前記符号レジスタから上
   位ビット方向へのシフト処理によって押し出される符号
   ビット‘0'とそれに連続する符号ビット‘1'のパターン
   である記憶パターンを該符号ビット‘1'の連続数により
   記憶する第１のカウンタと、前記符号ビットの予め設定
   されたビット長の単位である伝送符号ユニットを伝送す
   るために一旦蓄えるバッファレジスタと、前記バッファ
   レジスタの内容である伝送符号ユニットを伝送するタイ
   ミングを計るポインタ、前記加算器による加算処理中の
   前記符号レジスタでの桁上がりの発生に対し、前記第１
   のカウンタの値ｋからｋ＋１ビットの符号ビット‘1'と
   それに連続する符号ビット‘0'のパターンである桁上が
   りパターンを前記記憶パターンの代わりに出力し、該符
   号レジスタを上位ビット方向へ１ビットシフトしてシフ
   ト数を１減じるとともに該第１のカウンタを０にする
   か、または、前記桁上がりパターン出力の終了あるいは
   桁上がりの未発生に対し、前記符号レジスタをシフト数
   分だけ上位ビット方向へ１ビットずつシフトさせ、その
   際にこの押し出される符号ビットが‘1'ならば、前記第
   １のカウンタの値を１進ませ、さらにこの第１のカウン
   タの値が伝送符号ユニット長以上でかつ前記バッファレ
   ジスタに蓄えている伝送符号ユニットに続く次の伝送符
   号ユニットまで符号ビット‘1'で満たすことのできる値
   ｍとなった場合にはｍ＋１ビットの該記憶パターンを出
   力し、桁上がり伝播防止用の制御信号‘0'を次に記憶し
   ていく記憶パターンの先頭の符号ビットにするべく挿入
   するとともに該第１のカウンタを０にし、また、前記押
   し出される符号ビットが‘0'ならば、ｋ＋１ビットの記
   憶パターンを出力して該押し出されてきた符号ビット
   ‘0'を次に記憶していく記憶パターンの先頭の符号ビッ
   トとするとともに該第１のカウンタを０にする出力制御
   部と、前記出力制御部から出力される符号ビットを伝送
   符号ユニットごとに伝送路に送出して前記バッファレジ
   スタをクリアし、前記出力制御部から出力されてきた桁
   上がりパターンの先頭の符号ビット‘1'により前記伝送
   符号ユニットが符号ビット‘1'で満たされた場合に次に
   伝送されるべき伝送符号ユニットの最上位ビットに前記
   制御信号‘0'を挿入する伝送制御部とを備えた符号伝送
   装置の符号化部。
2. 【請求項２】伝送路に送出された桁上がり伝播防止用の
   制御信号を含む算術符号を伝送符号ユニットごとに受け
   取って蓄えるバッファレジスタと、前記バッファレジス
   タへ蓄える伝送符号ユニットを受け取るタイミングを計
   るポインタと、前記バッファレジスタ内の符号ビットを
   最下位ビットに受け取る復号レジスタと、前記バッファ
   レジスタに蓄えられている符号ビットを順次前記復号レ
   ジスタを上位ビット方向へシフトさせることで該復号レ
   ジスタの空いた最下位ビットに受け取らせ、前記バッフ
   ァレジスタの符号ビットをすべて送り出した時点で前記
   バッファレジスタが符号ビット‘1'で満たされていれば
   次の伝送信号ユニットを受取り、さらにこの受け取った
   伝送符号ユニットの最上位ビットにある前記制御信号が
   桁上がりで‘1'となっていればシフト処理をしないで前
   記復号レジスタの最下位ビットに１を加えることで該制
   御信号を削除するバッファ制御部と、前記符号語を復号
   のために発生させて前記復号レジスタの値からシンボル
   を復号するとともに前記シフト数を発生させてバッファ
   制御部を指示する符号語発生回路と、前記符号語発生回
   路が発生させた符号語を前記復号レジスタの値と減算す
   る減算器とを備えた符号伝送装置の復号化部。