JPH08106614A - Method for forming bonding pad for electric circuit by micro machining - Google Patents

Method for forming bonding pad for electric circuit by micro machining

Info

Publication number
JPH08106614A
JPH08106614A JP26331394A JP26331394A JPH08106614A JP H08106614 A JPH08106614 A JP H08106614A JP 26331394 A JP26331394 A JP 26331394A JP 26331394 A JP26331394 A JP 26331394A JP H08106614 A JPH08106614 A JP H08106614A
Authority
JP
Japan
Prior art keywords
dicing
substrate
rear face
back surface
parallel line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26331394A
Other languages
Japanese (ja)
Inventor
Fumihiko Shibano
文彦 柴野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iwatsu Electric Co Ltd
Original Assignee
Iwatsu Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iwatsu Electric Co Ltd filed Critical Iwatsu Electric Co Ltd
Priority to JP26331394A priority Critical patent/JPH08106614A/en
Publication of JPH08106614A publication Critical patent/JPH08106614A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To form an electric channel at a low cost by conducting a connection terminal of a surface with a bonding pad of a rear face with a conductor on a chip side face. CONSTITUTION: When dicing is performed from the rear face based on base lines 12, and 13, figure (a) is a figure viewing the rear face 14 of a substrate, and a dotted line shows a pattern of a device 5 on the surface. In figure (b), a position of a rear face conductor corresponding to a part (e.g. directly below) where no electric conductor exists between connection terminal 11 of the device 5 is diced and separated from the rear surface based on the reference line 13, and the bonding pads of all connection terminals 11 are formed on the corresponding position (e.g. just under) of the rear face. In such a case, the position of the dicing is 15. Similarly, as shown in figure (c), the rear face conductors are separated from the rear face based on the reference lines 12, 13. The lines 16, 17 show one of the positions of the dicing, and the line 18 is a groove generated by the separation of the rear face conductors shown by figure (b). Thus, by dicing in such a manner, the bonding pad positioned to the connection terminal of the device is formed on the rear face.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えば磁気ドラム装置
に用いる浮上型薄膜磁気ヘッド作成のために、基板の表
(おもて)面に形成した電気回路のボンディングパッド
を基板の裏面に形成する場合等に用いられる微細加工に
よる電気回路用ボンディングパッドの形成方法に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention forms a bonding pad for an electric circuit formed on the front (front) surface of a substrate on the back surface of the substrate in order to produce a floating thin-film magnetic head used in, for example, a magnetic drum device. The present invention relates to a method for forming a bonding pad for an electric circuit by microfabrication, which is used in the case of doing so.

【0002】[0002]

【従来の技術】微細加工による電気回路の1例として、
従来の薄膜磁気記録ヘッドの構造は図6に示すようにヘ
ッド面6がヘッドチップ5の先端に位置してドラムの摺
動面31に対向する垂直型磁気記録ヘッドと、ヘッド面
がチップを多数並べて配置した平面上に設けられこの平
面と平行に配置される摺動面に対向する水平型磁気記録
ヘッドに大別される。この水平型磁気記録ヘッドはコイ
ルの占有面積を大きくしてコイルの巻数を大きくするこ
とができるため、高出力の磁気記録ヘッドを実現するこ
とができるという利点があるが、電極端子の導体をチッ
プの表面からヘッド面と反対側の裏面まで引き出すこと
が必要である。図7は水平型ヘッドの1例として浮上型
薄膜磁気ヘッドの概略構造を示す。同図(a)に示すよ
うに、浮上型薄膜磁気ヘッド1は回転する磁気ドラム2
と数mmの間隔を保って浮上するものである。同図
(b)は浮上型薄膜ヘッドの概略構造を拡大して示した
ものであり、スライダ3のスライダ面4は薄膜磁気ヘッ
ドチップ5のヘッド面6と同一平面上にあり、ヘッド面
のチップ基板表面からの高さは数十μm程度である。
2. Description of the Related Art As an example of an electric circuit manufactured by microfabrication,
As shown in FIG. 6, the structure of a conventional thin film magnetic recording head is a perpendicular magnetic recording head in which the head surface 6 is located at the tip of the head chip 5 and faces the sliding surface 31 of the drum, and the head surface has many chips. The magnetic recording heads are roughly classified into horizontal magnetic recording heads which are provided on planes arranged side by side and which face sliding surfaces arranged parallel to the planes. This horizontal magnetic recording head has the advantage that a high output magnetic recording head can be realized because the area occupied by the coil can be increased and the number of turns of the coil can be increased. It is necessary to pull out from the front surface of the head to the back surface opposite the head surface. FIG. 7 shows a schematic structure of a flying thin film magnetic head as an example of a horizontal head. As shown in FIG. 1A, the floating thin-film magnetic head 1 is composed of a rotating magnetic drum 2
And float at a distance of several mm. FIG. 1B is an enlarged view showing the schematic structure of the flying thin film head. The slider surface 4 of the slider 3 is on the same plane as the head surface 6 of the thin film magnetic head chip 5, and the chip on the head surface is shown. The height from the substrate surface is about several tens of μm.

【0003】[0003]

【発明が解決しようとする課題】このためヘッドの形成
されている同一面上にボンディングパッドを設け、FP
C(フレキシブル・プリント・サーキット)あるいはワ
イヤをボンディングするとその高さが、ヘッド面6のレ
ベルを越えることになり、磁気ドラム1の面を傷つけた
り、流体力学的に浮上特性に影響を与える等の不都合が
生じる。このため従来は基板の表(おもて)面にヘッド
を形成し、基板にスルーホールを開け、電気導体を埋め
込んで導通させ、裏面に電極パッドを形成し、ボンディ
ングしていた。しかし、高集積化、すなわち多数のヘッ
ドを高密度に集積させたデバイスでは、このスルーホー
ルの径も小さくなり、また、ピッチも狭くなり、このよ
うなスルーホールを開けることは難しくなる。特に基板
が磁気回路のような回路の一部をなす場合には基板材料
が限定され、また磁気抵抗を小さくしなければならない
場合には厚みも大きくなり、ますますスルーホールを精
度良く開けることは難しくなる。例えば、フェライト基
板0.5mm厚,スルーホール径0.1mmφ,ピッチ
0.2mmでは超音波加工で開けることは無理である。
エキシマレーザあるいはヤグレーザで開けることはでき
るが装置が高価であること、およびスループットが小さ
いこと等により製造コストが高くなってしまう。また薄
膜ヘッドでは、プレーナプロセス(フォトリソ,ドライ
エッチング等)でヘッドを形成するため、高精度の平滑
度を有する基板が必要であり、スルーホールに銀ペース
ト等で穴うめした場合にはその平滑度を得るために基板
の研磨を必要とし、これもコスト高になる。従って前述
した従来の技術においては、製造コストが高くなる欠点
があった。
Therefore, a bonding pad is provided on the same surface where the head is formed, and the FP
When C (Flexible Printed Circuit) or wire is bonded, its height exceeds the level of the head surface 6, which may damage the surface of the magnetic drum 1 or affect the floating characteristics hydrodynamically. Inconvenience occurs. For this reason, conventionally, a head is formed on the front surface of the substrate, a through hole is formed in the substrate, an electric conductor is embedded in the head for electrical connection, and an electrode pad is formed on the back surface for bonding. However, in a highly integrated device, that is, in a device in which a large number of heads are densely integrated, the diameter of the through hole becomes small and the pitch becomes narrow, and it becomes difficult to open such a through hole. In particular, when the substrate forms part of a circuit such as a magnetic circuit, the substrate material is limited, and when the magnetic resistance must be reduced, the thickness also increases, making it more and more difficult to accurately open through holes. It gets harder. For example, if the ferrite substrate is 0.5 mm thick, the through hole diameter is 0.1 mmφ, and the pitch is 0.2 mm, it is impossible to open it by ultrasonic processing.
Although it can be opened by an excimer laser or a yag laser, the manufacturing cost becomes high because the apparatus is expensive and the throughput is small. In addition, since the thin film head is formed by a planar process (photolithography, dry etching, etc.), it is necessary to have a substrate with high precision smoothness. If the through hole is filled with silver paste, etc. In order to obtain the above, it is necessary to polish the substrate, which also increases the cost. Therefore, the above-mentioned conventional technique has a drawback that the manufacturing cost becomes high.

【0004】本発明の目的は、従来技術とは異なった方
法を用いることにより、より安価に同等の機能を有する
デバイスを提供することにある。
An object of the present invention is to provide a device having an equivalent function at a lower cost by using a method different from the conventional technique.

【0005】[0005]

【課題を解決するための手段】この課題を解決するた
め、本発明方法は、基板の表面に順次等間隔で配列され
た第1の平行線群と該第一の平行線群に所定の角度で交
さしかつ順次等間隔で配列された第二の平行線群とによ
り区切られた同一形状の多数のスペースに同一パターン
の多数の微細電気回路が形成された該基板の裏面に電気
導体膜を全面に付着させる第一の工程と、該第一の平行
線群の端の第一の平行線位置と前記第二の平行線群の端
の第二の平行線位置とをダイシングにより切離す第二の
工程と、前記基板を、前記第一の平行線位置と前記第二
の平行線位置とをダイシングの基準線として前記多数の
微細電気回路を相互分離するように該基板の裏面からダ
イシングにより切離して多数の電気回路チップを形成す
る第三の工程と、該多数の電気回路チップのおのおのに
対して該基板の表面から裏面の前記導体膜まで必要な幅
の電気導体膜を付着させる第四の工程とを含む微細加工
による電気回路用ボンディングパッドの形成方法であ
る。また、前記第三の工程には前記多数の微細電気回路
のおのおのに対して前記第一又は第二の平行線位置を基
準線として前記基板の裏面から前記導体膜にダイシング
により分離溝を形成する工程を含み、前記第四の工程に
は前記必要な幅の電気導体膜を前記分離溝の位置で切り
込みを与える工程を含むようにすることができる。
In order to solve this problem, the method of the present invention is directed to a first parallel line group and a first parallel line group which are arranged on the surface of a substrate in sequence at equal intervals. Electrical conductive film formed on the back surface of the substrate in which a large number of micro electric circuits having the same pattern are formed in a large number of spaces of the same shape which are separated by a second group of parallel lines which are arranged at equal intervals. The first step of adhering to the entire surface, and the first parallel line position at the end of the first parallel line group and the second parallel line position at the end of the second parallel line group are separated by dicing In a second step, the substrate is diced from the back surface of the substrate so that the plurality of fine electric circuits are separated from each other using the first parallel line position and the second parallel line position as reference lines for dicing. A third step of forming a large number of electric circuit chips by cutting with A method for forming a bonding pad for an electric circuit by a microfabrication including a fourth step of attaching an electric conductor film having a required width from the front surface of the substrate to the conductor film on the back surface of each of the electric circuit chips. is there. In the third step, a separation groove is formed by dicing from the back surface of the substrate to the conductor film with the first or second parallel line position as a reference line for each of the plurality of micro electric circuits. The fourth step may include a step of cutting the electric conductor film having the required width at the position of the separation groove.

【0006】[0006]

【作用】本方法により、表面の接続端子と裏面のボンデ
ィングパッドをチップ側面の導体で導通させることによ
り電気チャネルを形成することができる。この場合、チ
ャネル間の分離をどのように実現するか、および各チャ
ネルの接続端子と裏面のボンディングパッドおよび側面
導体の位置合わせをどのように実現するかが課題であ
る。本方法では、この課題を以下のように解決してい
る。すなわち、基板表面からダイシングにより表面上の
デバイスパターンを基準に、デバイスパターンのない特
定の位置を切離し、基準線(基板エッジ)を作る。この
基準線はデバイスパターンと特定な位置関係で作ること
ができるから、基板の裏面から見てもこの基準線からど
れだけの距離の真下にどのパターンがあるかがわかる。
従ってこの基準線を基準に、表面の接続端子間の導体の
無い部分の真下の位置の裏面導体にダイシングによって
切り込みを入れることにより、表面の接続端子の真下に
位置合わせされ、電気的に分離されたボンディングパッ
ドを形成することができる。また、同様に基準線を2本
使用すればチップ分離を裏から行うことができる。次に
側面導体を付着させるが、チップ側面に付着させただけ
では表面上にある接続端子と裏面上にあるボンディング
パッドは電気的に接続しないので側面だけでなく表面,
裏面のパターンとある程度オーバーラップするように側
面導体を付着させる。次に側面導体分離を行う。チップ
側面には先に形成した裏面電極分離溝の断面が見えるの
で、チップ側面からこの溝に合わせてダイシングすれば
側面導体が各々のチャネルの接続端子,ボンディングパ
ッドに位置合わせされて分離できる。この時、切り込む
深さをオーバーラップ幅以上に切り込めば接続端子間お
よびボンディングパッド間の分離も同時にできる。ま
た、切り込んで分離するため、表面の接続端子は、切り
込むチップ側面に全て垂直に揃え、かつ側面からの切込
み長さ以上の平行な直線部分を有することが必要であ
る。また、ダイシングの前にボンディングパッドの電鍍
導体となる裏面導体の付着が必要である。
According to this method, an electric channel can be formed by electrically connecting the connection terminal on the front surface and the bonding pad on the back surface with the conductor on the side surface of the chip. In this case, how to realize the separation between the channels and how to realize the alignment of the connection terminal of each channel, the bonding pad on the back surface, and the side surface conductor are problems. This method solves this problem as follows. That is, a specific position without a device pattern is cut off from the surface of the substrate by dicing with reference to the device pattern on the surface to form a reference line (substrate edge). Since this reference line can be created in a specific positional relationship with the device pattern, it can be seen from the back surface of the substrate how much distance there is just below the reference line.
Therefore, with this reference line as a reference, by making a notch by dicing in the back conductor at the position directly below the conductor-free portion between the connection terminals on the surface, it is aligned directly below the connection terminals on the surface and electrically separated. Bonding pads can be formed. Similarly, if two reference lines are used, chip separation can be performed from the back side. Next, the side conductors are attached, but the connection terminals on the front surface and the bonding pads on the back surface are not electrically connected only by attaching to the side surface of the chip, so not only the side surface
The side surface conductor is attached so as to overlap with the pattern on the back surface to some extent. Next, the side surface conductor is separated. Since the cross section of the back surface electrode separation groove previously formed can be seen on the side surface of the chip, the side surface conductors can be aligned and separated to the connection terminals and bonding pads of each channel by dicing along the groove from the side surface of the chip. At this time, if the cutting depth is larger than the overlap width, the connection terminals and the bonding pads can be separated at the same time. Further, in order to cut and separate, the connection terminals on the surface must be aligned vertically to the side surface of the chip to be cut and have parallel straight portions having a length equal to or longer than the cut length from the side surface. Further, before dicing, it is necessary to attach a back surface conductor which becomes an electroplated conductor of a bonding pad.

【0007】[0007]

【実施例】図1は本方法によるダイシング基準線の作り
方を示すものである。(a)は本方法に用いるダイシン
グ装置の例を示したものであり、7はダイシングブレー
ド、9は基板8を固定するための治具である。基板8上
に形成されたパターンとブレード位置を上方より見なが
ら位置合わせし、所望の位置を切ることができる。
(b)は本方法による基準線の作り方を示したものであ
り、10は基板表面に形成されたデバイスパターンを表
し、例えば薄膜磁気ヘッドチップ(デバイス)5のパタ
ーンを持つ同一のデバイスを多数形成してある。11は
1つのデバイス5の中の電気接続端子を表している。1
2は本方法のダイシング基準線となるカット位置を示し
ており、最も端のデバイス5の外側の適切な位置(例え
ばチップエッジに相当する所)をダイシングによって切
断し、それによって生じるカットエッジを基準線にす
る。(c)はもう一方のダイシング基準線13を作るた
めのカット位置を示しており、基準線12とは直交する
方向で最も端のデバイス5の外側の適切な位置を切断し
て作る。(d)は出来上がりを表している。このように
して形成されたカットエッジは表面に形成されたパター
ンと特定の既知の位置関係にあるから、基板8の裏面か
らのダイシングにおいて、カットエッジをダイシング基
準線12,13として用いれば、表面に形成されたデバ
イス5を正確に分離することが可能となる。
EXAMPLE FIG. 1 shows a method of forming a dicing reference line by this method. (A) shows an example of a dicing apparatus used in this method, 7 is a dicing blade, and 9 is a jig for fixing the substrate 8. A desired position can be cut by aligning the pattern formed on the substrate 8 and the blade position while looking from above.
(B) shows how to make a reference line by this method, and 10 shows a device pattern formed on the surface of the substrate, for example, a large number of identical devices having the pattern of the thin film magnetic head chip (device) 5 are formed. I am doing it. Reference numeral 11 represents an electrical connection terminal in one device 5. 1
Reference numeral 2 denotes a cutting position that serves as a dicing reference line of the present method. An appropriate position outside the endmost device 5 (for example, a portion corresponding to a chip edge) is cut by dicing, and a cut edge generated thereby is used as a reference. Make a line. (C) shows the cut position for making the other dicing reference line 13, which is made by cutting an appropriate position outside the device 5 at the end in the direction orthogonal to the reference line 12. (D) shows the finished product. The cut edge thus formed has a specific known positional relationship with the pattern formed on the front surface. Therefore, when the cut edge is used as the dicing reference lines 12 and 13 in the dicing from the back surface of the substrate 8, the front surface It is possible to accurately separate the devices 5 formed in the above.

【0008】図2は、これらの基準線12,13をもと
に裏面より、ダイシングを行う方法を示しており、
(a)は図1の(c)に示した基板の裏面14をみた図
を示し、点線は表(おもて)面上にあるデバイス5のパ
ターンを示している。(b)に示すようにデバイス5の
接続端子11の間の電気導体のない部分(例えば真下)
に対応する裏面導体の位置を基準線13をもとに裏面か
らダイシングすることにより分離し、全ての接続端子1
1のボンディングパッドを裏面の対応した位置(例えば
真下)に形成する。15はこの場合のダインシグ位置の
一つを示している。同様に(c)に示すように基準線1
2,13を基準線として裏面よりチップに分離する。1
6,17はそれぞれのダイシング位置の一つを示してい
る。18は(b)に示した裏面導体分離によって生じた
溝を示す。従って、このようにダイシングすれば、デバ
イスの接続端子に位置合わせされたボンディングパッド
を裏面に形成することができ、また、ダイシングシート
に基板をはりつけてダイシングする場合であれば、はり
直しすることなく、チップに分離することができる。
FIG. 2 shows a method of performing dicing from the back surface based on these reference lines 12 and 13.
1A is a view of the back surface 14 of the substrate shown in FIG. 1C, and the dotted line shows the pattern of the device 5 on the front surface. As shown in (b), a portion between the connection terminals 11 of the device 5 without an electric conductor (for example, directly below)
The positions of the back surface conductors corresponding to are separated by dicing from the back surface based on the reference line 13, and all the connection terminals 1
One bonding pad is formed on the back surface at a corresponding position (eg, directly below). Reference numeral 15 indicates one of the dyne sig positions in this case. Similarly, as shown in (c), the reference line 1
Chips 2 and 13 are separated from the back surface with reference lines 2 and 13. 1
Reference numerals 6 and 17 indicate one of the dicing positions. Reference numeral 18 denotes a groove formed by the back surface conductor separation shown in (b). Therefore, if the dicing is performed in this manner, the bonding pads aligned with the connection terminals of the device can be formed on the back surface, and if the substrate is attached to the dicing sheet and the dicing is performed, the dicing sheet does not need to be reattached. , Can be separated into chips.

【0009】チップへの分離の後、チップ側面に電気導
体を付着させるが、図3は斜め蒸着によって付着させる
例について示したものである。5は分離されたデバイス
チップであり、20はチップ5を治具19に立てて並べ
るためのスペーサであり、チップ5のヘッド部分6を収
容するための溝を有している。図3(a),(b)に示
すように、スペーサ20の長さはチップ5の長さよりい
くらか短くしてあり、接続端子11がスペーサ20から
はみでるように配置する。21,22は蒸着体粒子の流
れを示し、(a),(b)に示すように左斜め方向から
と右斜め方向からの2回蒸着することにより、接続端子
11とチップ5の左側面、およびチップ5の右側面とボ
ンディングパッド(図示せず)の間に良好な電気的接続
を形成する。この例は斜め蒸着による方法を示している
が、スパッタリング,めっき,あるいはAgペースト塗
布でも形成することができる。
After separation into chips, an electric conductor is attached to the side surface of the chip. FIG. 3 shows an example of attaching the conductor by oblique vapor deposition. Reference numeral 5 is a separated device chip, and 20 is a spacer for standing and arranging the chips 5 on the jig 19, and has a groove for accommodating the head portion 6 of the chip 5. As shown in FIGS. 3A and 3B, the length of the spacer 20 is somewhat shorter than the length of the chip 5, and the connection terminal 11 is arranged so as to protrude from the spacer 20. Reference numerals 21 and 22 denote flows of vapor deposition particles. As shown in (a) and (b), the vapor deposition is performed twice from the diagonal left direction and the diagonal right direction, so that the connection terminal 11 and the left side surface of the chip 5, And forming a good electrical connection between the right side of the chip 5 and the bonding pad (not shown). Although this example shows a method by oblique vapor deposition, it can also be formed by sputtering, plating, or Ag paste coating.

【0010】チップ5の側面に電気導体を付着させた
後、その側面導体の分離を行うが、図4はその方法を示
したものである。(a)に示すように、側面導体23を
付着させたチップ5をチップ5のヘッド部分を収容する
溝をもつダイシング用スペーサ26を介して図のように
並べ、ダイシング用治具25に固定し、チップ5の側面
からダイシングブレード7で切り込みを入れる。スペー
サ26の長さはチップ5の長さより切り込み深さ以上に
短くしてある。(b)は上方より見た図であり、複数の
チップ5を平行度の良い治具のつきあて面30に垂直に
つきあてて配置するため、図2の(c)に示した裏面導
体の分離溝18の断面が直線状に並んで見える。このた
め、この直線に合わせてダイシングし、多数のチップの
切り込みを一括して行うことができる。27はダイシン
グ位置の一つを示している。
After the electric conductor is attached to the side surface of the chip 5, the side surface conductor is separated. FIG. 4 shows the method. As shown in (a), the chips 5 to which the side surface conductors 23 are attached are arranged as shown in the figure through a dicing spacer 26 having a groove for accommodating the head portion of the chip 5, and fixed to a dicing jig 25. Then, a cut is made from the side surface of the chip 5 with a dicing blade 7. The length of the spacer 26 is shorter than the length of the chip 5 by at least the cut depth. FIG. 2B is a view seen from above. Since the plurality of chips 5 are arranged by vertically arranging them on the contact surface 30 of the jig having good parallelism, the separation of the back surface conductors shown in FIG. The cross-sections of the grooves 18 can be seen in a straight line. Therefore, it is possible to perform dicing along this straight line and cut a large number of chips at once. 27 shows one of the dicing positions.

【0011】図5(a)は完成したチップ5の表面より
見た図であり、28は切り込みダイシングによって形成
した溝であり、側面付着導体23の幅以上に切り込むの
で、接続端子11間は電気的に分離されている。(b)
は完成したチップを裏面より見た図であり、側面付着導
体23の幅以上に切り込むので、ボンディングパッド2
9間は電気的に分離されている。6はヘッド部分であ
り、18は裏面導体分離溝である。
FIG. 5 (a) is a view seen from the surface of the completed chip 5, and 28 is a groove formed by cut dicing, which is cut to a width greater than the width of the side surface attached conductor 23. Are separated. (B)
Is a view of the completed chip as seen from the back surface, and the chip is cut into a width greater than the width of the side surface attached conductor 23.
9 are electrically separated. 6 is a head portion, and 18 is a back surface conductor separation groove.

【0012】[0012]

【発明の効果】以上詳細に説明したように、本発明方法
を用いれば、表面に形成した電気回路のボンディングパ
ッドを裏面に形成することが必要なデバイスにおいて、
従来のスルーホール法に比べより安価に形成することが
できる。
As described in detail above, according to the method of the present invention, in a device in which it is necessary to form the bonding pad of the electric circuit formed on the front surface on the back surface,
It can be formed at a lower cost than the conventional through-hole method.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明方法においてダイシングによる基準線の
作成過程を説明するための断面図(a)と平面図(b)
(c)(d)である。
FIG. 1 is a sectional view (a) and a plan view (b) for explaining a process of creating a reference line by dicing in the method of the present invention.
(C) and (d).

【図2】本発明方法において裏面導体の形成とチップ分
離を説明するための平面図である。
FIG. 2 is a plan view for explaining formation of a back surface conductor and chip separation in the method of the present invention.

【図3】本発明方法において側面導体付着を説明するた
めの断面図である。
FIG. 3 is a cross-sectional view for explaining adhesion of a side conductor in the method of the present invention.

【図4】本発明方法において側面導体分離を説明するた
めの側面図(a)と平面図(b)である。
FIG. 4 is a side view (a) and a plan view (b) for explaining side conductor separation in the method of the present invention.

【図5】本発明方法において側面導体分離を説明するた
めの正面図(a)と背面図(b)である。
FIG. 5 is a front view (a) and a rear view (b) for explaining side conductor separation in the method of the present invention.

【図6】従来の垂直形磁気記録ヘッドの1例を示す斜視
略図である。
FIG. 6 is a schematic perspective view showing an example of a conventional perpendicular magnetic recording head.

【図7】従来の水平形磁気記録ヘッドの1例を示す側面
図(a)及び斜視図(b)である。
FIG. 7 is a side view (a) and a perspective view (b) showing an example of a conventional horizontal magnetic recording head.

【符号の説明】[Explanation of symbols]

1 浮上型薄膜磁気ヘッド 2 磁気ドラム 3 スライダ 4 スライダ面 5 薄膜磁気ヘッドチップ(デバイス) 6 ヘッド面 7 ダイシングブレード 8 基板 9 治具 10 基板表面上のパターン 11 デバイスの接続端子 12 ダイシング基準線 13 ダイシング基準線 14 基板裏面 15 ダイシング位置 16 ダイシング位置(第1の平行線群) 17 ダイシング位置(第2の平行線群) 18 裏面導体分離溝 19 治具 20 蒸着スペーサ 21,22 蒸着粒子流 23 側面導体 24 裏面導体分離溝の断面 25 治具 26 ダイシング用スペーサ 27 ダイシング位置 28 切り込み溝 29 ボンディングパッド 30 治具つきあて面 31 摺動面 DESCRIPTION OF SYMBOLS 1 Flying type thin film magnetic head 2 Magnetic drum 3 Slider 4 Slider surface 5 Thin film magnetic head chip (device) 6 Head surface 7 Dicing blade 8 Substrate 9 Jig 10 Pattern on substrate surface 11 Device connection terminal 12 Dicing reference line 13 Dicing Reference line 14 Substrate back surface 15 Dicing position 16 Dicing position (first parallel line group) 17 Dicing position (second parallel line group) 18 Back surface conductor separation groove 19 Jig 20 Deposition spacer 21,22 Deposition particle flow 23 Side conductor 24 Cross Section of Back Surface Conductor Separation Groove 25 Jig 26 Dicing Spacer 27 Dicing Position 28 Cut Groove 29 Bonding Pad 30 Jig Attaching Surface 31 Sliding Surface

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板の表面に順次等間隔で配列された第
1の平行線群と該第一の平行線群に所定の角度で交さし
かつ順次等間隔で配列された第二の平行線群とにより区
切られた同一形状の多数のスペースに同一パターンの多
数の微細電気回路が形成された該基板の裏面に電気導体
膜を全面に付着させる第一の工程と、 該第一の平行線群の端の第一の平行線位置と前記第二の
平行線群の端の第二の平行線位置とをダイシングにより
切離す第二の工程と、 前記基板を、前記第一の平行線位置と前記第二の平行線
位置とをダイシングの基準線として前記多数の微細電気
回路を相互分離するように該基板の裏面からダイシング
により切離して多数の電気回路チップを形成する第三の
工程と、 該多数の電気回路チップのおのおのに対して該基板の表
面から裏面の前記導体膜まで必要な幅の電気導体膜を付
着させる第四の工程とを含む微細加工による電気回路用
ボンディングパッドの形成方法。
1. A first parallel line group sequentially arranged at equal intervals on a surface of a substrate and a second parallel line intersecting the first parallel line group at a predetermined angle and sequentially arranged at equal intervals. A first step of depositing an electric conductor film on the entire surface of the back surface of the substrate on which a large number of micro electric circuits of the same pattern are formed in a large number of spaces of the same shape divided by line groups; A second step of separating the first parallel line position of the end of the line group and the second parallel line position of the end of the second parallel line group by dicing, the substrate, the first parallel line A third step of forming a large number of electric circuit chips by dicing the back surface of the substrate by dicing so that the plurality of fine electric circuits are mutually separated by using the position and the second parallel line position as a reference line for dicing. , The surface of the substrate for each of the plurality of electrical circuit chips A fourth step of adhering an electric conductor film having a required width to the conductor film on the back surface from the fourth step.
【請求項2】 前記第三の工程には前記多数の微細電気
回路のおのおのに対して前記第一又は第二の平行線位置
を基準線として前記基板の裏面から前記導体膜にダイシ
ングにより分離溝を形成する工程を含み、 前記第四の工程には前記必要な幅の電気導体膜を前記分
離溝の位置で切り込みを与える工程を含むことを特徴と
する請求項1に記載の微細加工による電気回路用ボンデ
ィングパッドの形成方法。
2. In the third step, a separation groove is formed by dicing from the back surface of the substrate to the conductor film with the first or second parallel line position as a reference line for each of the plurality of fine electric circuits. 2. The microfabrication electricity according to claim 1, further comprising a step of forming an incision at the position of the separation groove in the electric conductor film having the required width in the fourth step. Method of forming bonding pad for circuit.
JP26331394A 1994-10-04 1994-10-04 Method for forming bonding pad for electric circuit by micro machining Pending JPH08106614A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26331394A JPH08106614A (en) 1994-10-04 1994-10-04 Method for forming bonding pad for electric circuit by micro machining

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26331394A JPH08106614A (en) 1994-10-04 1994-10-04 Method for forming bonding pad for electric circuit by micro machining

Publications (1)

Publication Number Publication Date
JPH08106614A true JPH08106614A (en) 1996-04-23

Family

ID=17387747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26331394A Pending JPH08106614A (en) 1994-10-04 1994-10-04 Method for forming bonding pad for electric circuit by micro machining

Country Status (1)

Country Link
JP (1) JPH08106614A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7203394B2 (en) 2003-07-15 2007-04-10 Rosemount Aerospace Inc. Micro mirror arrays and microstructures with solderable connection sites

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7203394B2 (en) 2003-07-15 2007-04-10 Rosemount Aerospace Inc. Micro mirror arrays and microstructures with solderable connection sites

Similar Documents

Publication Publication Date Title
KR100503977B1 (en) Flexible wiring board pieces and wiring sheets
US6623330B2 (en) Lapping sensor used in fabrication of magnetic head with magnetoresistive effect element and lapping control method using the sensor
JPH05205832A (en) Structure of flexible tape and formation process of flexible tape
US5555619A (en) Method of electrically connecting a transducer to a preamplifier
KR20030088496A (en) Method for manufacturing chip resistor
JPH03160768A (en) Manufacturing method of hybrid circuit device having the same electronic component array and circuit manufactured by method thereof
JPH08106614A (en) Method for forming bonding pad for electric circuit by micro machining
US4821403A (en) Method for making a flat magnetic structure for read/write magnetic heads
US6897083B2 (en) Micro-electromechanical actuator and methods of use and fabrication
US5771569A (en) Manufacturing method for magnetic head suspension
JP2526774B2 (en) Thin film magnetic head
JPS62175921A (en) Magnetic head
US4701767A (en) Magnetic recording head and method for manufacturing
JPH02244414A (en) Lead wire-connecting structure for thin-film magnetic head
JPH0417107A (en) Thin film magnetic head
JPS5931470B2 (en) Manufacturing method of electrostatic multi-needle recording head
KR19990073018A (en) Magnetically writing head
JPH04268204A (en) Production of magnetic head
JPH03295010A (en) Production of thin film magnetic head forming substrate and thin film magnetic head
JPH06150250A (en) Thin-film magnetic head and its manufacture
JPH056812A (en) Formation of terminal electrode
JPH10312510A (en) Thin film magnetic head
JPH0317808A (en) Thin-film magnetic head and production thereof
JPS6113412A (en) Thin-film magnetic head
JPH11316909A (en) Thin-film magnetic head and its manufacture