JPH08106274A - Method and device for cursor display - Google Patents

Method and device for cursor display

Info

Publication number
JPH08106274A
JPH08106274A JP6240920A JP24092094A JPH08106274A JP H08106274 A JPH08106274 A JP H08106274A JP 6240920 A JP6240920 A JP 6240920A JP 24092094 A JP24092094 A JP 24092094A JP H08106274 A JPH08106274 A JP H08106274A
Authority
JP
Japan
Prior art keywords
cursor
screen
predetermined
data
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6240920A
Other languages
Japanese (ja)
Inventor
Toshio Horioka
俊男 堀岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6240920A priority Critical patent/JPH08106274A/en
Publication of JPH08106274A publication Critical patent/JPH08106274A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE: To continuously move and to delete a cursor in accordance with the motion of the cursor even though the display starting position of the cursor is located in the negative portion of an x coordinate on a display. CONSTITUTION: Cursor data supplied through a data bus 1 are stored in a RAM 3. The data corresponding to the coordinates on the screen specified by a mouse not shown in the diagram are outputted to a cursor display position/shift number detection section 4 through the bus 1 and an MPU interface section 2. Based on the coordinates data, the section 4 computes a shift bit number and a jumping step number and supply them to an output format section 5. The section 5 shifts the cursor data outputted from the RAM 3 in parallel for the amount of the shift bit number, divides into plural steps, inputs in a 5 or a 4 bit unit and outputs the data after a prescribed step at a prescribed position on the screen with a 5, 4 or 1 bit unit.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えば、グラフィック
画面上の所定の位置に、所定の大きさのカーソルを表示
するカーソルジェネレータに用いて好適なカーソル表示
方法および装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cursor display method and apparatus suitable for use in, for example, a cursor generator for displaying a cursor of a predetermined size at a predetermined position on a graphic screen.

【0002】[0002]

【従来の技術】パソコン等におけるモニタの1ピクセル
当たりの表示周波数は、通常、400×400(ピクセ
ル)×60(フレーム/秒)、即ち、実効約15(MH
z)程度で十分であるため、1ピクセルだけ出力するこ
とも可能である。これに対し、ワークステーション等に
おける高解像度モニタの1ピクセル当たりの表示周波数
は、概ね1280×1024(ピクセル)×60(フレ
ーム/秒)、即ち、実効約80(MHz)程度が必要と
されるため、1ピクセルだけ出力する場合には、実用的
ではない。
2. Description of the Related Art The display frequency per pixel of a monitor such as a personal computer is usually 400.times.400 (pixels) .times.60 (frames / second), that is, about 15 (MH) effective.
Since z) is sufficient, it is possible to output only one pixel. On the other hand, the display frequency per pixel of a high-resolution monitor in a workstation or the like is required to be approximately 1280 × 1024 (pixels) × 60 (frames / second), that is, approximately 80 (MHz) effective. It is not practical when outputting only one pixel.

【0003】そのため、ワークステーション等における
高解像度モニタにおいては、4または5ピクセルを1ク
ロックで出力することにより、実効周波数を4倍または
5倍にしている。
Therefore, in a high resolution monitor such as a workstation, the effective frequency is increased by 4 times or 5 times by outputting 4 or 5 pixels in one clock.

【0004】従来のカーソルジェネレータにおいては、
上述した実効周波数を4倍または5倍にするために、所
定の形状をなしたカーソルに対応する例えば64×64
ビットのデータをRAMに記憶させ、それをカーソルの
表示位置に対応して、所定のビット数だけシフトさせ、
所定のタイミングで画面に出力するようにしている。
In the conventional cursor generator,
For example, 64 × 64 corresponding to a cursor having a predetermined shape in order to increase the effective frequency by a factor of 4 or 5
Store the bit data in RAM, shift it by a predetermined number of bits corresponding to the cursor display position,
The image is output on the screen at a predetermined timing.

【0005】図13は、グラフィック画面の一例を示す
図である。図13において、ブランキング領域Bは、デ
ィスプレイ領域Aを囲む、ディスプレイ領域の外側の所
定の領域として定義される。ディスプレイ領域Aに出力
されたデータは表示され、ブランキング領域Bに出力さ
れたデータは表示されない。
FIG. 13 is a diagram showing an example of a graphic screen. In FIG. 13, the blanking area B is defined as a predetermined area surrounding the display area A and outside the display area. The data output to the display area A is displayed, and the data output to the blanking area B is not displayed.

【0006】ディスプレイ領域Aの左側におけるブラン
キング領域Bの水平方向の幅は、水平バックポーチaと
定義され、上述したように、この部分に出力されたデー
タは表示されない。
The horizontal width of the blanking area B on the left side of the display area A is defined as the horizontal back porch a, and as described above, the data output to this portion is not displayed.

【0007】従って、所定の大きさのカーソルLが、図
13に示すようにディスプレイ領域Aとブランキング領
域Bに跨るように、かつカーソルLの左端がブランキン
グ領域B内にあるように出力された場合、カーソル表示
開始位置のx座標(水平方向の座標)は、正の値をと
り、正常に表示される。
Therefore, the cursor L having a predetermined size is output so as to extend over the display area A and the blanking area B as shown in FIG. 13 and so that the left end of the cursor L is within the blanking area B. In this case, the x-coordinate (horizontal coordinate) of the cursor display start position has a positive value and is normally displayed.

【0008】一方、カーソルの水平方向の大きさが、水
平バックポーチaより大きい所定の大きさを有するカー
ソルM1が、−x軸方向に平行移動した結果、その表示
開始位置がx座標の0より左の負領域に位置するように
なったとき、カーソルM1のx座標の負領域に位置する
部分のデータが、画面右側のカーソルM2で示される位
置に出力される。そして、その部分のデータが多くなる
と、対応するカーソルの一部がディスプレイ領域Aに表
示されるようになる。
On the other hand, as a result of the cursor M 1 having a predetermined size larger than the horizontal back porch a in the horizontal direction of the cursor translated in the -x-axis direction, its display start position is 0 in the x-coordinate. When it comes to be located in the negative area on the left side, the data of the portion located in the negative area of the x coordinate of the cursor M 1 is output to the position indicated by the cursor M 2 on the right side of the screen. Then, when the amount of data in that portion increases, a part of the corresponding cursor is displayed in the display area A.

【0009】これは、例えば、画面のx座標が12ビッ
トで表現され、即ち0からFFFまでの数値で表され、
x座標FFFが画面上の右端に対応するような場合、x
座標の−1は、0から1を減算した結果としてのFFF
となることによる。
This is because, for example, the x coordinate of the screen is represented by 12 bits, that is, it is represented by a numerical value from 0 to FFF.
If the x-coordinate FFF corresponds to the right edge on the screen, x
Coordinate -1 is the FFF as the result of subtracting 1 from 0
It depends on.

【0010】一方、カーソルM1のx座標の0より大き
い位置にある部分はその瞬間に画面から消滅する。これ
は、水平同期信号の立ち下がりから立ち上がりにかけて
の部分では、水平帰線消去期間にあたるため、カーソル
データ表示開始位置を検出することができず、カーソル
データが画面に表示されないためである。
On the other hand, the portion of the x-coordinate of the cursor M 1 which is greater than 0 disappears from the screen at that moment. This is because the portion from the falling edge to the rising edge of the horizontal synchronizing signal is in the horizontal blanking period, so that the cursor data display start position cannot be detected and the cursor data is not displayed on the screen.

【0011】[0011]

【発明が解決しようとする課題】このように、従来のカ
ーソルジェネレータにおいては、カーソルの表示開始位
置がブランキング領域Bの左側に位置すると、カーソル
の表示開始位置のx座標値はマイナス値を取ることにな
り、カーソルは画面上の他の位置に不連続的に移動して
しまう課題があった。
As described above, in the conventional cursor generator, when the display start position of the cursor is located on the left side of the blanking area B, the x coordinate value of the display start position of the cursor takes a negative value. The problem is that the cursor moves discontinuously to other positions on the screen.

【0012】本発明はこのような状況に鑑みてなされた
ものであり、カーソルの表示開始位置が、ブランキング
領域Bの左側に連続的に移動するのに伴って、カーソル
がディスプレイ領域Aから連続的に消滅することができ
るようにするものである。
The present invention has been made in view of such a situation. As the display start position of the cursor continuously moves to the left side of the blanking area B, the cursor continues from the display area A. It is intended to be able to disappear.

【0013】[0013]

【課題を解決するための手段】請求項1に記載のカーソ
ル表示方法は、画面上に表示される所定の大きさを有す
るカーソルに対応するカーソルデータを記憶し、このカ
ーソルデータのうち、カーソルの所定の横1ラインに対
応するデータが、カーソルの画面上における表示開始位
置に対応して、所定のビット数だけシフトされながら、
所定の入力ビット数単位で1ステップずつ複数のステッ
プに分けて並列に入力、記憶され、カーソルの画面上に
おける表示開始位置に対応して、複数のステップのう
ち、所定のステップ以降に入力されたデータが、所定の
出力ビット数単位で、画面上の所定の位置に出力される
ことを特徴とする。
According to a first aspect of the present invention, there is provided a cursor display method, wherein cursor data corresponding to a cursor having a predetermined size displayed on a screen is stored, and the cursor data of the cursor data is stored. While the data corresponding to a predetermined horizontal 1 line is shifted by a predetermined number of bits corresponding to the display start position of the cursor on the screen,
It is input and stored in parallel by dividing it into a plurality of steps in units of a predetermined number of input bits, and is input after a predetermined step among the plurality of steps corresponding to the display start position of the cursor on the screen. The data is output to a predetermined position on the screen in units of a predetermined output bit number.

【0014】請求項2に記載のカーソル表示方法は、カ
ーソルの画面上での表示開始位置が、画面の領域内であ
る場合、データはすべて画面上に出力され、カーソルの
画面上での表示開始位置が、画面の領域外である場合、
所定の入力ビット数単位で所定のステップ以降に入力さ
れたデータだけが、画面上の所定の位置に所定の出力ビ
ット数単位で出力されるようにすることができる。
In the cursor display method according to the second aspect, when the display start position of the cursor on the screen is within the area of the screen, all the data is output on the screen and the display start of the cursor on the screen is started. If the position is outside the screen area,
Only the data input after the predetermined step in the predetermined input bit number unit can be output to the predetermined position on the screen in the predetermined output bit number unit.

【0015】請求項3に記載のカーソル表示装置は、画
面上に表示される所定の大きさを有するカーソルに対応
するカーソルデータを記憶する記憶手段(例えば図1の
RAM3)と、このカーソルデータのうち、カーソルの
所定の横1ラインに対応するデータを、カーソルの画面
上における表示開始位置に対応して、所定のビット数だ
けシフトしながら、所定の入力ビット数単位で1ステッ
プずつ複数のステップに分けて並列に入力し、記憶する
並列入力記憶手段(例えば図3のパラレルイン−シリア
ルアウト型シフトレジスタ11)と、カーソルの画面上
における表示開始位置に対応して、複数のステップのう
ち、所定のステップ以降に入力されたデータを、所定の
出力ビット数単位で、画面上の所定の位置に出力する出
力手段(例えば図9のマルチプレクサ22a乃至22
e)とを備えることを特徴とする。
According to a third aspect of the present invention, there is provided a cursor display device, which stores a cursor data corresponding to a cursor having a predetermined size which is displayed on the screen (for example, the RAM 3 in FIG. 1) and the cursor data. Among them, while shifting the data corresponding to a predetermined horizontal 1 line of the cursor by a predetermined number of bits corresponding to the display start position of the cursor on the screen, a plurality of steps are provided in units of a predetermined number of input bits. Of the plurality of steps corresponding to the parallel input storage means (for example, the parallel-in-serial-out type shift register 11 in FIG. 3) for inputting and storing in parallel to each other and the display start position of the cursor on the screen. Output means for outputting data input after a predetermined step to a predetermined position on the screen in a predetermined output bit number unit (for example, in FIG. Multiplexers 22a-22
e) is provided.

【0016】請求項4に記載のカーソル表示装置は、出
力手段により、カーソルの画面上での表示開始位置が、
画面の領域内である場合、データがすべて画面上に所定
の出力ビット数単位で出力され、カーソルの画面上での
表示開始位置が、画面の領域外である場合、所定の入力
ビット数単位で所定のステップ以降に入力されたデータ
だけが、画面上に所定の出力ビット数単位で出力される
ようにすることができる。
According to another aspect of the cursor display device of the present invention, the display start position of the cursor on the screen is changed by the output means.
If it is within the area of the screen, all data is output on the screen in units of the specified number of output bits, and if the display start position of the cursor on the screen is outside the area of the screen, in units of the specified number of input bits. Only the data input after the predetermined step can be output on the screen in units of a predetermined output bit number.

【0017】[0017]

【作用】請求項1または請求項3に記載のカーソル表示
方法または装置においては、画面上に表示される所定の
大きさを有するカーソルに対応するカーソルデータを記
憶し、このカーソルデータのうち、カーソルの所定の横
1ラインに対応するデータが、カーソルの画面上におけ
る表示開始位置に対応して、所定のビット数だけシフト
されながら、所定の入力ビット数単位で1ステップずつ
複数ステップに分けて並列に入力、記憶される。さら
に、カーソルの画面上における表示開始位置に対応し
て、複数のステップのうち、所定のステップ以降に入力
されたデータだけが、所定の出力ビット数単位で、画面
上に出力される。従って、カーソルの所定の部分に対応
するカーソルデータだけを出力することができる。
In the cursor display method or apparatus according to claim 1 or 3, cursor data corresponding to a cursor having a predetermined size displayed on the screen is stored, and the cursor data among the cursor data is stored. The data corresponding to a predetermined horizontal 1 line of is shifted by a predetermined number of bits corresponding to the display start position of the cursor on the screen, and is divided into a plurality of steps in units of a predetermined number of input bits in parallel. Is input and stored in. Further, only the data input after the predetermined step among the plurality of steps corresponding to the display start position of the cursor on the screen is output on the screen in a predetermined output bit number unit. Therefore, only the cursor data corresponding to the predetermined portion of the cursor can be output.

【0018】請求項2または請求項4に記載のカーソル
表示方法または装置においては、カーソルの画面上での
表示開始位置が、画面の領域内である場合、データはす
べて画面上に出力され、カーソルの画面上での表示開始
位置が、画面の領域外である場合、画面の領域内に位置
する部分だけが画面に表示される。従って、カーソルの
表示開始位置が、画面の領域外の負のx座標に位置する
場合でも、画面の領域内に位置する部分は表示される。
In the cursor display method or apparatus according to claim 2 or 4, when the display start position of the cursor on the screen is within the area of the screen, all the data is output on the screen and the cursor is displayed. If the display start position on the screen is outside the screen area, only the portion located within the screen area is displayed on the screen. Therefore, even when the display start position of the cursor is located at the negative x coordinate outside the screen area, the portion located within the screen area is displayed.

【0019】[0019]

【実施例】図1は、本発明のカーソル表示方法および装
置を応用したカーソルジェネレータの一実施例の構成を
示すブロック図である。MPU(マイクロプロセッサユ
ニット)インタフェース部2は、データバス1を介し
て、図示せぬホストコンピュータ、および比較的動作の
遅いメモリであるRAM3に接続されている。
1 is a block diagram showing the configuration of an embodiment of a cursor generator to which the cursor display method and apparatus of the present invention are applied. The MPU (microprocessor unit) interface unit 2 is connected via a data bus 1 to a host computer (not shown) and a RAM 3 which is a memory that operates relatively slowly.

【0020】また、MPUインタフェースユニット2
は、例えばホストコンピュータに接続された図示せぬマ
ウス等のポインティングデバイスにより指定された図示
せぬCRT画面上の所定のポイントに対応する座標デー
タが、データバス1を介して供給されると、それを内蔵
するレジスタにセットし、出力するようになされてい
る。
Further, the MPU interface unit 2
When coordinate data corresponding to a predetermined point on a CRT screen (not shown) designated by a pointing device such as a mouse (not shown) connected to a host computer is supplied via the data bus 1, Is set to the internal register and output.

【0021】RAM3は、ホストコンピュータよりデー
タバス1を介して供給される、所定の形状をなしたカー
ソルに対応する例えば64×64ピクセル分の大きさの
カーソルデータを記憶し、所定のタイミングで出力する
ようになされている。また、RAM3は、後述するカー
ソル表示位置/シフト数検出部4より供給されるRAM
出力クロック信号に同期して、所定のカーソルデータを
出力フォーマット部5に供給するようになされている。
The RAM 3 stores cursor data, which is supplied from the host computer through the data bus 1 and has a size of, for example, 64.times.64 pixels corresponding to a cursor having a predetermined shape, and outputs it at a predetermined timing. It is designed to do. Further, the RAM 3 is a RAM supplied from a cursor display position / shift number detection unit 4 described later.
Predetermined cursor data is supplied to the output format section 5 in synchronization with the output clock signal.

【0022】カーソル表示位置/シフト数検出部4は、
図9において後述するx座標デコーダ21等からなり、
クロック信号(ck)、水平同期信号(hsync)、
垂直同期信号(vsync)、およびMPUインタフェ
ース部2より供給される座標データに基づいて、カーソ
ル表示位置を検出し、RAM3に所定のRAM出力クロ
ック信号を供給するとともに、カーソルをその位置に表
示するために、RAM3から後述する出力フォーマット
部5に供給されるカーソルデータをシフトさせる際のシ
フト数を表すシフトビット情報を座標データより求め、
出力フォーマット部5に供給するようになされている。
The cursor display position / shift number detector 4
In FIG. 9, an x-coordinate decoder 21 and the like described later are provided,
Clock signal (ck), horizontal synchronization signal (hsync),
To detect the cursor display position based on the vertical synchronization signal (vsync) and the coordinate data supplied from the MPU interface unit 2, supply a predetermined RAM output clock signal to the RAM 3 and display the cursor at that position. In addition, shift bit information indicating the number of shifts when shifting cursor data supplied from the RAM 3 to the output format unit 5 described later is obtained from the coordinate data,
It is adapted to be supplied to the output format section 5.

【0023】出力フォーマット部5は、図3において後
述するパラレルイン−シリアルアウト型シフトレジスタ
11等により構成され、カーソル表示位置/シフト数検
出部4より供給されるシフトビット情報に基づいて、R
AM3よりパラレルに供給されるカーソルデータを、所
定のビット数分だけシフトしながらパラレルに入力し、
入力ビット数単位で複数ステップに分けて、所定のステ
ップ以降に入力されたデータを、所定の出力ビット数単
位で出力するようになされている。
The output format section 5 is composed of a parallel-in / serial-out type shift register 11 which will be described later with reference to FIG. 3, and based on the shift bit information supplied from the cursor display position / shift number detecting section 4, R
Cursor data supplied in parallel from AM3 is input in parallel while shifting by a predetermined number of bits.
The data input after the predetermined step is divided into a plurality of steps in units of the number of input bits, and is output in units of the predetermined number of output bits.

【0024】次にその動作を説明する。最初に、データ
バス1を介して、ホストコンピュータより、RAM3に
所定のカーソルに対応するカーソルデータが転送され、
このデータがRAM3により記憶される。
Next, the operation will be described. First, the cursor data corresponding to a predetermined cursor is transferred from the host computer to the RAM 3 via the data bus 1.
This data is stored in the RAM 3.

【0025】次に、ホストコンピュータに接続されたマ
ウス等のポインティングデバイスにより指定された例え
ばCRT上の所定の座標位置に対応するデータが、デー
タバス1を介して、MPUインタフェース部2に供給さ
れる。
Next, data corresponding to a predetermined coordinate position on, for example, a CRT designated by a pointing device such as a mouse connected to the host computer is supplied to the MPU interface unit 2 via the data bus 1. .

【0026】MPUインタフェース部2は、データバス
1を介してホストコンピュータより供給されたCRTの
画面上の所定の座標位置に対応するデータをレジスタに
書き込んだ後、カーソル表示位置/シフト数検出部4に
供給する。
The MPU interface unit 2 writes the data corresponding to the predetermined coordinate position on the screen of the CRT supplied from the host computer via the data bus 1 into the register, and then the cursor display position / shift number detection unit 4 Supply to.

【0027】カーソル表示位置/シフト数検出部4は、
クロック信号(ck)をカウントすることにより、画面
上の対応するx座標を検出し、水平同期信号(hsyn
c)をカウントすることにより、画面上の対応するy座
標を検出する。検出されたx,y座標は、MPUインタ
フェース部2より供給された座標データと比較され、こ
れらが互いに一致したとき、所定のRAM出力クロック
信号を発生し、RAM3に供給する。
The cursor display position / shift number detector 4
The corresponding x coordinate on the screen is detected by counting the clock signal (ck), and the horizontal synchronization signal (hsyn) is detected.
The corresponding y coordinate on the screen is detected by counting c). The detected x and y coordinates are compared with the coordinate data supplied from the MPU interface unit 2, and when they match each other, a predetermined RAM output clock signal is generated and supplied to the RAM 3.

【0028】RAM3は、カーソル表示位置/シフト数
検出部4より、RAM出力クロック信号が供給される
と、そこに記憶されたカーソルデータの所定の横1ライ
ン分に対応するデータ(64ビット)を、例えば4ビッ
トまたは5ビットずつパラレルに、出力フォーマット部
5に供給する。
When the RAM output clock signal is supplied from the cursor display position / shift number detection unit 4, the RAM 3 stores data (64 bits) corresponding to a predetermined horizontal line of the cursor data stored therein. , 4 bits or 5 bits are supplied in parallel to the output format section 5.

【0029】ここで、画面上の任意の位置(ただし、x
座標は正とする)に、所定のピクセル(画素)データ
を、例えば2nで表すことができない5ピクセル分ずつ
出力するような場合に必要とされるシフトの概念につい
て説明する。
Here, an arbitrary position on the screen (however, x
The coordinates will be described as positive), and the concept of the shift necessary when outputting predetermined pixel data for each 5 pixels that cannot be represented by 2 n will be described.

【0030】図2(a)は、画面上の所定のx座標に出
力されるピクセルデータとクロック信号とのタイミング
の関係を表している。この場合、1クロックあたり5ピ
クセル分のデータが出力される。例えば、図2(b)に
示すようなピクセルデータを図2(a)に示したピクセ
ルデータの左から3ピクセル目の位置を表示開始位置と
して、画面上に出力する場合、クロック信号は変えるこ
とができないので、図2(b)に示すように、図2
(a)に示したピクセルデータを右方向に2ビット分だ
けシフトした後、図2(c)に示すように、クロック信
号に同期して、5ピクセルずつ画面に出力させる。な
お、図中、黒い部分は、空の出力を示している。
FIG. 2A shows a timing relationship between pixel data and a clock signal output at a predetermined x coordinate on the screen. In this case, data for 5 pixels is output per clock. For example, when the pixel data shown in FIG. 2B is output on the screen with the position of the third pixel from the left of the pixel data shown in FIG. 2A as the display start position, the clock signal must be changed. Therefore, as shown in FIG.
After shifting the pixel data shown in (a) by 2 bits to the right, as shown in FIG. 2 (c), the pixel data is output to the screen in units of 5 pixels in synchronization with the clock signal. In addition, in the figure, the black portion indicates an empty output.

【0031】このように、ピクセルデータを所定のビッ
ト数だけシフトさせることにより、1クロックで複数ピ
クセルを同時に画面に出力させる方法においても、所定
のピクセルデータを画面上の任意の位置に出力すること
が可能となる。
Thus, even in the method of simultaneously outputting a plurality of pixels to the screen in one clock by shifting the pixel data by a predetermined number of bits, the predetermined pixel data can be output to an arbitrary position on the screen. Is possible.

【0032】図3(a)乃至(e)は、それぞれ図1の
出力フォーマット部5を構成するパラレルイン−シリア
ルアウト型シフトレジスタの一実施例の構成を示してい
る。このように、パラレルイン−シリアルアウト型シフ
トレジスタ11は、5本のシフトレジスタ11a乃至1
1eにより構成され、シフトレジスタ11a乃至11c
は17ビット、シフトレジスタ11dは16ビット、シ
フトレジスタ11eは13ビットのピクセルデータを記
憶することができるようになされている。
FIGS. 3 (a) to 3 (e) respectively show the construction of one embodiment of the parallel-in / serial-out type shift register which constitutes the output format section 5 of FIG. As described above, the parallel-in / serial-out type shift register 11 includes five shift registers 11a to 1a.
1e, and shift registers 11a to 11c
17 bits, the shift register 11d can store 16 bits, and the shift register 11e can store 13 bits of pixel data.

【0033】後述するように、出力フォーマット部5よ
り、1クロックあたり4ピクセル出力する場合、レジス
タ11a乃至11dの4本のレジスタに64ピクセル分
のデータを記憶させる必要がある。さらに3ビットシフ
トするときを考慮すると、シフトレジスタ11a乃至1
1cは17ビット必要とされ、シフトレジスタ11dは
16ビット必要とされる。
As will be described later, when the output format section 5 outputs 4 pixels per clock, it is necessary to store data for 64 pixels in four registers 11a to 11d. Considering the case of further shifting by 3 bits, the shift registers 11 a to 1
1c requires 17 bits and shift register 11d requires 16 bits.

【0034】また、出力フォーマット部5より、1クロ
ックあたり5ピクセルずつ出力する場合、シフトレジス
タ11eは13ビット必要とされる。
When the output format section 5 outputs 5 pixels per clock, 13 bits are required for the shift register 11e.

【0035】従って、シフトレジスタ11は、合計80
(=17×3+16+13)ビット分のシフトレジスタ
で構成される。これにより、1クロックあたり4ピクセ
ル、または5ピクセルずつ出力する場合でも、64ビッ
ト分のピクセルデータを記憶することができる。
Therefore, the shift register 11 has a total of 80
The shift register is composed of (= 17 × 3 + 16 + 13) bits. As a result, 64-bit pixel data can be stored even when outputting 4 or 5 pixels per clock.

【0036】出力フォーマット部5には、カーソル表示
位置/シフト数検出部4より供給されるシフトビット情
報に基づいて、RAM3より、図4で示される横1ライ
ン分の64ビットのカーソルデータ(ピクセルデータ)
が、5または4ビットずつパラレルに供給され、図2を
参照して説明したように、所定のビット数だけ(表示位
置に対応する分だけ)シフトされた後、シフトレジスタ
11a乃至11eの対応するものにそれぞれ入力され
る。
In the output format section 5, based on the shift bit information supplied from the cursor display position / shift number detection section 4, 64-bit cursor data (pixels) for one horizontal line shown in FIG. data)
Are supplied in parallel by 5 or 4 bits, and after being shifted by a predetermined number of bits (corresponding to the display position) as described with reference to FIG. 2, the corresponding ones of the shift registers 11a to 11e. Input to each thing.

【0037】図4に示すように、説明の便宜上、RAM
3の所定の横1ライン分の64ビットのピクセルデータ
に、それぞれ0乃至63の識別番号を付してある。
As shown in FIG. 4, for convenience of explanation, RAM
Identification numbers of 0 to 63 are added to the 64-bit pixel data for one predetermined horizontal line of No. 3, respectively.

【0038】次に、図3(a)乃至(e)を参照して、
出力フォーマット部5より出力されるピクセル数が1ク
ロックあたり5ピクセルの場合における、RAM3より
供給されるピクセルデータが、パラレルイン−シリアル
アウト型シフトレジスタ11に格納される際の格納方法
について説明する。
Next, referring to FIGS. 3 (a) to 3 (e),
A storage method when the pixel data supplied from the RAM 3 is stored in the parallel-in / serial-out type shift register 11 when the number of pixels output from the output format section 5 is 5 per clock will be described.

【0039】図3(a)は、RAM3より供給されるカ
ーソルデータが、そのままシフトレジスタ11a乃至1
1eに供給された場合(図2におけるシフトビット数が
0の場合)のピクセルデータの配置が示され、同様に、
図3(b)はシフトビット数が1、図3(c)はシフト
ビット数が2、図3(d)はシフトビット数が3、そし
て図3(e)はシフトビット数が4の場合のピクセルデ
ータの配置が、それぞれ示されている。
In FIG. 3A, the cursor data supplied from the RAM 3 is the same as the shift registers 11a to 1a.
The arrangement of pixel data when supplied to 1e (when the number of shift bits in FIG. 2 is 0) is shown, and similarly,
3B shows a case where the number of shift bits is 1, FIG. 3C shows a case where the number of shift bits is 2, FIG. 3D shows a case where the number of shift bits is 3, and FIG. 3E shows a case where the number of shift bits is 4. The arrangement of the pixel data of is shown respectively.

【0040】上述したシフトビット数は、ピクセルデー
タの画面上における表示位置によって所定の方法により
決定される。例えば、ピクセルデータの表示開始位置
が、正のx座標位置である場合、それを5で割った余り
に相当する分だけシフトさせ、所定のX座標位置(5の
倍数で表されるx座標位置)から、1クロックあたり5
ピクセルずつ出力させる。このようにすることで、所定
のピクセルデータを所定のx座標位置に出力することが
できる。
The number of shift bits described above is determined by a predetermined method depending on the display position of the pixel data on the screen. For example, when the display start position of the pixel data is a positive x-coordinate position, it is shifted by an amount corresponding to the remainder divided by 5, and a predetermined X-coordinate position (x-coordinate position represented by a multiple of 5) From 5 per clock
Output pixel by pixel. By doing so, predetermined pixel data can be output to a predetermined x coordinate position.

【0041】図5(a)乃至(d)は、出力フォーマッ
ト部5より出力されるピクセル数が1クロックあたり4
ピクセルの場合における、RAM3より供給されるピク
セルデータが、パラレルイン−シリアルアウト型シフト
レジスタ11に格納される際の格納方法を説明するため
の図である。この場合、シフトレジスタ11eは使用さ
れない。
5A to 5D, the number of pixels output from the output format section 5 is 4 per clock.
FIG. 6 is a diagram for explaining a storage method when pixel data supplied from a RAM 3 in the case of pixels is stored in a parallel-in / serial-out type shift register 11. In this case, the shift register 11e is not used.

【0042】図5(a)においては、RAM3より供給
されるピクセルデータが、そのままシフトレジスタ11
a乃至11eに供給された場合(シフトビット数が0の
場合)のピクセルデータの配置が示され、同様に、図5
(b)においてはシフトビット数が1、図5(c)にお
いてはシフトビット数が2、そして図5(d)において
はシフトビット数が3の場合のピクセルデータの配置
が、それぞれ示されている。
In FIG. 5A, the pixel data supplied from the RAM 3 is the same as that of the shift register 11.
The arrangement of the pixel data when supplied to a to 11e (when the number of shift bits is 0) is shown, and similarly, FIG.
The arrangement of pixel data when the number of shift bits is 1 in FIG. 5B, the number of shift bits is 2 in FIG. 5C, and the number of shift bits is 3 is shown in FIG. 5D. There is.

【0043】1クロックあたり5ピクセル出力する場合
と同様に、上述したシフトビット数は、ピクセルデータ
の画面上における表示位置によって所定の方法により決
定される。例えば、ピクセルデータの表示開始位置が、
正のx座標位置である場合、それを4で割った余りに相
当する分だけシフトさせ、所定のx座標位置(4の倍数
で表されるx座標位置)から、1クロックあたり4ピク
セルずつ出力させる。このようにすることで、所定のピ
クセルデータを所定のx座標位置に出力することができ
る。
Similar to the case of outputting 5 pixels per clock, the above-mentioned shift bit number is determined by a predetermined method depending on the display position of the pixel data on the screen. For example, the display start position of pixel data is
If it is a positive x-coordinate position, it is shifted by an amount corresponding to the remainder divided by 4, and 4 pixels are output per clock from a predetermined x-coordinate position (x-coordinate position represented by a multiple of 4). . By doing so, predetermined pixel data can be output to a predetermined x coordinate position.

【0044】また、出力フォーマット部5より、1クロ
ックあたり1ピクセルずつ所定のピクセルデータが出力
される場合、1クロックあたり4ピクセルずつ出力され
る場合と同様に、図5に示したシフトレジスタ11a乃
至11dに所定のピクセルデータがセットされる。そし
て、例えば2ビットカウンタにより、シフトレジスタ1
1a乃至11dがこの順で1本ずつ有効にされ、有効に
されたシフトレジスタより順にピクセルデータが出力さ
れる。
Further, when the output format section 5 outputs predetermined pixel data one pixel per clock, as in the case where four pixel data is output per clock, the shift registers 11a to 11a shown in FIG. Predetermined pixel data is set in 11d. Then, for example, by using a 2-bit counter, the shift register 1
1a to 11d are validated one by one in this order, and pixel data are sequentially output from the validated shift register.

【0045】次に、図6に示すように、画面上の負のx
座標位置にカーソルNを出力させた場合、カーソルNの
負のx座標に位置する部分は表示されず、正のx座標に
位置する部分だけが表示されるようにする方法について
説明する。
Next, as shown in FIG. 6, a negative x on the screen is displayed.
A method will be described in which, when the cursor N is output at the coordinate position, the portion of the cursor N located at the negative x coordinate is not displayed and only the portion of the cursor N located at the positive x coordinate is displayed.

【0046】最初に、1クロックあたりの出力ピクセル
数が5ピクセルの場合について説明する。カーソルNが
64×64ピクセルからなるものとし、64ピクセルか
らなる所定の横1ラインに注目する。この横1ライン分
のピクセルデータは、所定のビット数だけシフトされ、
図3(a)乃至(e)のいずれかに示されるような状態
でシフトレジスタ11a乃至11eにセットされる。
First, a case where the number of output pixels per clock is 5 will be described. It is assumed that the cursor N is composed of 64 × 64 pixels, and attention is paid to one predetermined horizontal line composed of 64 pixels. The pixel data for one horizontal line is shifted by a predetermined number of bits,
It is set in the shift registers 11a to 11e in the state as shown in any of FIGS.

【0047】また、カーソルNの負のx座標に位置する
部分は、画面に表示する必要がないので、シフトレジス
タ11a乃至11eにそれぞれセットされているピクセ
ルデータを、所定のピクセル数だけ飛び越して、画面に
出力させるようにする必要がある。
Since the portion of the cursor N located at the negative x coordinate does not have to be displayed on the screen, the pixel data set in the shift registers 11a to 11e are skipped by a predetermined number of pixels, You need to make it output to the screen.

【0048】この場合のシフトビット数と、飛び越しの
ステップ数との関係は、図7に示すように表される。こ
の図7において、−1乃至−64は、カーソルの表示開
始x座標を表し、それに対応して、シフト数S0(シフ
ト数0)乃至S4(シフト数4)が決定される。同様
に、カーソルの表示開始x座標に対応して、ピクセルデ
ータの飛び越しステップ数sti(ステップ数i)が決
定される。
The relationship between the number of shift bits and the number of interlaced steps in this case is expressed as shown in FIG. In FIG. 7, -1 to -64 represent the display start x-coordinate of the cursor, and the shift numbers S0 (shift number 0) to S4 (shift number 4) are determined correspondingly. Similarly, the interlaced step number sti (step number i) of the pixel data is determined corresponding to the display start x coordinate of the cursor.

【0049】例えば、図6において、カーソルNの表示
開始位置Pのx座標が−1であるとすると、図7より、
飛び越しステップ数は1となり、シフトビット数はS
4、即ち4ビットとなる。従って、図3(e)に示すよ
うな状態で、ピクセルデータがシフトレジスタ11a乃
至11eにセットされることになる。
For example, assuming that the x coordinate of the display start position P of the cursor N is -1 in FIG. 6, from FIG.
The number of interlaced steps is 1, and the number of shift bits is S
4, that is, 4 bits. Therefore, the pixel data is set in the shift registers 11a to 11e in the state shown in FIG.

【0050】そして、飛び越しステップ数は1であるか
ら、図3(e)において、ピクセルデータ0は出力され
ず、ピクセルデータ1以降のピクセルデータが1クロッ
クあたり5ピクセルずつ、x座標0の位置から出力され
る。
Since the number of interlaced steps is 1, pixel data 0 is not output in FIG. 3 (e), and pixel data after pixel data 1 is 5 pixels per clock from the position of x coordinate 0. Is output.

【0051】このように、カーソルの表示開始位置が負
のx座標となる場合であっても、従来のように、突然画
面から消滅することなく、ディスプレイ領域Aにかかる
部分は表示されるようにすることができる。
As described above, even when the display start position of the cursor is a negative x coordinate, the portion corresponding to the display area A is displayed without suddenly disappearing from the screen as in the conventional case. can do.

【0052】上述したように1クロックあたり2nで表
されない数としての5ピクセルずつ出力させる場合とは
異なり、1クロックあたり2nで表される数としての4
または1ピクセルずつ出力させる場合には、図8に示す
ように、所定の演算を施すことにより、カーソルの表示
開始x座標が負の場合のシフトビット数と飛び越しステ
ップ数とを簡単に求めることができる。
[0052] Unlike the case of output five pixels as a number that is not represented by 2 n per clock as described above, 4 as the number represented by 2 n per clock
Alternatively, when outputting one pixel at a time, it is possible to easily obtain the shift bit number and the interlacing step number when the display start x coordinate of the cursor is negative as shown in FIG. it can.

【0053】画面のx座標を例えばカーソルの大きさ
(縦横それぞれ64ピクセル)に対応して6ビットで表
すものとする。図6に示すカーソルNの表示開始位置P
のx座標が−1である場合、まず、−1の1の補数を演
算する。−1は2進数で表すと111111となるか
ら、−1の1の補数は、000000で表される。これ
を上位4ビット、下位2ビットに分割し、上位4ビット
で表される値に1を加算したものが飛び越しステップ数
に対応し、下位2ビットで表される値がシフトビット数
に対応する。
The x coordinate of the screen is represented by 6 bits in correspondence with the size of the cursor (64 pixels in each of the vertical and horizontal directions). Display start position P of the cursor N shown in FIG.
If the x coordinate of -1 is -1, first, the 1's complement of -1 is calculated. Since -1 is represented by a binary number 111111, the one's complement of -1 is represented by 000000. This is divided into upper 4 bits and lower 2 bits, and the value obtained by adding 1 to the value represented by the upper 4 bits corresponds to the number of interlaced steps, and the value represented by the lower 2 bits corresponds to the number of shift bits. .

【0054】シフトビット数は、下位2ビットが00の
場合3ビット、下位2ビットが01の場合2ビット、下
位2ビットが10の場合1ビット、そして下位2ビット
が11の場合0ビットに対応する。
The number of shift bits corresponds to 3 bits when the lower 2 bits are 00, 2 bits when the lower 2 bits are 01, 1 bit when the lower 2 bits is 10, and 0 bit when the lower 2 bits are 11. To do.

【0055】この場合、−1の1の補数(00000
0)の下位2ビットは00であるから、3ビットだけシ
フトされる。また、上位4ビットは0000(=0)で
あるから、それに1だけ加算して得られる1が飛び越し
ステップ数となる。
In this case, the one's complement of -1 (00000
Since the lower 2 bits of 0) are 00, they are shifted by 3 bits. Further, since the upper 4 bits are 0000 (= 0), 1 obtained by adding 1 thereto is the number of interlaced steps.

【0056】従って、図5(d)に示すような状態でピ
クセルデータがシフトレジスタ11a乃至11dにセッ
トされ、これらのピクセルデータのうち、ピクセルデー
タ0が出力されず、即ち1ステップ分だけ飛び越され、
ピクセルデータ1以降のピクセルデータが出力される。
Therefore, the pixel data is set in the shift registers 11a to 11d in the state as shown in FIG. 5 (d), and the pixel data 0 out of these pixel data is not output, that is, one step is skipped. Is
Pixel data after pixel data 1 is output.

【0057】このようにすることにより、カーソルがx
座標の負の領域に移動したような場合でも、従来のよう
にカーソルが画面から突然消滅することなく、連続的に
ディスプレイ画面Aから消滅するようにすることができ
る。
By doing so, the cursor is moved to x
Even when the cursor moves to the negative area of the coordinates, the cursor does not suddenly disappear from the screen as in the conventional case, but can disappear continuously from the display screen A.

【0058】図9は、図1の出力フォーマット部5の詳
細な構成とその出力動作を説明するための図である。出
力フォーマット部5を構成するパラレルイン−シリアル
アウト型シフトレジスタ11の各シフトレジスタ11a
乃至11eには、マルチプレクサ22a乃至22eがそ
れぞれ対応して設けられている。また、後述するよう
に、x座標デコーダ21より、飛び越しステップ数がマ
ルチプレクサ22a乃至22eに供給されるようになさ
れている。
FIG. 9 is a diagram for explaining the detailed structure of the output format section 5 of FIG. 1 and its output operation. Each shift register 11a of the parallel-in-serial-out type shift register 11 that constitutes the output format unit 5
Multiplexers 22a to 22e are provided in correspondence with the respective units 11 to 11e. As will be described later, the x-coordinate decoder 21 supplies the number of interlaced steps to the multiplexers 22a to 22e.

【0059】各シフトレジスタ、例えば、シフトレジス
タ11aにおいては、図10に示すように、接続線31
aを介して識別番号0乃至60に対応するピクセルデー
タがシリアルに入力されるだけでなく、例えばピクセル
データ5以降のピクセルデータ(ピクセルデータ5,1
0,15,・・・60)が、所定の接続線32aを介し
てマルチプレクサ22aにシリアルに入力されるように
なされている。
In each shift register, for example, the shift register 11a, as shown in FIG.
Not only the pixel data corresponding to the identification numbers 0 to 60 are serially input via a, but pixel data 5 and subsequent pixel data (pixel data 5, 1
0, 15, ..., 60) are serially input to the multiplexer 22a via a predetermined connection line 32a.

【0060】このようにすることにより、例えば、ピク
セルデータ0を出力せず、ピクセルデータ5以降のデー
タだけを出力するようにすることができる。
By doing so, for example, pixel data 0 is not output, and only pixel data 5 and subsequent data can be output.

【0061】同様に、詳細な図示は省略してあるが、ピ
クセルデータ10以降のピクセルデータについても、所
定の接続線33a乃至37aのいずれかを介してマルチ
プレクサ22aにシリアルに供給されるようになされて
いる。即ち、シフトレジスタ11aにセットされている
ピクセルデータのすべてが、パラレル(並列的)に、マ
ルチプレクサ22aに所定の接続線を介して供給可能に
なされている。
Similarly, although not shown in detail, the pixel data after the pixel data 10 is also serially supplied to the multiplexer 22a via any one of the predetermined connection lines 33a to 37a. ing. That is, all the pixel data set in the shift register 11a can be supplied in parallel to the multiplexer 22a via a predetermined connection line.

【0062】そして、マルチプレクサ22aは、シフト
レジスタ11aよりパラレルに供給されたデータのう
ち、所定ものを選択的に出力することができるようにな
されている。
The multiplexer 22a can selectively output a predetermined one of the data supplied in parallel from the shift register 11a.

【0063】一方、図1のカーソル表示位置/シフト数
検出部4を構成するx座標デコーダ21は、カーソルの
表示開始位置に対応するx座標に基づいて、飛び越しス
テップ数を演算し、マルチプレクサ22aに供給する。
これにより、マルチプレクサ22aは、シフトレジスタ
11aより供給されるピクセルデータのうち、所定の接
続線を介して供給されるピクセルデータだけを順に出力
する。即ち、所定の飛び越しステップ数だけ飛び越して
ピクセルデータが出力されることになる。
On the other hand, the x-coordinate decoder 21 constituting the cursor display position / shift number detection unit 4 in FIG. 1 calculates the number of interlaced steps based on the x-coordinate corresponding to the cursor display start position, and causes the multiplexer 22a to operate. Supply.
As a result, the multiplexer 22a sequentially outputs only the pixel data supplied via the predetermined connection line among the pixel data supplied from the shift register 11a. That is, the pixel data is output by skipping a predetermined number of steps.

【0064】シフトレジスタ11b乃至11e、および
マルチプレクサ22b乃至22eの動作については、上
述した場合と基本的に同様であるので、その説明は省略
する。
Since the operations of the shift registers 11b to 11e and the multiplexers 22b to 22e are basically the same as those described above, the description thereof will be omitted.

【0065】例えば、カーソルデータを出力する際に、
その表示開始x座標が負の値をとるような場合、上述し
たように、カーソルの表示開始x座標に基づいて、RA
M3より供給されるカーソルデータを所定ビット数だけ
シフトさせながら、シフトレジスタ11a乃至11eに
セットし、さらに、x座標デコーダ21により求められ
た飛び越しステップ数だけ飛び越してシフトレジスタ1
1a乃至11eからのカーソルデータを例えば5ビット
単位で出力する。
For example, when outputting cursor data,
When the display start x-coordinate takes a negative value, RA is calculated based on the cursor display start x-coordinate as described above.
The cursor data supplied from M3 is set in the shift registers 11a to 11e while being shifted by a predetermined number of bits, and the shift register 1 is skipped by the number of interlaced steps obtained by the x coordinate decoder 21.
The cursor data from 1a to 11e is output in 5-bit units, for example.

【0066】その際、水平同期信号の立ち上がりの時点
(図6における領域Bの左端部の位置)でカーソルデー
タの出力を開始し、従来のように、表示開始x座標とク
ロック(ck)信号のカウントにより求められたx座標
とが一致したときに、カーソルデータの出力を開始する
といった処理は行わない。
At this time, output of cursor data is started at the time of rising of the horizontal synchronizing signal (the position of the left end portion of the area B in FIG. 6), and the display start x coordinate and the clock (ck) signal are changed as in the conventional case. When the x-coordinate obtained by the count matches, the process of starting the output of the cursor data is not performed.

【0067】これにより、カーソルの表示開始x座標が
負の値をとるような場合でも、カーソルデータの表示x
座標が正の値をとる部分を画面上に表示することが可能
となる。
As a result, even when the display start x coordinate of the cursor takes a negative value, the display x of the cursor data is displayed.
It is possible to display the portion where the coordinate has a positive value on the screen.

【0068】従って、カーソル表示開始位置が正のx座
標位置から負のx座標位置に移動するような場合でも、
従来のようにカーソルが突然画面から消滅するようなこ
とはなくなり、負のx座標位置に位置した部分だけが、
画面から連続的に(順次)消滅するようにすることがで
きる。
Therefore, even when the cursor display start position moves from the positive x coordinate position to the negative x coordinate position,
The cursor no longer suddenly disappears from the screen as in the past, only the part located at the negative x coordinate position,
It can be made to disappear continuously (sequentially) from the screen.

【0069】図11は、本発明のカーソル表示方法およ
び装置を応用したカーソルジェネレータの他の実施例の
構成を示すブロック図である。この実施例においては、
カーソルを表示する2つのカーソルプレーン41,42
を有している。水平/垂直カウンタ41aは、水平同期
信号と垂直同期信号をそれぞれカウントし、出力するよ
うになされている。座標/コマンドレジスタ41bは、
水平/垂直カウンタ41aより供給されたカウント値よ
り、画面上のx,y座標を検出し、記憶するとともに、
図示せぬホストコンピュータより供給されるマウス等の
ポインティングデバイスにより指定された画面上の所定
のx,y座標データ、所定のコマンド、またはカーソル
データ等を記憶するようになされている。
FIG. 11 is a block diagram showing the configuration of another embodiment of the cursor generator to which the cursor display method and apparatus of the present invention are applied. In this example,
Two cursor planes 41, 42 for displaying cursors
have. The horizontal / vertical counter 41a counts and outputs a horizontal synchronizing signal and a vertical synchronizing signal, respectively. The coordinate / command register 41b is
From the count value supplied from the horizontal / vertical counter 41a, the x and y coordinates on the screen are detected and stored, and
Predetermined x, y coordinate data on the screen designated by a pointing device such as a mouse supplied from a host computer (not shown), prescribed commands, cursor data, etc. are stored.

【0070】比較制御部41cは、座標/コマンドレジ
スタ41bに記憶されたカウント値と、x,y座標デー
タを比較し、それらが一致する場合、所定の信号を出力
するようになされている。
The comparison control unit 41c compares the count value stored in the coordinate / command register 41b with the x, y coordinate data, and outputs a predetermined signal when they match.

【0071】水平/垂直カウンタ41a、座標/コマン
ドレジスタ41b、および比較制御部41cは、図1に
おけるカーソル表示位置/シフト数検出部4に対応して
いる。
The horizontal / vertical counter 41a, the coordinate / command register 41b, and the comparison controller 41c correspond to the cursor display position / shift number detector 4 in FIG.

【0072】RAM41dは、ホストコンピュータより
供給されるカーソルデータを記憶し、所定のタイミング
で出力するようになされている。出力フォーマット部4
1eは、図1における出力フォーマット部5に対応し、
RAM41dより供給されるカーソルデータを、5,4
または1ビット単位で、図示せぬポートA乃至Eを介し
てそこに接続された出力端子CUR0より出力するよう
になされている。
The RAM 41d stores cursor data supplied from the host computer and outputs it at a predetermined timing. Output format section 4
1e corresponds to the output format section 5 in FIG.
The cursor data supplied from the RAM 41d is changed to 5, 4
Alternatively, the data is output in 1-bit units from an output terminal CUR0 connected thereto via ports A to E (not shown).

【0073】次に、その動作について説明すると、水平
同期信号(HSYNC)と垂直同期信号(VSYNC)
は、水平/垂直カウンタ41aに供給され、そこでそれ
ぞれカウントされる。カウントされたカウント数は、座
標/コマンドレジスタ41bに随時供給され、画面上の
x,y座標位置が検出される。
Next, its operation will be described. Horizontal synchronizing signal (HSYNC) and vertical synchronizing signal (VSYNC).
Are supplied to the horizontal / vertical counter 41a, where they are respectively counted. The counted number is supplied to the coordinate / command register 41b at any time, and the x, y coordinate position on the screen is detected.

【0074】一方、ホストコンピュータに接続されたマ
ウス等のポインティングデバイスより供給される画面上
のx,y座標位置に対応するアドレス信号、またはホス
トコンピュータからのコマンドデータは、座標/コマン
ドレジスタ41bに供給され、そこで記憶される。
On the other hand, an address signal corresponding to the x, y coordinate position on the screen supplied from a pointing device such as a mouse connected to the host computer or command data from the host computer is supplied to the coordinate / command register 41b. And stored there.

【0075】次に、座標/コマンドレジスタ41bによ
り、水平/垂直カウンタ41aより供給されたカウント
数に基づいて検出された画面上のx,y座標と、ホスト
コンピュータより供給されたx,y座標とが、比較制御
部41cにより比較され、それらが一致した場合、RA
M41dより出力フォーマット部41eに供給されたカ
ーソルデータが、出力端子CUR0より所定のタイミン
グで出力される。
Next, the x / y coordinates on the screen detected by the coordinate / command register 41b based on the count number supplied from the horizontal / vertical counter 41a and the x, y coordinates supplied from the host computer. Are compared by the comparison control unit 41c, and if they match, RA
The cursor data supplied from the M41d to the output format section 41e is output from the output terminal CUR0 at a predetermined timing.

【0076】カーソルプレーン42の構成および動作
は、基本的に上述したカーソルプレーン41の場合と基
本的に同様であるので、その説明は省略する。
The structure and operation of the cursor plane 42 are basically the same as the case of the cursor plane 41 described above, and therefore the description thereof is omitted.

【0077】このように、カーソルプレーンを2つ用意
することにより、カラー情報を扱うことが可能となる。
By thus preparing two cursor planes, it becomes possible to handle color information.

【0078】図12は、上述した2つのカーソルプレー
ン41,42を含むvideo同期信号/カーソルジェ
ネレータ52、RAMDAC(RAM Digital
Analog Converter)53、およびV
RAM(Video RAM)51の接続図を示してい
る。
FIG. 12 shows a video sync signal / cursor generator 52 including the above-mentioned two cursor planes 41 and 42, a RAMDAC (RAM Digital).
Analog Converter) 53, and V
A connection diagram of a RAM (Video RAM) 51 is shown.

【0079】VRAM51は、画面に表示される所定の
画像に対応するピクセルデータを記憶し、RAMDAC
53の所定の入力端子P0乃至P7に供給する。入力端
子P0乃至P7の各端子は、図示せぬポートA乃至Eの
いずれかにそれぞれ接続され、入力端子P0乃至P7に
供給されたピクセルデータは、各ポートに対応する表示
色で表示される。
The VRAM 51 stores pixel data corresponding to a predetermined image displayed on the screen, and the RAMDAC
The signal is supplied to predetermined input terminals P0 to P7 of 53. Each of the input terminals P0 to P7 is connected to one of the ports A to E (not shown), and the pixel data supplied to the input terminals P0 to P7 is displayed in a display color corresponding to each port.

【0080】video同期信号/カーソルジェネレー
タ52は、例えば水平同期信号や垂直同期信号等の同期
信号(SYNC)を出力し、RAMDAC53に供給す
るとともに、カーソルプレーン41、またはカーソルプ
レーン42より、所定のカーソルデータが出力される。
このとき、カーソルデータは、ホストコンピュータから
の指示に従って、ポートA乃至Eの所定のものから、上
述したように、5,4,または1ピクセルずつ出力され
る。
The video sync signal / cursor generator 52 outputs a sync signal (SYNC) such as a horizontal sync signal or a vertical sync signal, supplies the sync signal to the RAMDAC 53, and causes the cursor plane 41 or the cursor plane 42 to select a predetermined cursor. The data is output.
At this time, the cursor data is output from predetermined ones of the ports A to E by 5, 4, or 1 pixel at a time, as described above, in accordance with an instruction from the host computer.

【0081】出力端子CUR0またはCUR1より出力
されたカーソルデータは、RAMDAC53の入力端子
OL(Overlay Port)0またはOL1にそ
れぞれ供給される。このとき、入力端子OL0またはO
L1に入力されたカーソルデータは、ホストコンピュー
タからの指示により、ポートA乃至Eの所定のものか
ら、5,4,または1ピクセルずつ入力される。
The cursor data output from the output terminal CUR0 or CUR1 is supplied to the input terminal OL (Overlay Port) 0 or OL1 of the RAMDAC 53, respectively. At this time, the input terminal OL0 or O
The cursor data input to L1 is input from the predetermined ports A to E by 5, 4, or 1 pixel by an instruction from the host computer.

【0082】RAMDAC53の入力端子OL0または
OL1に供給されたディジタルのカーソルデータは、そ
こで、対応するアナログのカーソルデータに変換され、
さらにRGB信号にされた後、出力される。
The digital cursor data supplied to the input terminal OL0 or OL1 of the RAMDAC 53 is then converted into the corresponding analog cursor data,
Further, it is converted into an RGB signal and then output.

【0083】これにより、カーソルデータに対応する所
定の形状を有するカーソルが、画面の所定の位置に表示
される。また、入力端子OL0およびOL1に供給され
る2つのカーソルデータによって、1つのカーソルが表
現されるものとすると、このカーソルを構成する各ピク
セルは、2ビットで表されることになる。従って、各ピ
クセルに2n(=4)通りの表示色を対応させることが
でき、カーソルのカラー表示が可能となる。
As a result, a cursor having a predetermined shape corresponding to the cursor data is displayed at a predetermined position on the screen. If one cursor is represented by the two cursor data supplied to the input terminals OL0 and OL1, each pixel forming the cursor is represented by 2 bits. Therefore, 2 n (= 4) display colors can be associated with each pixel, and the cursor can be displayed in color.

【0084】このカーソルは、上述したように、その表
示開始位置のx座標が負の値をとる場合であっても、正
のx座標に位置する部分は画面に表示される。即ち、図
6において、カーソルNが画面の左方向に移動するのに
伴って、その表示開始位置Pのx座標が負の値をとるよ
うになった場合でも、従来のようにカーソルが突然画面
から消滅することなく、ディスプレイ領域Aから連続的
に(順次)消滅するようにすることができる。
As described above, the portion of the cursor located at the positive x coordinate is displayed on the screen even when the x coordinate of the display start position has a negative value. That is, in FIG. 6, even if the x coordinate of the display start position P takes a negative value as the cursor N moves to the left of the screen, the cursor suddenly changes to the screen as in the conventional case. It is possible to continuously (sequentially) disappear from the display area A without disappearing from the display area A.

【0085】なお、上記各実施例においては、1つまた
は2つのカーソルプレーンを有するようにしたが、3つ
以上のカーソルプレーンを有するようにしてもよい。
Although each embodiment has one or two cursor planes, it may have three or more cursor planes.

【0086】また、上記各実施例においては、シフトレ
ジスタを5本としたが、他の任意の本数とするようにす
ることもできる。
Further, in each of the above embodiments, the number of shift registers is five, but it is also possible to use any other number.

【0087】[0087]

【発明の効果】請求項1または請求項3に記載のカーソ
ル表示方法または装置によれば、画面上に表示される所
定の大きさを有するカーソルに対応するカーソルデータ
を記憶し、このカーソルデータのうち、カーソルの所定
の横1ラインに対応するデータが、カーソルの画面上に
おける表示開始位置に対応して、所定のビット数だけシ
フトされながら、所定の入力ビット数単位で1ステップ
ずつ複数ステップに分けて並列に入力、記憶される。さ
らに、カーソルの画面上における表示開始位置に対応し
て、複数のステップのうち、所定のステップ以降に入力
されたデータだけが、所定の出力ビット数単位で、画面
上に出力されるようにしたので、カーソルの所定の部分
だけを画面に表示することができる。
According to the cursor display method or apparatus of the first or third aspect, the cursor data corresponding to a cursor having a predetermined size displayed on the screen is stored, and the cursor data is stored. Of these, the data corresponding to a predetermined horizontal 1 line of the cursor is shifted by a predetermined number of bits corresponding to the display start position of the cursor on the screen, and is divided into a plurality of steps in units of a predetermined number of input bits. It is divided and input in parallel and stored. Further, in correspondence with the display start position of the cursor on the screen, only the data input after the predetermined step among the plurality of steps is output on the screen in a predetermined output bit number unit. Therefore, only a predetermined portion of the cursor can be displayed on the screen.

【0088】請求項2または請求項4に記載のカーソル
表示方法または装置によれば、カーソルの画面上での表
示開始位置が、画面の領域内である場合、データはすべ
て画面上に出力され、カーソルの画面上での表示開始位
置が、画面の領域外である場合、画面の領域内に位置す
る部分だけが画面に表示されるようにしたので、カーソ
ルの表示開始位置が、画面の領域外の負のx座標に位置
する場合でも、画面の領域内に位置する部分は表示され
る。従って、簡単な装置を付け加えるだけで、カーソル
が画面上の負のx座標に対応する領域に移動するのに伴
って、カーソルが連続的に画面から消滅するようにする
ことができる。
According to the cursor display method or apparatus of claim 2 or 4, when the display start position of the cursor on the screen is within the area of the screen, all the data is output on the screen, When the display start position of the cursor on the screen is outside the screen area, only the part located within the screen area is displayed on the screen. The portion located within the area of the screen is displayed even if it is located at the negative x coordinate of. Therefore, with the addition of a simple device, the cursor can be made to disappear continuously from the screen as the cursor moves to the area corresponding to the negative x coordinate on the screen.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のカーソル表示方法または装置を応用し
たカーソルジェネレータの一実施例の構成を示すブロッ
ク図である。
FIG. 1 is a block diagram showing a configuration of an embodiment of a cursor generator to which a cursor display method or device of the present invention is applied.

【図2】所定のピクセルデータを画面上の所定の位置に
複数ピクセル単位で表示する方法を説明するための図で
ある。
FIG. 2 is a diagram for explaining a method of displaying predetermined pixel data at a predetermined position on a screen in units of a plurality of pixels.

【図3】5ビット単位で出力する場合のパラレルイン−
シリアルアウト型シフトレジスタの動作を説明するため
の図である。
FIG. 3 is a parallel-in case of outputting in units of 5 bits.
It is a figure for demonstrating operation | movement of a serial-out type shift register.

【図4】RAM3に記憶されているカーソルデータの所
定の横1ライン分のピクセルデータを示す図である。
FIG. 4 is a diagram showing pixel data for a predetermined horizontal 1 line of cursor data stored in a RAM 3;

【図5】4または1ビット単位で出力する場合のパラレ
ルイン−シリアルアウト型シフトレジスタの動作を説明
するための図である。
FIG. 5 is a diagram for explaining the operation of the parallel-in / serial-out type shift register when outputting in units of 4 or 1 bit.

【図6】カーソルが画面に表示される方法を説明するた
めの図である。
FIG. 6 is a diagram illustrating a method of displaying a cursor on a screen.

【図7】カーソルデータが5ビット単位で出力される場
合の画面上での表示開始位置、表示ビットシフト数、お
よび飛び越しステップ数の関係を示した図である。
FIG. 7 is a diagram showing the relationship between the display start position on the screen, the number of display bit shifts, and the number of interlaced steps when cursor data is output in 5-bit units.

【図8】カーソルデータが4または1ビット単位で出力
する場合、画面上での表示開始位置より、表示ビットシ
フト数および飛び越しステップ数を求める方法を説明す
るための図である。
FIG. 8 is a diagram illustrating a method of obtaining a display bit shift number and an interlace step number from a display start position on a screen when cursor data is output in units of 4 or 1 bit.

【図9】出力フォーマット部の詳細な構成とその出力動
作を説明するための図である。
FIG. 9 is a diagram for explaining a detailed configuration of an output format section and its output operation.

【図10】出力フォーマット部の詳細な構成とその出力
動作を説明するための図である。
FIG. 10 is a diagram for explaining a detailed configuration of an output format section and its output operation.

【図11】本発明のカーソル表示方法または装置を応用
したカーソルジェネレータの他の実施例の構成を示すブ
ロック図である。
FIG. 11 is a block diagram showing the configuration of another embodiment of a cursor generator to which the cursor display method or device of the present invention is applied.

【図12】図11の実施例とRAMDAC53とが接続
された例を示す図である。
12 is a diagram showing an example in which the embodiment of FIG. 11 and a RAMDAC 53 are connected.

【図13】従来のカーソルの表示方法を説明するための
図である。
FIG. 13 is a diagram for explaining a conventional cursor display method.

【符号の説明】[Explanation of symbols]

1 データバス 2 MPUインタフェース部 3 RAM 4 カーソル表示位置/シフト数検出部 5 出力フォーマット部 11 パラレルイン−シリアルアウト型シフトレジスタ 11a,11b,11c,11d,11e シフトレジ
スタ 21 x座標デコーダ 22a,22b,22c,22d,22e マルチプレ
クサ 31a,32a,33a,34a,35a,36a,3
7a 接続線 41,42 カーソルプレーン 41a,42a 水平/垂直カウンタ 41b,42b 座標/コマンドレジスタ 41c,42c 比較制御部 41d,42d RAM 41e,42e フォーマット部 51 VRAM 52 video同期信号/カーソルジェネレータ 53 RAMDAC
1 Data Bus 2 MPU Interface Section 3 RAM 4 Cursor Display Position / Shift Number Detection Section 5 Output Format Section 11 Parallel-In-Serial-Out Type Shift Register 11a, 11b, 11c, 11d, 11e Shift Register 21 x Coordinate Decoder 22a, 22b, 22c, 22d, 22e Multiplexers 31a, 32a, 33a, 34a, 35a, 36a, 3
7a Connection line 41, 42 Cursor plane 41a, 42a Horizontal / vertical counter 41b, 42b Coordinate / command register 41c, 42c Comparison control unit 41d, 42d RAM 41e, 42e Format unit 51 VRAM 52 video sync signal / cursor generator 53 RAMDAC

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 画面上に表示される所定の大きさを有す
るカーソルに対応するカーソルデータを記憶し、 前記カーソルデータのうち、前記カーソルの所定の横1
ラインに対応するデータが、前記カーソルの前記画面上
における表示開始位置に対応して、所定のビット数だけ
シフトされながら、所定の入力ビット数単位で1ステッ
プずつ複数のステップに分けて並列に入力し、記憶さ
れ、 前記カーソルの前記画面上における表示開始位置に対応
して、前記複数のステップのうち、所定のステップ以降
に入力された前記データが、所定の出力ビット数単位
で、前記画面上の所定の位置に出力されることを特徴と
するカーソル表示方法。
1. Cursor data corresponding to a cursor having a predetermined size displayed on a screen is stored, and among the cursor data, a predetermined horizontal direction 1 of the cursor is stored.
Data corresponding to a line is input in parallel in a plurality of steps in units of a predetermined input bit number while being shifted by a predetermined number of bits in correspondence with the display start position of the cursor on the screen. Then, the data input after a predetermined step among the plurality of steps corresponding to the display start position of the cursor on the screen is displayed on the screen in units of a predetermined output bit number. The method for displaying a cursor is characterized in that the cursor is output to a predetermined position.
【請求項2】 前記カーソルの前記画面上での前記表示
開始位置が、前記画面の領域内である場合、前記データ
はすべて前記画面上に前記所定の出力ビット数単位で出
力され、 前記カーソルの前記画面上での前記表示開始位置が、前
記画面の領域外である場合、前記所定の入力ビット数単
位で前記所定のステップ以降に入力された前記データだ
けが、前記画面上の所定の位置に、前記所定の出力ビッ
ト数単位で出力されることを特徴とする請求項1に記載
のカーソル表示方法。
2. When the display start position of the cursor on the screen is within the area of the screen, all the data is output on the screen in the unit of the predetermined output bit number, When the display start position on the screen is outside the area of the screen, only the data input after the predetermined step in the predetermined input bit number unit is stored in the predetermined position on the screen. The cursor display method according to claim 1, wherein the cursor is output in units of the predetermined number of output bits.
【請求項3】 画面上に表示される所定の大きさを有す
るカーソルに対応するカーソルデータを記憶する記憶手
段と、 前記記憶手段に記憶された前記カーソルデータのうち、
前記カーソルの所定の横1ラインに対応するデータを、
前記カーソルの前記画面上における表示開始位置に対応
して、所定のビット数だけシフトしながら、所定の入力
ビット数単位で1ステップずつ複数のステップに分けて
並列に入力し、記憶する並列入力記憶手段と、 前記カーソルの前記画面上における表示開始位置に対応
して、前記複数のステップのうち、所定のステップ以降
に入力された前記データを、所定の出力ビット数単位
で、前記画面上の所定の位置に出力する出力手段とを備
えることを特徴とするカーソル表示装置。
3. A storage unit for storing cursor data corresponding to a cursor having a predetermined size displayed on a screen, and the cursor data stored in the storage unit,
Data corresponding to a predetermined horizontal 1 line of the cursor,
Parallel input storage in which the cursor is shifted by a predetermined number of bits in correspondence with the display start position of the cursor on the screen and is input in parallel in a plurality of steps in units of a predetermined number of input bits and stored. Means, and corresponding to a display start position of the cursor on the screen, the data input after a predetermined step among the plurality of steps is output in a predetermined output bit unit in a predetermined unit on the screen. And a means for outputting to the position of the cursor display device.
【請求項4】 前記出力手段により、前記カーソルの前
記画面上での前記表示開始位置が、前記画面の領域内で
ある場合、前記データがすべて前記画面上に前記所定の
出力ビット数単位で出力され、 前記カーソルの前記画面上での前記表示開始位置が、前
記画面の領域外である場合、前記所定の入力ビット数単
位で前記所定のステップ以降に入力された前記データだ
けが、前記画面上に前記所定の出力ビット数単位で出力
されることを特徴とする請求項3に記載のカーソル表示
装置。
4. When the display start position of the cursor on the screen is within the area of the screen, the output means outputs all the data on the screen in the unit of the predetermined output bit number. When the display start position of the cursor on the screen is outside the area of the screen, only the data input after the predetermined step in the predetermined input bit number unit is displayed on the screen. The cursor display device according to claim 3, wherein the predetermined number of output bits is output to each unit.
JP6240920A 1994-10-05 1994-10-05 Method and device for cursor display Withdrawn JPH08106274A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6240920A JPH08106274A (en) 1994-10-05 1994-10-05 Method and device for cursor display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6240920A JPH08106274A (en) 1994-10-05 1994-10-05 Method and device for cursor display

Publications (1)

Publication Number Publication Date
JPH08106274A true JPH08106274A (en) 1996-04-23

Family

ID=17066623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6240920A Withdrawn JPH08106274A (en) 1994-10-05 1994-10-05 Method and device for cursor display

Country Status (1)

Country Link
JP (1) JPH08106274A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010096967A (en) * 2008-10-16 2010-04-30 Yokogawa Electric Corp Pointer display control device and display apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010096967A (en) * 2008-10-16 2010-04-30 Yokogawa Electric Corp Pointer display control device and display apparatus

Similar Documents

Publication Publication Date Title
US5838389A (en) Apparatus and method for updating a CLUT during horizontal blanking
JP3227086B2 (en) TV on-screen display device
JPS62242281A (en) Digital video generator
JPH08202318A (en) Display control method and its display system for display device having storability
JPH0557599B2 (en)
JPH075860A (en) Display control device
US4570161A (en) Raster scan digital display system
EP0076082A2 (en) Display processing apparatus
JP3451722B2 (en) Video data transfer device
US5444497A (en) Apparatus and method of transferring video data of a moving picture
JPH0432593B2 (en)
US20060203002A1 (en) Display controller enabling superposed display
JPH07113818B2 (en) Method and apparatus for displaying image portion selected by operator
JPH06242755A (en) Plural screen mode display method and device therefor
JPH08106274A (en) Method and device for cursor display
JPH0816133A (en) Device and method for detecting changed line
JPH077252B2 (en) Cursor generator
JP2898482B2 (en) Computer game equipment
JP2871164B2 (en) Image processing device
EP0410743A2 (en) Graphics display split-serial register system
JP2658322B2 (en) Display control device
JPH05127646A (en) Display device
JP2749847B2 (en) Display device
JP2628076B2 (en) Display control circuit
KR100196862B1 (en) Apparatus for rounding contour of character

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020115