JPH08102649A - Current detecting circuit for power semiconductor element - Google Patents
Current detecting circuit for power semiconductor elementInfo
- Publication number
- JPH08102649A JPH08102649A JP6236973A JP23697394A JPH08102649A JP H08102649 A JPH08102649 A JP H08102649A JP 6236973 A JP6236973 A JP 6236973A JP 23697394 A JP23697394 A JP 23697394A JP H08102649 A JPH08102649 A JP H08102649A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- current
- mosfet
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はパワー半導体素子の電流
検出回路の改良に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to improvement of a current detection circuit for a power semiconductor device.
【０００２】[0002]
【従来の技術】パワー半導体素子を応用した回路では、
パワー半導体素子を流れる電流を検出し、この電流があ
る設定値以上になると電流を遮断してパワー半導体素子
を保護する過電流保護回路を設けることが多い。その一
例として図６に示すような回路が提案されている。2. Description of the Related Art In a circuit using a power semiconductor element,
An overcurrent protection circuit is often provided which detects a current flowing through the power semiconductor element and shuts off the current when the current exceeds a certain set value to protect the power semiconductor element. As an example thereof, a circuit as shown in FIG. 6 has been proposed.
【０００３】この回路は特開平１−１９３９０９号に記
載されており、並列関係に接続された第１のＭＯＳＦＥ
Ｔ１と第２のＭＯＳＦＥＴ３のそれぞれのドレインを接
続して負荷出力端子５とし、それらのゲートを互いに接
続して出力素子制御端子７としている。This circuit is described in JP-A-1-193909, and the first MOSFE connected in parallel is used.
The drains of T1 and the second MOSFET 3 are connected to form a load output terminal 5, and their gates are connected to each other to form an output element control terminal 7.
【０００４】第１のＭＯＳＦＥＴ１のソースを接地電位
である端子９に接続し、第２のＭＯＳＦＥＴ３のソース
を第１のバイポーラトランジスタ１１のコレクタ−ベー
ス回路を経て接地端子９に接続している。第２のバイポ
ーラトランジスタ１３のベースは、第１のバイポーラト
ランジスタ１１のベースおよび第２のＭＯＳＦＥＴ３の
ソースに接続し、エミッタは接地端子９に接続してい
る。The source of the first MOSFET 1 is connected to the terminal 9 which is at ground potential, and the source of the second MOSFET 3 is connected to the ground terminal 9 via the collector-base circuit of the first bipolar transistor 11. The base of the second bipolar transistor 13 is connected to the base of the first bipolar transistor 11 and the source of the second MOSFET 3, and the emitter is connected to the ground terminal 9.
【０００５】さらに、第２のバイポーラトランジスタ１
３のコレクタ−エミッタ回路と第３のバイポーラトラン
ジスタ１５のコレクタ−エミッタ回路を直列接続して検
出出力端子１７から電流検出出力を取り出すとともに、
第３のバイポーラトランジスタ１５と並列関係に第４の
バイポーラトランジスタ１９を接続し、第４のバイポー
ラトランジスタ１９と直列関係および並列関係に電流源
２１および電圧源２３を接続する。Further, the second bipolar transistor 1
The collector-emitter circuit of No. 3 and the collector-emitter circuit of the third bipolar transistor 15 are connected in series to take out the current detection output from the detection output terminal 17, and
The fourth bipolar transistor 19 is connected in parallel with the third bipolar transistor 15, and the current source 21 and the voltage source 23 are connected in series and in parallel with the fourth bipolar transistor 19.
【０００６】[0006]
【発明が解決しようとする課題】図６に示すような従来
の回路において、第１のＭＯＳＦＥＴ１（以下、主セル
という）のソースは接地端子９に直接接続されるのに対
し、第２のＭＯＳＦＥＴ３（以下、センスセルという）
のソースは、第１のバイポーラトランジスタ１１を介し
て接地されているので、そのベース−エミッタ間電圧だ
け高い電位となっている。In the conventional circuit as shown in FIG. 6, the source of the first MOSFET 1 (hereinafter referred to as the main cell) is directly connected to the ground terminal 9, while the second MOSFET 3 is connected. (Hereinafter, called sense cell)
Since its source is grounded via the first bipolar transistor 11, it has a potential higher by the base-emitter voltage thereof.
【０００７】そのため、主セル１のドレイン−ソース間
電圧とセンスセル３のドレイン−ソース間電圧、および
主セル１のゲート−ソース間電圧とセンスセル２のゲー
ト−ソース間電圧に差が生じる。それ故に、主セル１に
流れる電流（以下主電流という）とセンスセル３に流れ
る電流（以下、センス電流という）の比（以下、センス
比という）が、主セル１及びセンスセル３にかかる電圧
や、主セル１及びセンスセル３に流れる電流の大きさに
よって変化し、単純な比例計算では求められない。Therefore, a difference occurs between the drain-source voltage of the main cell 1, the drain-source voltage of the sense cell 3, and the gate-source voltage of the main cell 1 and the gate-source voltage of the sense cell 2. Therefore, the ratio of the current flowing through the main cell 1 (hereinafter referred to as the main current) to the current flowing through the sense cell 3 (hereinafter referred to as the sense current) (hereinafter referred to as the sense ratio) is the voltage applied to the main cell 1 and the sense cell 3, It changes depending on the magnitude of the current flowing through the main cell 1 and the sense cell 3, and cannot be obtained by a simple proportional calculation.
【０００８】今、主セル１とセンスセル３のゲートにか
かる電圧をＶG、ＭＯＳＦＥＴのスレッショルド電圧を
ＶTh、第１のバイポーラトランジスタ１１のベース−エ
ミッタ間電圧をＶBEとし、主セル１のドレイン電流をＩ
D1、センスセル３のドレイン電流をＩD2とすると、Now, the voltage applied to the gates of the main cell 1 and the sense cell 3 is VG, the threshold voltage of the MOSFET is VTh, the base-emitter voltage of the first bipolar transistor 11 is VBE, and the drain current of the main cell 1 is I.
If D 1 and the drain current of the sense cell 3 are ID 2 ,
【０００９】[0009]
【数１】 ＩD1＝Ｍ×ｋ×（ＶG−ＶTH）×（ＶG−ＶTH） ＩD2＝ｋ×（ＶG−ＶTH−ＶBE）×（ＶG−ＶTH−ＶBE） Ｍ：主セル１とセンスセル３の電流容量比、ｋ：一定定
数 となる。ここで代表例として、ＶG＝１５Ｖ、ＶTH＝３
Ｖ、ＶBE＝０．７Ｖとすると、ＩD1＝１４４Ｍｋ、ＩD2
＝１２７．７ｋとなり、ＩD1：ＩD2の比がＭ：１になら
ない。## EQU1 ## ID 1 = M × k × (VG-VTH) × (VG-VTH) ID 2 = k × (VG-VTH-VBE) × (VG-VTH-VBE) M: Main cell 1 and sense cell 3 The current capacity ratio of k is a constant. Here, as a typical example, VG = 15V, VTH = 3
If V, VBE = 0.7V, then ID 1 = 144Mk, ID 2
= 127.7k, and the ratio of ID 1 : ID 2 does not become M: 1.
【００１０】従って、本発明の目的は、センス比が常に
一定になるようなパワー半導体素子の電流検出回路を提
供することにある。Therefore, an object of the present invention is to provide a current detection circuit for a power semiconductor device in which the sense ratio is always constant.
【００１１】[0011]
【課題を解決するための手段】上記課題は、主セル１の
ドレイン−ソース間電圧とセンスセル３のドレイン−ソ
ース間電圧、および主セル１のゲート−ソース間電圧と
センスセル３のゲート−ソース間電圧を一致させ、主電
流とセンス電流の比が常に比例するようにすればよい。SUMMARY OF THE INVENTION The above-mentioned problems are solved by the drain-source voltage of the main cell 1, the drain-source voltage of the sense cell 3, and the gate-source voltage of the main cell 1 and the gate-source of the sense cell 3. The voltages may be matched so that the ratio of the main current to the sense current is always proportional.
【００１２】したがって、本発明は接地電位である接地
端子と電流検出回路の最低電位間に第１のトランジスタ
１１のベース−エミッタ間電圧を打ち消すような電圧源
を挿入することにより、上記課題を解決するものであ
る。Therefore, the present invention solves the above problem by inserting a voltage source for canceling the base-emitter voltage of the first transistor 11 between the ground terminal which is the ground potential and the lowest potential of the current detection circuit. To do.
【００１３】[0013]
【作用】接地電位である接地端子と主セルであるＭＯＳ
ＦＥＴのソース間に第１のトランジスタ１１のベース−
エミッタ間電圧を打ち消すような電圧源を挿入すること
により、センス比をつねに一定にすることができる。ま
た、これにより、主セル１およびセンスセル３である第
１及び第２のＭＯＳＦＥＴの製造上のばらつきや、温度
変化による特性上のばらつきに対して影響を受けにくく
なる。[Function] A ground terminal which is ground potential and a MOS which is a main cell
The base of the first transistor 11 between the sources of the FET-
The sense ratio can always be made constant by inserting a voltage source that cancels the voltage between the emitters. Further, this makes it less susceptible to variations in manufacturing the first and second MOSFETs that are the main cell 1 and the sense cell 3 and variations in characteristics due to temperature changes.
【００１４】[0014]
【実施例】以下、本発明のー実施例を示す図１を用いて
説明する。図１において、パワー半導体素子１には、同
じ特性を持つ小容量の半導体素子３が並列関係に接続さ
れており、負荷出力端子５および制御端子７を共有して
いる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIG. In FIG. 1, a small-capacity semiconductor element 3 having the same characteristics is connected to a power semiconductor element 1 in parallel, and shares a load output terminal 5 and a control terminal 7.
【００１５】パワー半導体素子１および半導体素子３の
ドレインは負荷出力端子５に接続され、ー方それらのゲ
ートは制御端子７に接続される。この実施例ではＭＯＳ
ＦＥＴを用いているが、電圧駆動形素子を使うことも可
能である。The drains of the power semiconductor element 1 and the semiconductor element 3 are connected to the load output terminal 5, while their gates are connected to the control terminal 7. In this embodiment, the MOS
Although the FET is used, it is also possible to use a voltage drive type element.
【００１６】パワー半導体素子１のソースは、接地電位
にある接地端子９に接続され、半導体素子３のソース
は、バイポーラトランジスタ１１のコレクタ−ベース回
路を介して接地端子９に接続している。図示しない負荷
に流れる電流Ｉはパワー半導体素子１を流れる主電流Ｉ
D1と半導体素子２を流れる電流ＩD2に分流する。なお、
半導体素子３は、パワー半導体素子１に対して耐電圧が
等しく、電流容量は小さいものとする。The source of the power semiconductor element 1 is connected to the ground terminal 9 at ground potential, and the source of the semiconductor element 3 is connected to the ground terminal 9 via the collector-base circuit of the bipolar transistor 11. The current I flowing through the load (not shown) is the main current I flowing through the power semiconductor element 1.
The current is divided into a current ID2 flowing through D1 and the semiconductor element 2. In addition,
The semiconductor element 3 has a withstand voltage equal to that of the power semiconductor element 1 and a small current capacity.
【００１７】半導体素子３のソース端子は、ＮＰＮトラ
ンジスタ１１のコレクタ、及びベース端子と接続され、
また、トランジスタ１１のベース端子は、トランジスタ
１３のベース端子と接続されており、トランジスタ１１
と１３はカレントミラー回路を構成している。The source terminal of the semiconductor element 3 is connected to the collector and base terminals of the NPN transistor 11,
The base terminal of the transistor 11 is connected to the base terminal of the transistor 13,
And 13 form a current mirror circuit.
【００１８】その結果、トランジスタ１３には、トラン
ジスタ１１を流れる電流ＩD2に比例した電流Ｉ3が流れ
る。ここで、トランジスタ１１と１３は、単位面積当た
りの特性が等しいことが必要である。また、図では、バ
イポーラトランジスタを用いているが、ＭＯＳＦＥＴで
も良い。As a result, a current I3 proportional to the current ID2 flowing through the transistor 11 flows through the transistor 13. Here, the transistors 11 and 13 need to have the same characteristics per unit area. Although a bipolar transistor is used in the figure, a MOSFET may be used.
【００１９】トランジスタ１３のコレクタ端子には、Ｐ
ＮＰトランジスタ１５のコレクタ端子が接続され、その
接続箇所に設けた出力端子１７から電流検出出力を取り
出している。ＰＮＰトランジスタ１５と１９は、カレン
トミラー回路を構成しているので、トランジスタ１９
は、定電流電源２１が設定する電流を流し、トランジス
タ１５は、この電流に比例した基準電流Ｉ4を流す。電
圧源２３は、直列接続されたトランジスタ１９、定電流
源２１に並列に接続される。The collector terminal of the transistor 13 has P
The collector terminal of the NP transistor 15 is connected, and the current detection output is taken out from the output terminal 17 provided at the connection point. Since the PNP transistors 15 and 19 form a current mirror circuit, the transistor 19
Causes a current set by the constant current power supply 21 to flow, and the transistor 15 causes a reference current I4 proportional to this current to flow. The voltage source 23 is connected in parallel to the transistor 19 and the constant current source 21 which are connected in series.
【００２０】まず、負荷電流Ｉから分流する電流Ｉ2
は、次式で求められる。First, the current I2 shunted from the load current I
Is obtained by the following equation.
【００２１】[0021]
【数２】 ＩD2＝Ｒ1/（Ｒ1＋Ｒ2＋Ｒ3）・Ｉ …（１） ここで、Ｒ1、Ｒ2、Ｒ3は、それぞれ半導体素子１、３
およびトランジスタ１１のオン抵抗である。## EQU00002 ## ID 2 = R 1 / (R 1 + R 2 + R 3 ) · I (1) where R 1 , R 2 and R 3 are semiconductor elements 1 and 3, respectively.
And the on resistance of the transistor 11.
【００２２】トランジスタ１１及び１３で構成されるカ
レントミラー回路の働きにより、トランジスタ１３が流
しうる電流Ｉ3は次式で求められる。Due to the function of the current mirror circuit composed of the transistors 11 and 13, the current I 3 which can be passed through the transistor 13 is obtained by the following equation.
【００２３】[0023]
【数３】Ｉ3＝ｎＩD2 …（２） ここで定数ｎはトランジスタ１１に対するトランジスタ
１３の面積比である。## EQU3 ## I 3 = n ID 2 (2) where the constant n is the area ratio of the transistor 13 to the transistor 11.
【００２４】電流Ｉ1およびＩ3が流れるためには、トラ
ンジスタ１１の制御格子の電圧がしきい値を越える必要
がある。このしきい値は、使用するトランジスタにより
異なり、バイポーラトランジスタの場合には、ダイオー
ド特性をもつ接合が導通するための順方向電圧降下（約
０．７Ｖ）であり、ＭＯＳＦＥＴの場合には、一般的に
用いられるしきい値電圧Ｖｔｈである。For the currents I 1 and I 3 to flow, the voltage on the control grid of transistor 11 must exceed the threshold value. This threshold differs depending on the transistor used. In the case of a bipolar transistor, it is a forward voltage drop (about 0.7 V) for conducting a junction having a diode characteristic. It is the threshold voltage Vth used for.
【００２５】上述の電流Ｉ3が、トランジスタ１５を流
れる基準電流Ｉ4に比べて小さい場合には電流出力端子
１７の電圧は電圧源２３の電圧に近いハイレベル電圧、
逆に、大きい場合にはトランジスタ１３のオン電圧に近
いローレベルの電圧となる。When the above current I 3 is smaller than the reference current I 4 flowing through the transistor 15, the voltage of the current output terminal 17 is a high level voltage close to the voltage of the voltage source 23,
On the contrary, when the voltage is large, the voltage is a low level voltage close to the ON voltage of the transistor 13.
【００２６】負荷電流Ｉに制限を加えたい場合、上述の
（１）、（２）式からこの制限値に対する電流Ｉ3を求
め、基準電流Ｉ4の設定値を上記Ｉ3に等しくおけば上述
の回路動作から電流出力端子出力の電圧変化を検知し
て、負荷電流に制限を加えることができる。When it is desired to limit the load current I, the current I 3 corresponding to this limit value is obtained from the above equations (1) and (2), and the set value of the reference current I 4 is set equal to the above I 3 to obtain the above circuit. It is possible to limit the load current by detecting the voltage change of the current output terminal output from the operation.
【００２７】以上述べたように図１の回路は、第１のＭ
ＯＳＦＥＴ１のドレインと第２のＭＯＳＦＥＴ２のドレ
インとを接続して出力端子５とし、第１のＭＯＳＦＥＴ
１のゲートと第２のＭＯＳＦＥＴ３のゲートを接続して
出力素子制御端子７とし、第１のＭＯＳＦＥＴ１のエミ
ッタを接地に接続し、第１のバイポーラトランジスタ１
１のコレクタとベースと第２のバイポーラトランジスタ
１３のベースを第２のＭＯＳＦＥＴ３のソースに接続し
たものである。さらに、第１のバイポーラトランジスタ
１１のエミッタと第２のバイポーラトランジスタ１３の
エミッタを第１の電圧源２５の負極に接続し、第２のバ
イポーラトランジスタ１３のコレクタを電流検出出力端
子１７とし、第１の電圧源２５の正極を接地に接続した
ものである。As described above, the circuit of FIG.
The drain of the OSFET 1 and the drain of the second MOSFET 2 are connected to form the output terminal 5, and the first MOSFET
The gate of the first MOSFET is connected to the gate of the second MOSFET 3 to form the output element control terminal 7, and the emitter of the first MOSFET 1 is connected to the ground.
The collector and base of 1 and the base of the second bipolar transistor 13 are connected to the source of the second MOSFET 3. Furthermore, the emitter of the first bipolar transistor 11 and the emitter of the second bipolar transistor 13 are connected to the negative electrode of the first voltage source 25, and the collector of the second bipolar transistor 13 serves as the current detection output terminal 17, The positive electrode of the voltage source 25 is connected to the ground.
【００２８】このとき、At this time,
【００２９】[0029]
【数４】 ＩD1＝Ｍ×ｋ×（ＶG−ＶTH−Ｖ1）×（ＶG−ＶTH−
Ｖ1） ＩD2＝ｋ×（ＶG−ＶTH−ＶBE）×（ＶG−ＶTH−ＶBE） Ｖ1：第１の電源の電圧 となる。ここで代表例として、ＶG＝１５Ｖ、ＶTH＝３
Ｖ、Ｖ1＝ＶBE＝０．７Ｖとすると、ＩD1＝１２７．７
Ｍｋ、ＩD2＝１２７．７ｋとなり、ＩD1：ＩD2の比が
Ｍ：１になる。## EQU00004 ## ID 1 = M × k × (VG-VTH-V 1 ) × (VG-VTH-
V 1 ) ID 2 = k × (VG-VTH-VBE) × (VG-VTH-VBE) V 1 : The voltage of the first power supply. Here, as a typical example, VG = 15V, VTH = 3
If V and V 1 = V BE = 0.7 V, then ID 1 = 127.7
Mk, ID 2 = 127.7k, and the ratio of ID 1 : ID 2 becomes M: 1.
【００３０】また、ここでのＶTH、ＶBEは製造上のばら
つき、温度特性による変化があるため、従来回路では同
ーチップ上に形成されたＭＯＳＦＥＴを用いてもＩD1：
ＩＤ２の比がー定であることは期待出来ないが、本発明
の回路では、同ーチップ上に形成された場合には、プロ
セスのばらつき、温度特性による変化に対しても、第１
のバイポーラトランジスタのＶＴＨと第２のバイポーラ
トランジスタのＶTHがほぼ等しいと考えられるため、Ｉ
D1：ＩD2の比が常に一定であることが期待できる。Further, since VTH and VBE here have variations due to manufacturing variations and temperature characteristics, even if a MOSFET formed on the same chip is used in the conventional circuit, ID 1 :
It cannot be expected that the ratio of ID 2 is constant, but in the circuit of the present invention, when formed on the same chip, even if it is caused by process variations and temperature characteristics, the first
VTH of the second bipolar transistor and VTH of the second bipolar transistor are considered to be substantially equal to each other.
It can be expected that the D 1 : ID 2 ratio will always be constant.
【００３１】本発明の他の実施例として、出力素子とし
て、ＩＧＢＴ２７、２９を用いた例を図２に示す。な
お、電流検出判定部を３０として示すが、これは図１と
同じ構成である。また本発明の他の実施例として、第１
のバイポーラトランジスタのベース−エミッタ電圧うち
消しのための電圧源として、ベースとコレクタを接続し
たバイポーラトランジスタ３１を用いた例を図３に示
す。この場合、第１のバイポーラトランジスタ１１とバ
イポーラトランジスタ３１を同一の形状にすることによ
り、それぞれのＶBEを、製造上のばらつきや温度特性に
よる変化に関係なく等しくすることができ、バイポーラ
トランジスタ１１のベースーエミッタ間電圧を効果的に
打ち消すことができる。As another embodiment of the present invention, FIG. 2 shows an example in which IGBTs 27 and 29 are used as output elements. Note that the current detection determination unit is shown as 30, but this has the same configuration as in FIG. 1. As another embodiment of the present invention, the first
FIG. 3 shows an example in which a bipolar transistor 31 having a base and a collector connected to each other is used as a voltage source for erasing the base-emitter voltage of the bipolar transistor. In this case, by making the first bipolar transistor 11 and the bipolar transistor 31 have the same shape, the respective VBEs can be equalized regardless of manufacturing variations and changes due to temperature characteristics. It is possible to effectively cancel the voltage between the Sue-emitter.
【００３２】さらに本発明の他の実施例として、第１の
バイポーラトランジスタ１１のベース−エミッタ電圧を
打ち消すための電圧源として、定電圧源３３とインピー
ダンス３５により順電圧降下の安定化をおこなったダイ
オード３７を用いた例を図４に示す。Further, as another embodiment of the present invention, as a voltage source for canceling the base-emitter voltage of the first bipolar transistor 11, a diode having a constant forward voltage drop stabilized by a constant voltage source 33 and an impedance 35. An example using 37 is shown in FIG.
【００３３】図５は本発明のさらに他の実施例を示す回
路図で、検出すべき電流を抵抗で電圧に変換し、その電
圧をコンバータ３８によって基準値と比較するものであ
る。ここで、定電圧源３９の電圧をＭＯＳＦＥＴ３のソ
ース電流によって抵抗４１に誘起される電圧に等しくな
るように選ぶことにより、抵抗４１が挿入されたことに
よる第１のＭＯＳＦＥＴ１と第２のＭＯＳＦＥＴ３の電
流比の狂いを打ち消すことが可能である。FIG. 5 is a circuit diagram showing still another embodiment of the present invention, in which a current to be detected is converted into a voltage by a resistor and the voltage is compared with a reference value by a converter 38. Here, by selecting the voltage of the constant voltage source 39 to be equal to the voltage induced in the resistor 41 by the source current of the MOSFET 3, the currents of the first MOSFET 1 and the second MOSFET 3 due to the insertion of the resistor 41. It is possible to cancel the deviation of the ratio.
【００３４】[0034]
【発明の効果】以上説明ように接地電位にある接地端子
と電流検出回路の最低電位点の間に、第１のトランジス
タのベース−エミッタ間電圧を打ち消すような電圧源を
挿入することにより、センス比をつねにー定にすること
ができる。また、これにより、第１及び第２のＭＯＳＦ
ＥＴの製造ばらつきや、温度変化による特性ばらつきに
対して影響を受けにくくなる。As described above, by inserting a voltage source for canceling the base-emitter voltage of the first transistor between the ground terminal at the ground potential and the lowest potential point of the current detection circuit, the sense The ratio can always be constant. In addition, by this, the first and second MOSF
It is less likely to be affected by ET manufacturing variations and characteristic variations due to temperature changes.
【図１】本発明のパワー半導体素子の電流検出回路のー
実施例を示すの回路図であり、検出すべき電流を流す素
子としてＭＯＳＦＥＴを用いた例である。FIG. 1 is a circuit diagram showing an embodiment of a current detection circuit for a power semiconductor device of the present invention, which is an example in which a MOSFET is used as a device for passing a current to be detected.
【図２】本発明のパワー半導体素子の電流検出回路の一
実施例を示すの回路図であり、検出すべき電流を流す素
子として絶縁ゲート形バイポーラトランジスタ（ＩＧＢ
Ｔ）を用いた例である。FIG. 2 is a circuit diagram showing an embodiment of a current detection circuit for a power semiconductor device of the present invention, in which an insulated gate bipolar transistor (IGB) is used as a device for passing a current to be detected.
This is an example using T).
【図３】本発明のパワー半導体素子の電流検出回路の一
実施例を示すの回路図であり、電位差うち消し電源とし
てバイポーラトランジスタを用いた例である。FIG. 3 is a circuit diagram showing an embodiment of a current detection circuit for a power semiconductor element of the present invention, in which a bipolar transistor is used as a power source for canceling a potential difference.
【図４】本発明の電流検出回路の一実施例の回路図であ
り、電位差うち消し電源としてダイオードの順電圧降下
を用いた例である。FIG. 4 is a circuit diagram of an embodiment of a current detection circuit of the present invention, which is an example using a forward voltage drop of a diode as a power source for canceling a potential difference.
【図５】本発明の電流検出回路の一実施例の回路図であ
り、検出すべき電流を抵抗で電圧に変換し、その電圧を
基準と比較する例である。FIG. 5 is a circuit diagram of an embodiment of a current detection circuit of the present invention, which is an example in which a current to be detected is converted into a voltage by a resistor and the voltage is compared with a reference.
【図６】従来例を示す回路図である。FIG. 6 is a circuit diagram showing a conventional example.
１…ＭＯＳＦＥＴ ３…ＭＯＳＦＥＴ ５…負荷出力端
子 ７…出力素子制御端子 ９…接地端子 １１…バイ
ポーラトランジスタ１３…バイポーラトランジスタ ２
５…定電圧源 ３０…電流検出判定部DESCRIPTION OF SYMBOLS 1 ... MOSFET 3 ... MOSFET 5 ... Load output terminal 7 ... Output element control terminal 9 ... Ground terminal 11 ... Bipolar transistor 13 ... Bipolar transistor 2
5 ... Constant voltage source 30 ... Current detection determination unit
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 17/567 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H03K 17/567
Claims (5)
conductor FieldEffect Transistorの略称）のドレイン
と第２のＭＯＳＦＥＴのドレインとを共通接続して負荷
出力端子とし、前記第１のＭＯＳＦＥＴのゲートと前記
第２のＭＯＳＦＥＴのゲートを共通に接続して出力素子
制御端子とし、前記第１のＭＯＳＦＥＴのソースを接地
電位にある接地端子に接続するとともに、前記第２のＭ
ＯＳＦＥＴのソースを第１のトランジスタのコレクタに
接続し、第２のトランジスタのベースを前記第２のＭＯ
ＳＦＥＴのソースおよび前記第１のトランジスタのベー
スに接続し、前記第２のトランジスタのコレクタを電流
検出出力端子とし、第１の電圧源の正極を前記接地端子
に接続し、負極を前記第１および前記第２のトランジス
タのエミッタにそれぞれ接続したことを特徴とするパワ
ー半導体素子の電流検出回路。1. A first MOSFET (Metal Oxide Semi)
Conductor FieldEffect Transistor drain) and second MOSFET drain are commonly connected to form a load output terminal, and the first MOSFET gate and second MOSFET gate are commonly connected to control an output element. And a source of the first MOSFET connected to a ground terminal at a ground potential, and a second M
The source of the OSFET is connected to the collector of the first transistor and the base of the second transistor is connected to the second MO.
The source of the SFET is connected to the base of the first transistor, the collector of the second transistor is used as a current detection output terminal, the positive electrode of the first voltage source is connected to the ground terminal, and the negative electrode is connected to the first and A current detection circuit for a power semiconductor element, wherein the current detection circuit is connected to each of the emitters of the second transistors.
ar Transistor、以下ＩＧＢＴと略称）のコレクタと前
記第２のＩＧＢＴのコレクタとを共通に接続して負荷出
力端子とし、前記第１のＩＧＢＴのゲートと第２のＩＧ
ＢＴのゲートを共通に接続して出力素子制御端子とし、
前記第１のＩＧＢＴのエミッタを接地電位にある接地端
子に接続するとともに、前記第２のＩＧＢＴのエミッタ
を第１のトランジスタのコレクタに接続し、第２のトラ
ンジスタのベースを第１のトランジスタのベースおよび
第２のＩＧＢＴのエミッタに接続し、前記第２のバイポ
ーラトランジスタのコレクタを電流検出出力端子とし、
第１の電圧源の正極を前記接地端子に接続し負極を第１
および第２のバイポーラトランジスタのエミッタにそれ
ぞれ接続することを特徴とするパワー半導体素子の電流
検出回路。2. A first IGBT (Insulated Gate Bipol)
ar Transistor (hereinafter abbreviated as IGBT)) and the collector of the second IGBT are commonly connected to form a load output terminal, and the gate of the first IGBT and the second IG are connected.
The gates of the BTs are commonly connected to serve as an output element control terminal,
The emitter of the first IGBT is connected to a ground terminal at ground potential, the emitter of the second IGBT is connected to the collector of the first transistor, and the base of the second transistor is the base of the first transistor. And the emitter of the second IGBT, and the collector of the second bipolar transistor serves as a current detection output terminal,
The positive electrode of the first voltage source is connected to the ground terminal, and the negative electrode is the first
And a current detection circuit for a power semiconductor element, which is connected to an emitter of the second bipolar transistor, respectively.
ＭＯＳＦＥＴのドレインとを接続して負荷出力端子と
し、第１のＭＯＳＦＥＴのゲートと第２のＭＯＳＦＥＴ
のゲートを接続して出力素子制御端子とし、第１のＭＯ
ＳＦＥＴのソースを接地電位にある接地端子に接続し、
第１の抵抗の高電位側と前記第２のＭＯＳＦＥＴのソー
スを接続して、電流検出出力端子とし、第１の電圧源の
正極を前記接地端子に接続し、負極を第１の抵抗の低電
位側に接続することを特徴とするパワー半導体素子の電
流検出回路。3. The drain of the first MOSFET and the drain of the second MOSFET are connected to form a load output terminal, and the gate of the first MOSFET and the second MOSFET are connected.
Of the first MO by connecting the gate of
Connect the source of the SFET to the ground terminal at ground potential,
The high potential side of the first resistor and the source of the second MOSFET are connected to serve as a current detection output terminal, the positive terminal of the first voltage source is connected to the ground terminal, and the negative terminal is connected to the low terminal of the first resistor. A current detection circuit for a power semiconductor element, which is connected to a potential side.
いて、第１の電圧源として、コレクタ−ベースが接続さ
れた第３のバイポーラトランジスタを用い、コレクタ端
子を第１の電圧源の正極とし、エミッタを負極とするパ
ワー半導体素子の電流検出回路。4. The method according to claim 1, 2 or 3, wherein a third bipolar transistor having a collector-base connected is used as the first voltage source, and a collector terminal is a positive electrode of the first voltage source. And a current detection circuit for a power semiconductor device whose emitter is a negative electrode.
いて、第１の電圧源の正極をダイオードのアノード側と
し、第１の電圧源の負極をダイオードのカソード側とす
るパワー半導体素子の電流検出回路。5. The power semiconductor device according to claim 1, 2, or 3, wherein the positive electrode of the first voltage source is the anode side of the diode and the negative electrode of the first voltage source is the cathode side of the diode. Current detection circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6236973A JPH08102649A (en) | 1994-09-30 | 1994-09-30 | Current detecting circuit for power semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6236973A JPH08102649A (en) | 1994-09-30 | 1994-09-30 | Current detecting circuit for power semiconductor element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08102649A true JPH08102649A (en) | 1996-04-16 |
Family
ID=17008513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6236973A Pending JPH08102649A (en) | 1994-09-30 | 1994-09-30 | Current detecting circuit for power semiconductor element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08102649A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006059646A1 (en) * | 2004-11-30 | 2006-06-08 | Autonetworks Technologies, Ltd. | Power supply controller |
| JP2010193034A (en) * | 2009-02-17 | 2010-09-02 | Renesas Electronics Corp | Overcurrent protection circuit |
| US9153688B2 (en) | 2013-07-10 | 2015-10-06 | Renesas Electronics Corporation | Detecting and driving load using MOS transistor |
-
1994
- 1994-09-30 JP JP6236973A patent/JPH08102649A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006059646A1 (en) * | 2004-11-30 | 2006-06-08 | Autonetworks Technologies, Ltd. | Power supply controller |
| US7701686B2 (en) | 2004-11-30 | 2010-04-20 | Autonetworks Technologies, Ltd. | Power supply controller |
| JP2010193034A (en) * | 2009-02-17 | 2010-09-02 | Renesas Electronics Corp | Overcurrent protection circuit |
| US9153688B2 (en) | 2013-07-10 | 2015-10-06 | Renesas Electronics Corporation | Detecting and driving load using MOS transistor |
| US9300279B2 (en) | 2013-07-10 | 2016-03-29 | Renesas Electronics Corporation | Detecting and driving load using MOS transistor |
| US9515650B2 (en) | 2013-07-10 | 2016-12-06 | Renesas Electronics Corporation | Detecting and driving load using transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0706265A2 (en) | Current detector circuit | |
| US7279954B2 (en) | On-chip temperature detection device | |
| US4730228A (en) | Overtemperature detection of power semiconductor components | |
| JPH0265409A (en) | Voltage clamp differential single end comparator | |
| JPH07245394A (en) | Insulation gate bipolar transistor | |
| US5502399A (en) | Power semiconductor device with a gate withstand-voltage test terminal | |
| WO1985003819A1 (en) | Monolithically integrated thermal shut-down circuit including a well regulated current source | |
| EP0430354B1 (en) | Detection circuit of the current in an MOS type power transistor | |
| TWI784502B (en) | Electrostatic discharge protection circuit | |
| JPH08102649A (en) | Current detecting circuit for power semiconductor element | |
| JPS6167952A (en) | Cmos semiconductor device | |
| US6057577A (en) | Component of protection of an integrated MOS power transistor against voltage gradients | |
| JP2755848B2 (en) | Micro voltage detection circuit and current limiting circuit using the same | |
| US5382837A (en) | Switching circuit for semiconductor device | |
| US4705968A (en) | Semiconductor integrated circuit device with high breakdown voltage level | |
| JP2503670B2 (en) | Semiconductor device | |
| JP2560010B2 (en) | Anti-saturation circuit of stacked PNP transistor | |
| US5311078A (en) | Logic circuit and semiconductor device | |
| KR100539401B1 (en) | Protection circuit of insulated gate type power device for short-circuit withstanding | |
| KR950010410B1 (en) | Low-voltage detecting circuit | |
| JP3544592B2 (en) | Insulated gate semiconductor device with built-in control circuit | |
| JPS60256224A (en) | Complementary logic circuit | |
| JP3963251B2 (en) | Electronic circuit | |
| JP2671304B2 (en) | Logic circuit | |
| JPH11307786A (en) | Semiconductor diode |