JPH0799454B2 - Display controller for Dot Tomato Rix type display - Google Patents

Display controller for Dot Tomato Rix type display

Info

Publication number
JPH0799454B2
JPH0799454B2 JP10807584A JP10807584A JPH0799454B2 JP H0799454 B2 JPH0799454 B2 JP H0799454B2 JP 10807584 A JP10807584 A JP 10807584A JP 10807584 A JP10807584 A JP 10807584A JP H0799454 B2 JPH0799454 B2 JP H0799454B2
Authority
JP
Japan
Prior art keywords
display
register
row
data
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10807584A
Other languages
Japanese (ja)
Other versions
JPS60250393A (en
Inventor
千春 藤城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daishinku Corp
Original Assignee
Daishinku Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daishinku Corp filed Critical Daishinku Corp
Priority to JP10807584A priority Critical patent/JPH0799454B2/en
Publication of JPS60250393A publication Critical patent/JPS60250393A/en
Publication of JPH0799454B2 publication Critical patent/JPH0799454B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 <技術分野> 本発明はマトリックス状に配列してなる多数個の表示素
子をスタテック表示方式で駆動制御するドットマトリッ
クス型デスフレイの表示駆動装置において、表示画面の
一部分に割り込みによる副表示を行う表示制御装置に関
する。
Description: TECHNICAL FIELD The present invention relates to a dot-matrix desfray display driving device which drives and controls a large number of display elements arranged in a matrix in a static display system, and interrupts a part of the display screen. The present invention relates to a display control device for performing sub display.

<従来技術> このようなデスプレイは、個々の表示素子と一対一に対
応するビットをもつ表示レジスタ又はメモリを備え、そ
の表示レジスタの行内容を一定速度でシフトさせるとき
に流し表示、表示レジスタの内容を保持させるときに静
止表示、表示レジスタの内容を一定周期ごとに超高速で
シフトさせるときにアニメーション(動画)表示を行わ
せることができる。しかし、1個のデスプレイには一系
列の表示内容のみしか表示できず、異る系列の情報を表
示したい場合には複数個のデスプレイを並設していた。
<Prior Art> Such a display is provided with a display register or memory having a bit corresponding to each display element in a one-to-one correspondence, and when a row content of the display register is shifted at a constant speed, a flow display, a display register It is possible to perform a static display when holding the contents, and an animation (moving image) display when shifting the contents of the display register at a very high speed in a constant cycle. However, only one series of display contents can be displayed on one display, and a plurality of displays are arranged in parallel to display information of different series.

<発明の目的> 本発明の目的は、1個のデスプレイを用いながら、その
一部分を間欠的に切換表示することにより他の異る情報
を副表示することのできる表示制御装置を提供すること
にある。
<Object of the Invention> An object of the present invention is to provide a display control device capable of sub-displaying other different information by intermittently switching and displaying a part of one display while using one display. is there.

<発明の構成> 本発明のドットマトリックス型デスプレイの表示制御方
式は、多数個の表示素子をマトリックス状に配列してな
る表示パネルと、所定ビットをそれぞれ有する複数個の
レジスタユニットが各々の各ビットが上記各表示素子と
対応する配置となるようマトリックス状に配列されると
ともに各レジスタユニットのうちの各同一行のものが互
いに横接続されてなる表示レジスタと、その表示レジス
タにより表示する主表示データを記憶する主データメモ
リと、上記主表示データを上記表示レジスタに対し各行
毎に導入するとともに該各主表示データをシフトパルス
により行方向の上記各レジスタユニットに対し順次シフ
トさせる制御部と、上記表示レジスタの各行におけるシ
フト方向の各々の最終段のレジスタユニットの少なくと
も一つの該レジスタユニットとこれに対し前段のレジス
タユニットとの間に設けられた表示切換手段と、上記主
表示データとは異る副表示データを記憶する副データメ
モリと、上記表示切換手段を任意のタイミングで一定時
間切り換えることにより前記副表示データを該表示切換
手段を介し前記最終段のレジスタユニットに供給するよ
う制御する割り込み表示制御手段とを備えたことを特徴
として構成されている。
<Structure of the Invention> A display control method of a dot matrix type display according to the present invention includes a display panel in which a large number of display elements are arranged in a matrix and a plurality of register units each having a predetermined number of bits. Are arranged in a matrix so as to correspond to the respective display elements, and display registers in which the same rows of the register units are horizontally connected to each other, and the main display data displayed by the display registers. A main data memory for storing the main display data, a control unit for introducing the main display data into the display register for each row, and for sequentially shifting the main display data with respect to each register unit in the row direction by a shift pulse; At least one register unit at each final stage in the shift direction in each row of the display register Display switching means provided between one of the register units and the register unit of the preceding stage, a sub data memory for storing sub display data different from the main display data, and the display switching means are optional. Interrupt display control means for controlling the sub display data to be supplied to the register unit at the final stage through the display switching means by switching for a fixed time at the timing.

<実施例> 以下、静電式表示素子によるデスプレイについて、本発
明の実施例を説明する。
<Example> Hereinafter, an example of the present invention will be described for a display using an electrostatic display element.

ここに、静電式表示素子とは、固定電極と、その固定電
極表面に吸着又は離反しうる可動電極と、上記固定電極
表面又は上記可動電極表面のいずれか一方又は双方に設
けられた誘電体層と、上記固定電極と上記可動電極の間
に電圧を印加するためのリード線を有し、上記電圧の印
加によって上記可動電極が上記固定電極の表面に静電的
に吸引されることにより外観が変化するよう構成された
ものであって、固定電極表面や誘電体層を任意の色彩に
形成しうること、大形のものを容易に製作することがで
きること、電圧印加の接続中に電力消費が殆どないこと
の特徴をもっている。
Here, the electrostatic display element means a fixed electrode, a movable electrode that can be attracted to or separated from the fixed electrode surface, and a dielectric provided on either or both of the fixed electrode surface and the movable electrode surface. A layer and a lead wire for applying a voltage between the fixed electrode and the movable electrode, and the appearance of the movable electrode being electrostatically attracted to the surface of the fixed electrode by the application of the voltage. , The fixed electrode surface and the dielectric layer can be formed in arbitrary colors, large ones can be easily manufactured, and power consumption during connection of voltage application. It has the characteristic that there is almost no.

第1図に装置全体の回路構成を示す。表示部1は一枚の
パネル上に静電式表示素子Uがマトリックス状に多数個
配列されたものであって、ユニット数は例えば20×200
ドットである。駆動回路部2は、表示部1の各表示素子
Uと一対一に対応する多数のサイリスタにより構成され
ている。表示レジスタ3はクロックパルスCKによりシフ
トするマトリックス構成されたシフトレジスタよりな
り、各ドットが表示部1の各ドットに対応している。主
データメモリ4は表示部1により表示すべき文字又はパ
ターン情報、例えば、電光ニュース、広告宣伝、動画等
の表示データを記憶するメモリである。制御部5はクロ
ックパルス発生器を備え、主データメモリ4から主記憶
データを順次読み出して表示レジスタ3に対し各行毎に
導入すると共に、表示レジスタ3にシフトパルスを与え
てレジスタの内容を行方向にシフトさせる。このシフト
パルスの印加方式は、電光ニュースのような流れ表示の
場合は所定の中速度のシフトパルスが連続的に印加さ
れ、表示部1がそれぞれに追従して表示内容が流れてゆ
き、また動画表示の場合は、表示部1の可動電極が追従
し得ない高速度のシフトパルスと、シフトの停止が交互
に実行されて、表示部1は所定の周期ごとに表示内容を
変更されるなど種々な方式がある。
FIG. 1 shows the circuit configuration of the entire apparatus. The display unit 1 includes a large number of electrostatic display elements U arranged in a matrix on one panel, and the number of units is, for example, 20 × 200.
It is a dot. The drive circuit unit 2 is composed of a large number of thyristors corresponding to the display elements U of the display unit 1 in a one-to-one correspondence. The display register 3 is composed of a matrix-structured shift register that shifts with a clock pulse CK, and each dot corresponds to each dot of the display unit 1. The main data memory 4 is a memory for storing character or pattern information to be displayed by the display unit 1, for example, display data of electronic news, advertisements, moving images and the like. The control unit 5 is provided with a clock pulse generator, sequentially reads out main memory data from the main data memory 4 and introduces it into the display register 3 for each row, and gives a shift pulse to the display register 3 to change the contents of the register in the row direction. Shift to. In the case of flow display such as lightning news, this shift pulse application system applies a predetermined medium-speed shift pulse continuously, and the display unit 1 follows each other and the display content flows, and a moving image is displayed. In the case of display, a high-speed shift pulse that cannot be followed by the movable electrodes of the display unit 1 and the stop of the shift are alternately executed, so that the display unit 1 changes the display content at predetermined intervals. There are various methods.

表示レジスタ3の一部分3Bが本体部3Aに対し構成的に分
割状態に設けられており、この詳細については第2図に
より後述する。切換スイッチ6は主表示データのうちの
一部分へ3Bへのデータ部分または副データメモリ7から
出力する副表示データの何れかを、択一的に一部分3Bに
導入するよう開閉制御する。この切換スイッチ6は時計
8の出力により所定の周期ごとに間欠的に、例えば60秒
ごとに10秒間だけ副データメモリ7の内容を部分3Bへ割
り込ませるよう制御される。副データメモリ7の内容は
騒音レベル、気温、時刻等の数値データ、図形、商品広
告等、任意のものが採用されるが、特に時刻の場合は時
計8と兼用することができる。
A portion 3B of the display register 3 is structurally provided in a divided state with respect to the main body portion 3A, the details of which will be described later with reference to FIG. The change-over switch 6 controls opening / closing so that either one of the main display data, the data portion to 3B, or the sub display data output from the sub data memory 7 is selectively introduced into the portion 3B. The change-over switch 6 is controlled by the output of the clock 8 so as to interrupt the contents of the sub-data memory 7 into the portion 3B intermittently every predetermined period, for example, every 60 seconds for 10 seconds. The contents of the sub-data memory 7 may be arbitrary data such as numerical data such as noise level, temperature, time, figures, product advertisements, etc., and can be used as the clock 8 especially at time.

第2図に本発明の要部の実施例を示す。表示レジスタ3
は、所定ビットをそれぞれ有するレジスタユニットであ
る15個の表示レジスタ集積回路SRが各々の各ビットが表
示部1の各表示素子Uと対応する配置となるようマトリ
ックス状に配列されるとともに、各表示レジスタ集積回
路SRのうちの各同一行のものが互いに横列接続された構
成となっている。そして、図示のように主表示データが
表示レジスタ3に対し各行毎に導入されるとともに、こ
の導入された主表示データがシフトパルスにより図の各
行の右方から左方への方向に順次シフトされていく。最
下行の最終段つまり左端列の表示レジスタ集積回路SR1
が前述の一部分3Bに相当し、この最終行の最終段の表示
レジスタ集積回路SR1と、これに対し隣接する前段の表
示レジスタ集積回路SR2との間に、時計8からの制御信
号により切換制御されて互いに連動する切換スイッチSW
1,SW2が接続されている。両切換スイッチSW1,SW2が図示
とは逆に切換接続された場合には、表示レジスタ集積回
路SR1へのシフトパルスの入力により前段の表示レジス
タ集積回路SR2のシフトデータが表示レジスタ集積回路S
R1に入力され、第3図(A)に示すように表示部1に主
表示データのみが表示される。
FIG. 2 shows an embodiment of the essential part of the present invention. Display register 3
15 display register integrated circuits SR which are register units each having a predetermined bit are arranged in a matrix so that each bit corresponds to each display element U of the display unit 1 and each display is Of the register integrated circuits SR, those of the same row are connected to each other in a row. Then, as shown in the figure, the main display data is introduced into the display register 3 for each row, and the introduced main display data is sequentially shifted in the direction from the right side to the left side of each row by the shift pulse. To go. Display register integrated circuit SR 1 in the last row of the bottom row
Corresponds to the above-mentioned part 3B, and is switched by the control signal from the clock 8 between the display register integrated circuit SR 1 at the final stage of this final row and the display register integrated circuit SR 2 at the preceding stage adjacent thereto. Changeover switch SW that is controlled and interlocks with each other
1 and SW 2 are connected. When both changeover switches SW 1 and SW 2 are switched and connected in the opposite manner to that shown in the figure, the shift data of the preceding display register integrated circuit SR 2 is transferred to the display register integrated circuit SR 2 by inputting a shift pulse to the display register integrated circuit SR 1 . Circuit S
It is input to R 1 and only the main display data is displayed on the display unit 1 as shown in FIG.

一方、両切換スイッチSW1,SW2が図示状態に一定時間切
り換えられた場合には、副制御部9の副シフトパルスに
より副データメモリ7の副表示データが表示レジスタ集
積回路SR1に入力され、第3図(B)に示すように、表
示部1の一部分に副表示データが割り込み表示される。
実用回路においては、SW1、SW2は電子回路で構成される
ことは言うまでもない。
On the other hand, when both changeover switches SW 1 and SW 2 are switched to the illustrated state for a certain period of time, the sub display pulse of the sub control unit 9 inputs the sub display data of the sub data memory 7 to the display register integrated circuit SR 1. As shown in FIG. 3B, the sub-display data is interrupt-displayed on a part of the display unit 1.
It goes without saying that in practical circuits, SW 1 and SW 2 are composed of electronic circuits.

この実施例から明らかなように、本発明は既成の表示部
装置に対し容易に付加して実施することができる利点が
ある。
As is apparent from this embodiment, the present invention has an advantage that it can be easily added to an existing display device and implemented.

尚、前記実施例では、表示レジスタ3における最終行で
最終段の表示レジスタ集積回路SR1を分割構成する一部
分3Bに用いて表示部1の左端下隅に割り込み表示する場
合について説明したが、各行における各々の各最終段の
表示レジスタ集積回路SRのうちの他の何れかを一部分3B
として用いてもよく、それにより表示部1の左端上隅ま
たは左端中等の位置に割り込み表示することができる。
Incidentally, in the above-mentioned embodiment, the case where the display register integrated circuit SR 1 at the final stage in the last row of the display register 3 is used for the divided portion 3B to perform the interrupt display at the lower left corner of the display unit 1 has been described. Part 3B of any one of the display register integrated circuits SR of the respective final stages
It is also possible to perform interrupt display at a position such as the upper left corner or the middle left end of the display unit 1.

<発明の効果> 本発明によれば、既存の表示レジスタに改造、付加を行
う簡単な構成により、スタティック表示方式で駆動する
タイプの表示パネルの一部分に他の異る情報を間欠的に
表示することができ、デスプレイの表示機能が拡張され
る。
<Effects of the Invention> According to the present invention, other different information is intermittently displayed on a part of the display panel of the type driven by the static display method by a simple configuration in which the existing display register is modified or added. The display function of the display can be expanded.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明実施例を示すブロック図、第2図は第1
図の要部を示す回路図、第3図は本発明の作用説明図で
ある。 1……表示部(表示パネル) 3……表示レジスタ SR……レジスタユニット SR1……最終段のレジスタユニット SR2……最終段の前段のレジスタユニット 4……主データメモリ 5……制御部 6……切換手段 7……副データメモリ 8……時計
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG.
FIG. 3 is a circuit diagram showing an essential part of the drawing, and FIG. 3 is an explanatory view of the operation of the present invention. 1 …… Display unit (display panel) 3 …… Display register SR …… Register unit SR 1 …… Final stage register unit SR 2 …… Final stage front stage register unit 4 …… Main data memory 5 …… Control unit 6 ... Switching means 7 ... Sub data memory 8 ... Clock

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】多数個の表示素子をマトリックス状に配列
してなる表示パネルと、所定ビットをそれぞれ有する複
数個のレジスタユニットが各々の各ビットが上記各表示
素子と対応する配置となるようマトリックス状に配列さ
れるとともに各レジスタユニットのうちの各同一行のも
のが互いに横列接続されてなる表示レジスタと、その表
示レジスタにより表示する主表示データを記憶する主デ
ータメモリと、上記主表示データを上記表示レジスタに
対し各行毎に導入するとともに該各主表示データをシフ
トパルスにより行方向の上記各レジスタユニットに対し
順次シフトさせる制御部と、上記表示レジスタの各行に
おけるシフト方向の各々の最終段のレジスタユニットの
少なくとも一つの該レジスタユニットとこれに対し前段
のレジスタユニットとの間に設けられた表示切換手段
と、上記主表示データとは異る副表示データを記憶する
副データメモリと、上記表示切換手段を任意のタイミン
グで一定時間切り換えることにより前記副表示データを
該表示切換手段を介し前記最終段のレジスタユニットに
供給するよう制御する割り込み表示制御手段とを備えた
ことを特徴とするドットマトリックス型デスプレイの表
示制御装置。
1. A display panel in which a large number of display elements are arranged in a matrix, and a plurality of register units each having a predetermined bit are arranged in a matrix so that each bit corresponds to each display element. Display registers arranged in a row and having the same row of each register unit connected to each other in a row, a main data memory for storing main display data to be displayed by the display register, and the main display data. A control unit for introducing each main display data into the display register for each row and sequentially shifting each main display data to each register unit in the row direction by a shift pulse, and a final stage in each shift direction in each row of the display register. At least one of the register units and the register unit of the preceding stage Display switching means provided between the sub display data and the sub display memory for storing sub display data different from the main display data, and the sub display data by switching the display switching means for a predetermined time at arbitrary timing. A display control device of a dot matrix type display, comprising: interrupt display control means for controlling to supply to the final stage register unit via the display switching means.
JP10807584A 1984-05-28 1984-05-28 Display controller for Dot Tomato Rix type display Expired - Lifetime JPH0799454B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10807584A JPH0799454B2 (en) 1984-05-28 1984-05-28 Display controller for Dot Tomato Rix type display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10807584A JPH0799454B2 (en) 1984-05-28 1984-05-28 Display controller for Dot Tomato Rix type display

Publications (2)

Publication Number Publication Date
JPS60250393A JPS60250393A (en) 1985-12-11
JPH0799454B2 true JPH0799454B2 (en) 1995-10-25

Family

ID=14475242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10807584A Expired - Lifetime JPH0799454B2 (en) 1984-05-28 1984-05-28 Display controller for Dot Tomato Rix type display

Country Status (1)

Country Link
JP (1) JPH0799454B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2662886B2 (en) * 1988-10-17 1997-10-15 エムケー精工株式会社 Control method and device for lightning display device
JP2662888B2 (en) * 1988-11-16 1997-10-15 エムケー精工株式会社 Lightning display
JPH04179995A (en) * 1990-11-14 1992-06-26 N K B:Kk Information display system
JP2902150B2 (en) * 1991-04-24 1999-06-07 株式会社リコー Paper ejection device
JPH0545783U (en) * 1991-11-18 1993-06-18 三洋電機株式会社 Display device

Also Published As

Publication number Publication date
JPS60250393A (en) 1985-12-11

Similar Documents

Publication Publication Date Title
US5436747A (en) Reduced flicker liquid crystal display
KR100245965B1 (en) Lcd driving device and its method
JP3516840B2 (en) Display device and driving method thereof
US4499459A (en) Drive circuit for display panel having display elements disposed in matrix form
JPH0228873B2 (en)
KR100365500B1 (en) Method of Driving Liquid Crystal Panel in Dot Inversion and Apparatus thereof
JPH11202838A (en) Gate driver circuit and its driving method, and active matrix type liquid crystal display device
US7286107B2 (en) Liquid crystal display
JP3261519B2 (en) Liquid crystal display
JP3957403B2 (en) Liquid crystal display device and driving method thereof
JPH0799454B2 (en) Display controller for Dot Tomato Rix type display
US20030006953A1 (en) Scan driving circuit and driving method for active matrix liquid crystal display
KR880006638A (en) Flat Panel Display
JP3879275B2 (en) Matrix type display device
JP3556062B2 (en) Driving method of liquid crystal panel
JP4318900B2 (en) Game machine
JP2771977B2 (en) Display device
KR100565196B1 (en) Apparatus and method for driving electronic ink display panel
JP2614213B2 (en) Display device
JPH06167940A (en) Controller for display driving
JP4867159B2 (en) Image display device
JP2003108082A (en) Driving method and driving device for liquid crystal display device
CN2240183Y (en) Multi-motor segment drive programmable control indicating turnover billboard
JP3020228B2 (en) Liquid crystal display
JP2000112422A (en) Display controller