JPH0795674B2 - Transistor switching circuit - Google Patents

Transistor switching circuit

Info

Publication number
JPH0795674B2
JPH0795674B2 JP61239925A JP23992586A JPH0795674B2 JP H0795674 B2 JPH0795674 B2 JP H0795674B2 JP 61239925 A JP61239925 A JP 61239925A JP 23992586 A JP23992586 A JP 23992586A JP H0795674 B2 JPH0795674 B2 JP H0795674B2
Authority
JP
Japan
Prior art keywords
transistor
current
voltage
collector
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61239925A
Other languages
Japanese (ja)
Other versions
JPS6394712A (en
Inventor
寛 古野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP61239925A priority Critical patent/JPH0795674B2/en
Publication of JPS6394712A publication Critical patent/JPS6394712A/en
Publication of JPH0795674B2 publication Critical patent/JPH0795674B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明を以下の順序で説明する。DETAILED DESCRIPTION OF THE INVENTION The present invention will be described in the following order.

A 産業上の利用分野 B 発明の概要 C 従来の技術 D 発明が解決しようとする問題点 E 問題点を解決するための手段 F 作用 G 実施例 G−1 構成(第1図) G−2 動作(第1図,第2図) G−3 変形例 H 発明の効果 A 産業上の利用分野 本発明は、ヒステリシス特性を有したトランジスタスイ
ッチング回路に関する。
A Industrial Field B Outline of the Invention C Conventional Technology D Problems to be Solved by the Invention E Means for Solving Problems F Action G Example G-1 Configuration (Fig. 1) G-2 Operation (FIGS. 1 and 2) G-3 Modified Example H Effect of Invention A Field of Industrial Application The present invention relates to a transistor switching circuit having a hysteresis characteristic.

B 発明の概要 本発明は、トランジスタが用いられて構成された、ヒス
テリシス特性を有するスイッチング回路において、夫々
のエミッタが共通の電流源部を介して電源の一端に接続
されて差動構成を形成する第1及び第2のトランジスタ
に対し、各々のコレクタと電源の他端との間に出力電流
値を異にする第1及び第2のカレントミラー部が夫々接
続され、かつ、第2のトランジスタのベースと電源の一
端との間に第1及び第2のカレントミラー部の出力電流
が供給される第1の抵抗素子が接続されるとともに、第
1の抵抗素子そ熱的に連結されて抵抗値が第1の抵抗素
子の抵抗値変化に対応して変化する第2の抵抗素子を含
み、第2の抵抗素子の抵抗値変化に応じて電流源部の電
流値を変化させる電流制御部が接続されて成り、第1の
トランジスタのベースに入力電圧が印加されるととも
に、この第1のトランジスタのコレクタ電流または第2
のトランジスタのベース電圧もしくはコレクタ電流に基
づいて電圧出力もしくは電流出力が導出されるものとな
すことにより、電源電圧の変動や温度変化等の影響が小
とされて、安定に行われるヒステリシス特性動作に基づ
く電圧出力もしくは電流出力が得られるようにしたもの
である。
B. SUMMARY OF THE INVENTION The present invention is a switching circuit having a hysteresis characteristic, which is configured by using a transistor, and each emitter is connected to one end of a power source via a common current source unit to form a differential configuration. First and second current mirror units having different output current values are connected between the collector and the other end of the power source, respectively, and are connected to the first and second transistors, respectively, and A first resistance element, to which the output currents of the first and second current mirror sections are supplied, is connected between the base and one end of the power supply, and the first resistance element is thermally coupled to the resistance value. Includes a second resistance element that changes in response to a change in the resistance value of the first resistance element, and is connected to a current control unit that changes the current value of the current source section in accordance with the change in the resistance value of the second resistance element. It consists of the first Together with the base input voltage of Njisuta is applied, the collector current of the first transistor or the second
By deriving the voltage output or current output based on the base voltage or collector current of the transistor, the influence of power supply voltage fluctuations and temperature changes is reduced, and stable hysteresis characteristic operation is achieved. Based on this, a voltage output or a current output can be obtained.

C 従来の技術 トランジスタのスイッチング動作が利用されて構成され
たヒステリシス特性を有するスイッチング回路として、
例えば、第3図に示される如くに構成されたシュミット
・トリガー回路が広く用いられている。
C Prior Art As a switching circuit having a hysteresis characteristic configured by using the switching operation of a transistor,
For example, a Schmitt trigger circuit configured as shown in FIG. 3 is widely used.

この第3図に示されるシュミット・トリガー回路は、2
個のトランジスタ11及び12を含み、これら2個のトラン
ジスタ11及び12のエミッタには共通抵抗13が接続されて
いる。トランジスタ11のコレクタには負荷抵抗14が接続
されるとともに、抵抗15及びコンデンサ16を介してトラ
ンジスタ12のベースに接続され、トランジスタ12のベー
スは抵抗17を介して接地されている。また、トランジス
タ12のコレクタには、負荷抵抗18が接続されるとともに
出力端子19が設けられている。さらに、トランジスタ11
のベースには、入力端子20が設けられている。なお、負
荷抵抗14の抵抗値は、負荷抵抗18の抵抗値より大とされ
ている。
The Schmitt trigger circuit shown in FIG.
The two transistors 11 and 12 are included, and the common resistor 13 is connected to the emitters of the two transistors 11 and 12. A load resistor 14 is connected to the collector of the transistor 11, and is also connected to the base of the transistor 12 via the resistor 15 and the capacitor 16, and the base of the transistor 12 is grounded via the resistor 17. A load resistor 18 is connected to the collector of the transistor 12 and an output terminal 19 is provided. In addition, transistor 11
An input terminal 20 is provided on the base of the. The resistance value of the load resistor 14 is set to be larger than the resistance value of the load resistor 18.

そして、例えば、入力端子20に印加される電圧Vaが第4
図Aに示される如くに変化するものとすると、電圧Vaが
比較的低いときには、トランジスタ11がオフとされ、ト
ランジスタ12のベースに電源電圧Vccが負荷抵抗14と抵
抗15及び17とで分圧された電圧が印加されて、トランジ
スタ12がオンとされる状態が維持される。それにより、
トランジスタ11及び12のエミッタ電圧Veが、第4図Bに
示される如くに、トランジスタ12のコレクタ電流が共通
抵抗13を流れることにより得られる高いレベルVe1をと
り、このとき、出力端子19に得られる出力電圧Voは、第
4図Cに示される如く、低レベルにある。
Then, for example, if the voltage Va applied to the input terminal 20 is the fourth
If it changes as shown in FIG. A, when the voltage Va is relatively low, the transistor 11 is turned off, and the power supply voltage Vcc is divided by the load resistor 14 and the resistors 15 and 17 at the base of the transistor 12. Voltage is applied and the state in which the transistor 12 is turned on is maintained. Thereby,
The emitter voltage Ve of the transistors 11 and 12 takes a high level Ve 1 obtained by the collector current of the transistor 12 flowing through the common resistor 13 as shown in FIG. The output voltage Vo applied is at a low level, as shown in FIG. 4C.

電圧Vaが上昇していき、レベルVe1よりトランジスタ11
のベース・エミッタ間オン電圧Vbeだけ高いレベルV1
達すると、トランジスタ11がオンとされてそのコレクタ
電圧が低下し、それによってトランジスタ12がオフとさ
れる。このときには、エミッタ電圧Veが、トランジスタ
11のコレクタ電流が共通抵抗13を流れることにより得ら
れる低いレベルVe2をとり、また、出力電圧Voは、電源
電圧Vccに等しい高レベルをとる。その後、電圧Vaが降
下して、レベルVe2よりベース・エミッタ間オン電圧Vbe
だけ高いレベルVe2より低くなると、トランジスタ11が
オフとされ、再び、トランジスタ11がオフでトランジス
タ12がオンの状態に戻り、出力電圧Voが低レベルをとる
ものとなる。
Voltage Va gradually rises, the level Ve 1 transistor 11
When it reaches a level V 1 which is higher than the base-emitter on-voltage Vbe of the transistor, the transistor 11 is turned on and its collector voltage is lowered, whereby the transistor 12 is turned off. At this time, the emitter voltage Ve is
The collector current of 11 has a low level Ve 2 obtained by flowing through the common resistor 13, and the output voltage Vo has a high level equal to the power supply voltage Vcc. After that, the voltage Va drops, and the on-state voltage Vbe between the base and the emitter becomes Vbe from the level Ve 2.
When the level becomes lower than the high level Ve 2 , the transistor 11 is turned off, the transistor 11 is turned off and the transistor 12 is turned on again, and the output voltage Vo becomes low level.

このようにして、入力端子20に印加される電圧Vaがレベ
ルV1より低い状態からレベルV1に達した後、レベルV1
り低いレベルV2より低くなるまでの間において、出力端
子19に高レベルの出力電圧Voが導出され、ヒステリシス
特性動作が得られることになる。
In this manner, during the period from less than the voltage Va level V 1 applied to the input terminal 20 the state after reaching the level V 1, to lower than low level V 2 than the level V 1, the output terminal 19 A high level output voltage Vo is derived, and a hysteresis characteristic operation is obtained.

D 発明が解決しようとする問題点 しかしながら、上述の如くの従来提案されているヒステ
リシス特性を有するスイッチング回路は、スイッチング
電圧レベルであるレベルV1及びV2が電源電圧Vccの変動
や温度変化の影響を受けて容易に変動するものとなり、
そのため、動作の安定性に欠けるという欠点を伴ってい
る。
D Problems to be Solved by the Invention However, in the conventionally proposed switching circuit having the hysteresis characteristic as described above, the levels V 1 and V 2 which are switching voltage levels are influenced by the fluctuation of the power supply voltage Vcc and the temperature change. Will be changed easily,
Therefore, there is a drawback that the operation is not stable.

斯かる点に鑑み、本発明は、複数個のトランジスタが用
いられて構成され、電源電圧の変動や温度変化等の影響
が小となされたもとで行われる安定なヒステリシス特性
動作に基づく電圧出力もしくは電流出力が得られるよう
にされた、トランジスタスイッチング回路を提供するこ
とを目的とする。
In view of such a point, the present invention is configured using a plurality of transistors, voltage output or current based on a stable hysteresis characteristic operation performed under the influence of fluctuations in power supply voltage, temperature changes, etc. It is an object to provide a transistor switching circuit adapted to obtain an output.

E 問題点を解決するための手段 上述の目的を達成すべく、本発明に係るトランジスタス
イッチング回路は、夫々のエミッタが共通接続されて差
動構成を形成する第1及び第2のトランジスタと、第1
のトランジスタのベースに入力電圧を供給する入力端子
と、第1のトランジスタのコレクタ電流または第2のト
ランジスタのベース電圧もしくはコレクタ電流に基づく
電流出力もしくは電圧出力を導出する出力端子と、第1
及び第2のトランジスタの共通接続されたエミッタと電
源の一端との間に接続された電流源部と、第1のトラン
ジスタのコレクタと電源の他端との間に接続された第1
のカレントミラー部と、第2のトランジスタのコレクタ
と電源の他端との間に接続され、第1のカレントミラー
部とは出力電流値を異にする第2のカレントミラー部
と、第2のトランジスタのベースと電源の一端との間に
接続され、第1及び第2のカレントミラー部の出力電流
が供給される第1の抵抗素子とを備え、さらに、第1の
抵抗素子と熱的に連結されて抵抗値が第1の抵抗素子の
抵抗値変化に対応して変化する第2の抵抗素子を含み、
その第2の抵抗素子の抵抗値変化に応じて電流源部の電
流値を変化させる電流制御部が設けられて構成される。
E Means for Solving the Problems In order to achieve the above-mentioned object, a transistor switching circuit according to the present invention comprises a first and a second transistor whose emitters are commonly connected to each other to form a differential structure, and 1
An input terminal for supplying an input voltage to the base of the transistor, an output terminal for deriving a current output or a voltage output based on the collector current of the first transistor or the base voltage or collector current of the second transistor, and
And a current source portion connected between the commonly connected emitter of the second transistor and one end of the power supply, and a first current source connected between the collector of the first transistor and the other end of the power supply.
Of the second current mirror section, which is connected between the collector of the second transistor and the other end of the power supply, and which has an output current value different from that of the first current mirror section, A first resistance element connected between the base of the transistor and one end of the power supply, and supplied with the output currents of the first and second current mirror sections; A second resistance element which is connected and whose resistance value changes in response to a resistance value change of the first resistance element;
A current control unit that changes the current value of the current source unit according to the change in the resistance value of the second resistance element is provided and configured.

F 作用 このように構成される本発明に係るトランジスタスイッ
チング回路にあっては、第1の抵抗素子の抵抗値が変化
するとき、第1の抵抗素子と熱的に連結された第2の抵
抗素子の抵抗値が第1の抵抗素子の抵抗値変化に対応し
て変化し、その第2の抵抗素子の抵抗値の変化により、
電流源部の電流値が、第1の抵抗素子の抵抗値が増大も
しくは減少するときそれに対応して減少もしくは増大せ
しめられる。そして、斯かるもとで、入力端子に入力電
圧が供給されて、出力端子に、第1のトランジスタのコ
レクタ電流または第2のトランジスタのベース電圧もし
くはコレクタ電流に基づく電流出力もしくは電圧出力が
導出される。それにより、第2のトランジスタのベース
に得られる電圧がとる高レベルと低レベルとの差が、電
源電圧の変動や温度変化等に対して安定化され、電源電
圧の変動や温度変化等の影響が小とされた安定はヒステ
リシス特性動作に基づく電圧出力もしくは電流出力が得
られることになる。
In the transistor switching circuit according to the present invention configured as above, when the resistance value of the first resistance element changes, the second resistance element thermally connected to the first resistance element. The resistance value of changes in accordance with the change in the resistance value of the first resistance element, and the change in the resistance value of the second resistance element causes
When the resistance value of the first resistance element increases or decreases, the current value of the current source unit is correspondingly decreased or increased. Then, under such circumstances, an input voltage is supplied to the input terminal, and a current output or voltage output based on the collector current of the first transistor or the base voltage or collector current of the second transistor is derived at the output terminal. It As a result, the difference between the high level and the low level obtained by the voltage obtained at the base of the second transistor is stabilized against the fluctuation of the power supply voltage and the temperature change, and the influence of the fluctuation and the temperature change of the power supply voltage. The stability with a small value means that voltage output or current output based on the hysteresis characteristic operation can be obtained.

G 実施例 G−1 構成(第1図) 第1図は、本発明に係るトランジスタスイッチング回路
の一例を示す。
G Example G-1 Structure (FIG. 1) FIG. 1 shows an example of a transistor switching circuit according to the present invention.

この例においては、NPN形のトランジスタ21及び22が、
夫々のエミッタが共通接続されて差動構成を形成するも
のとして備えられており、これらトランジスタ21及び22
の共通接続されたエミッタが、電流源を形成するNPN形
のトランジスタ23のコレクタ−エミッタ通路を介して接
地されている。トランジスタ21のコレクタと電源ライン
50との間には、PNP形のトランジスタ24がダイオード接
続されて挿入されており、このトランジスタ24とそれに
接続されたPNP形のトランジスタ25とがカレント・ミラ
ー部26を構成している。ここで、トランジスタ24のエミ
ッタ面積とトランジスタ25のエミッタ面積との比がn:m
(n及びmは正整数で、n<m)に選定されており、従
って、トランジスタ25のコレクタ電流は、トランジスタ
24のコレクタ電流のn/mとなる。また、トランジスタ22
のコレクタと電源ライン50との間には、PNP形のトラン
ジスタ27がダイオード接続されて挿入されており、この
トランジスタ27とそれに接続されたPNP形のトランジス
タ28とがカレント・ミラー部29を構成している。ここ
で、トランジスタ27のエミッタ面積とトランジスタ28の
エミッタ面積とは互いに等しく、かつ、例えば、トラン
ジスタ24のエミッタ面積と等しくなるように選定されて
おり、従って、トランジスタ27及び28の夫々のコレクタ
電流は、互いに等しく、かつ、トランジスタ24のコレク
タ電流と等いものとなる。
In this example, the NPN transistors 21 and 22 are
These transistors 21 and 22 are provided so that their respective emitters are connected together to form a differential configuration.
Has their commonly connected emitters grounded through the collector-emitter path of an NPN transistor 23 forming a current source. Transistor 21 collector and power line
A PNP-type transistor 24 is diode-connected and inserted between the transistor 50 and 50, and the transistor 24 and the PNP-type transistor 25 connected thereto form a current mirror section 26. Where the ratio of the emitter area of the transistor 24 and the emitter area of the transistor 25 is n: m
(N and m are positive integers, and n <m). Therefore, the collector current of the transistor 25 is
It is n / m of the collector current of 24. Also, the transistor 22
A PNP-type transistor 27 is diode-connected and inserted between the collector and the power supply line 50, and the transistor 27 and the PNP-type transistor 28 connected to it form a current mirror section 29. ing. Here, the emitter area of the transistor 27 and the emitter area of the transistor 28 are selected to be equal to each other and, for example, equal to the emitter area of the transistor 24. Therefore, the collector currents of the transistors 27 and 28 are , Equal to each other and equal to the collector current of the transistor 24.

カレント・ミラー部26及び29を夫々構成するトランジス
タ25及び28の各々のコレクタは、共にトランジスタ22の
ベースに接続されており、トランジスタ22のベースは、
抵抗30を介して接地されている。そして、トランジスタ
21のベースに入力端子31が設けられるとともに、トラン
ジスタ22のベースに出力端子32が設けられている。
The collectors of the transistors 25 and 28 that form the current mirror units 26 and 29, respectively, are both connected to the base of the transistor 22, and the base of the transistor 22 is
Grounded via resistor 30. And the transistor
An input terminal 31 is provided on the base of 21 and an output terminal 32 is provided on the base of the transistor 22.

また、電流源を形成するトランジスタ23のベースは、ダ
イオード接続されたNPN形のトランジスタ33のコレクタ
−エミッタ通路を介して接地されており、トランジスタ
23のコレクタ−エミッタ通路を流れる電流は、トランジ
スタ33のコレクタ−エミッタ通路を流れる電流に応じた
ものとなる。トランジスタ33の共通接続されたコレクタ
及びベースと電源ライン50との間には、PNP形のトラン
ジスタ34のエミッタ−コレクタ通路が挿入されており、
このトランジスタ34とダイオード接続されたPNP形のト
ランジスタ35とがカレント・ミラー部36を構成してい
る。このカレント・ミラー部36においては、トランジス
タ34のエミッタ面積とトランジスタ35のエミッタ面積と
は互いに等しくなるように選定されており、従って、ト
ランジスタ34及び35の夫々のコレクタ電流は等しくな
る。
The base of the transistor 23 forming the current source is grounded via the collector-emitter path of the diode-connected NPN transistor 33,
The current flowing through the collector-emitter passage of 23 depends on the current flowing through the collector-emitter passage of the transistor 33. Between the commonly connected collector and base of the transistor 33 and the power supply line 50, the emitter-collector passage of the PNP transistor 34 is inserted.
The transistor 34 and the diode-connected PNP transistor 35 form a current mirror section 36. In the current mirror section 36, the emitter area of the transistor 34 and the emitter area of the transistor 35 are selected to be equal to each other, and therefore the collector currents of the transistors 34 and 35 are equal to each other.

トランジスタ35の共通接続されたコレクタ及びベースと
接地電位点間には、NPN形のトランジスタ37のコレクタ
−エミッタ通路と抵抗38とが直列に挿入されている。そ
して、トランジスタ37のベースは、抵抗38の両端間に得
られる電圧と、安定化電圧源39から供給される基準電圧
とを比較する比較器40の出力端に接続されている。これ
ら、トランジスタ37,安定化電圧源39及び比較器40は、
抵抗38の両端間に得られる電圧を、安定化電圧源39から
供給される基準電圧と一定の関係にある定電圧にすべ
く、カレント・ミラー部36を構成するトランジスタ35の
コレクタ電流を制御している。
A collector-emitter path of an NPN transistor 37 and a resistor 38 are inserted in series between the commonly connected collector and base of the transistor 35 and the ground potential point. The base of the transistor 37 is connected to the output terminal of the comparator 40 that compares the voltage obtained across the resistor 38 with the reference voltage supplied from the stabilized voltage source 39. The transistor 37, the regulated voltage source 39 and the comparator 40 are
The collector current of the transistor 35 forming the current mirror unit 36 is controlled so that the voltage obtained across the resistor 38 is a constant voltage having a constant relationship with the reference voltage supplied from the stabilized voltage source 39. ing.

そして、少なくとも抵抗30と抵抗38とは、熱的に連結さ
れており、同一の温度変化状態のもとにおかれる。斯か
る熱的連結は、例えば、抵抗30と抵抗38とが、上述の各
トランジスタと共に集積回路素子化されて、同一の半導
体チップ上に形成されることにより容易に達成される。
Then, at least the resistor 30 and the resistor 38 are thermally connected to each other, and are placed under the same temperature change state. Such thermal connection is easily achieved, for example, by forming the resistance 30 and the resistance 38 together with the above-mentioned transistors into an integrated circuit element and forming them on the same semiconductor chip.

G−2 動作(第1図,第2図) 先ず、上述の如く抵抗30と抵抗38とが、共通の電源ライ
ン50からの電源電圧のもとで用いられ、かつ、同一の温
度変化状態のもとにおかれることにより、電流源を構成
するトランジスタ23のコレクタ−エミッタ通路を流れる
電流Ioが、抵抗30の抵抗値Rの変動に応じて変動し、そ
の変動態様が抵抗値Rの増大もしくは減少に対応して減
少もしくは増大するものとされる。即ち、例えば、電源
電圧の変動あるいは温度変化により抵抗値Rが増大する
ときには、それと同時に抵抗38の抵抗値も増大する。抵
抗38の両端間に得られる電圧は、トランジスタ37,安定
化電圧源39及び比較器40によってカレント・ミラー部36
を構成するトランジスタ35のコレクタ電流が制御される
ことにより一定に維持されるので、抵抗38の抵抗値の増
大に伴って、トランジスタ35のコレクタ電流Iaが減少せ
しめられることになる。このため、トランジスタ35と共
にカレント・ミラー部36を構成するトランジスタ34のコ
レクタ電流Iaも減少せしめられる。このトランジスタ34
のコレクタ電流Iaは、トランジスタ23のベースに接続さ
れたトランジスタ33のコレクタ−エミッタ通路を流れる
ので、その減少に伴って、トランジスタ23のコレクタ−
エミッタ通路を流れる電流Ioが減少する。
G-2 Operation (FIGS. 1 and 2) First, as described above, the resistance 30 and the resistance 38 are used under the power supply voltage from the common power supply line 50, and the same temperature change state is used. As a result, the current Io flowing through the collector-emitter path of the transistor 23 forming the current source fluctuates according to the fluctuation of the resistance value R of the resistor 30, and the fluctuation mode increases or decreases. It is supposed to decrease or increase in response to the decrease. That is, for example, when the resistance value R increases due to the fluctuation of the power supply voltage or the temperature change, the resistance value of the resistor 38 also increases at the same time. The voltage available across resistor 38 is applied to current mirror section 36 by transistor 37, regulated voltage source 39 and comparator 40.
Since the collector current of the transistor 35 forming the transistor is controlled and maintained constant, the collector current Ia of the transistor 35 is reduced as the resistance value of the resistor 38 increases. Therefore, the collector current Ia of the transistor 34 that forms the current mirror section 36 together with the transistor 35 can also be reduced. This transistor 34
The collector current Ia of the transistor 23 flows through the collector-emitter path of the transistor 33 connected to the base of the transistor 23.
The current Io flowing through the emitter passage is reduced.

また、抵抗値Rが減少するときには、上述と同様の動作
のもとに、トランジスタ23のコレクタ−エミッタ通路を
流れる電流Ioが増大する。このようなもとに、例えば、
抵抗値Rが変動するとき、それに応じて電流Ioが変化し
て、抵抗値Rと電流Ioとの積R・Ioが一定に保たれるよ
うに設定される。
When the resistance value R decreases, the current Io flowing through the collector-emitter passage of the transistor 23 increases under the same operation as described above. Under such circumstances, for example,
When the resistance value R fluctuates, the current Io changes accordingly, and the product R · Io of the resistance value R and the current Io is set to be kept constant.

そして、例えば、入力端子31に印加される電圧Viが第2
図Aに示される如くに変化するものとすると、電圧Viが
比較的低いときには、トランジスタ21がオフでトランジ
スタ22がオンとなる状態とされる。これにより、カレン
ト・ミラー部29を構成するトランジスタ27のコレクタ及
びトランジスタ22を通じて、電流源を構成するトランジ
スタ23により設定される電流Ioが流れ、それに伴って、
トランジスタ27と共にカレント・ミラー部29を構成し、
トランジスタ27のコレクタ電流と等しいコレクタ電流を
流すトランジスタ28から、電流Ioが抵抗30に供給され
る。従って、トランジスタ22のベースに得られる電圧Vb
は、第2図Bに示される如くに、抵抗30の抵抗値Rと電
流Ioとの積R・Ioで定められる高レベルVhをとり、この
高レベルVhをとる電圧Vbが、出力端子32に導出される。
Then, for example, if the voltage Vi applied to the input terminal 31 is the second
If it changes as shown in FIG. A, when the voltage Vi is relatively low, the transistor 21 is turned off and the transistor 22 is turned on. As a result, the current Io set by the transistor 23 forming the current source flows through the collector of the transistor 27 forming the current mirror unit 29 and the transistor 22.
A current mirror unit 29 is configured with the transistor 27,
The current Io is supplied to the resistor 30 from the transistor 28 which causes a collector current equal to the collector current of the transistor 27 to flow. Therefore, the voltage Vb obtained at the base of the transistor 22 is
As shown in FIG. 2B, takes a high level Vh determined by the product R · Io of the resistance value R of the resistor 30 and the current Io, and the voltage Vb having this high level Vh is applied to the output terminal 32. Derived.

電圧Viが上昇していき、トランジスタ22のベースにおけ
る電圧VbのレベルVhより若干高いレベルVh′に達する
と、トランジスタ21がオンでトランジスタ22がオフとな
る状態とされる。これにより、カレント・ミラー部26を
構成するトランジスタ24のコレクタ及びトランジスタ21
を通じて、電流源を構成するトランジスタ23により設定
される電流Ioが流れ、それに伴って、トランジスタ24と
共にカレント・ミラー部26を構成し、トランジスタ24の
コレクタ電流のn/mとなるコレクタ電流を流すトランジ
スタ25から、電流Io・n/mが抵抗30に供給される。従っ
て、このとき、トランジスタ22のベースに得られる電圧
Vbは、第2図Bに示される如く、抵抗30の抵抗値Rと電
流Io・n/mとの積R・Io・n/mで定められる低レベルVlを
とり、この低レベルVlをとる電圧Vbが、出力端子32に導
出される。
When the voltage Vi rises and reaches a level Vh ′ that is slightly higher than the level Vh of the voltage Vb at the base of the transistor 22, the transistor 21 is turned on and the transistor 22 is turned off. As a result, the collector of the transistor 24 and the transistor 21 forming the current mirror section 26 are
A current Io set by a transistor 23 forming a current source flows through the transistor 24, and accordingly, a current mirror unit 26 is formed together with the transistor 24, and a collector current that is n / m of the collector current of the transistor 24 flows. From 25, a current Io · n / m is supplied to the resistor 30. Therefore, at this time, the voltage obtained at the base of the transistor 22
As shown in FIG. 2B, Vb takes a low level Vl determined by the product R · Io · n / m of the resistance value R of the resistor 30 and the current Io · n / m, and takes this low level Vl. The voltage Vb is led to the output terminal 32.

その後、電圧Viが降下して、そのときのトランジスタ22
のベースにおける電圧VbのレベルVlより若干高いレベル
Vl′より低くなると、トランジスタ11がオフでトランジ
スタ22がオンとなる状態に戻る。それにより、トランジ
スタ22のベースに得られる電圧Vbは、再び、抵抗30の抵
抗値Rと電流Ioとの積R・Ioで定められる高レベルVhを
とり、高レベルVhをとる電圧Vbが出力端子32に導出され
る。
After that, the voltage Vi drops and the transistor 22 at that time
A level slightly higher than the level Vl of the voltage Vb at the base of
When it becomes lower than Vl ', the transistor 11 is turned off and the transistor 22 is turned on again. As a result, the voltage Vb obtained at the base of the transistor 22 again has a high level Vh determined by the product R · Io of the resistance value R of the resistor 30 and the current Io, and the voltage Vb having the high level Vh is the output terminal. Derived to 32.

このようにして、入力端子31に印加される電圧Viがレベ
ルVh′より低い状態からレベルVh′に達した後、レベル
Vh′以下のレベルVl′より低くなるまでの間におて、出
力端子32に低レベルVlをとる電圧Vbが導出され、ヒステ
リシス特性動作が得られる。
In this way, after the voltage Vi applied to the input terminal 31 reaches the level Vh ′ from the state of being lower than the level Vh ′,
The voltage Vb having the low level Vl is derived at the output terminal 32 until the voltage becomes lower than the level Vl 'below Vh', and the hysteresis characteristic operation is obtained.

斯かるヒステリシス特性動作において、トランジスタ22
のベースに得られる電圧Vbがとる高レベルVhと低レベル
Vlとの差、従って、出力端子32に得られる電圧のレベル
差、即ち、出力電圧レベル差ΔVは、 ΔV=Vh−Vl =R・Io−R・Io・n/m =R・Io・(1−n/m) n/m=k(<1)とおいて、 ΔV=R・Io・(1−k) となる。前述の如く、トランジスタ23のコレクタ−エミ
ッタ通路を流れる電流Ioは、抵抗30の抵抗値Rの変動に
応じて変動し、その変動態様が抵抗値Rの増大もしくは
減少に対応して減少もしくは増大するものとされて、抵
抗値Rと電流Ioとの積が一定に保たれるようにされてい
るので、出力電圧レベル差ΔV=(1−k)・R・Ioは
一定の値とされる。
In such a hysteresis characteristic operation, the transistor 22
High level Vh and low level taken by the voltage Vb obtained at the base of
The difference from Vl, and hence the level difference of the voltage obtained at the output terminal 32, that is, the output voltage level difference ΔV, is ΔV = Vh−Vl = R · Io−R · Io · n / m = R · Io · ( 1-n / m) When n / m = k (<1), ΔV = R · Io · (1-k). As described above, the current Io flowing through the collector-emitter path of the transistor 23 fluctuates according to the fluctuation of the resistance value R of the resistor 30, and the fluctuation mode thereof decreases or increases corresponding to the increase or decrease of the resistance value R. Since the product of the resistance value R and the current Io is kept constant, the output voltage level difference ΔV = (1−k) · R · Io is set to a constant value.

これよりして、電源電圧の変動や温度変化のため抵抗30
の抵抗値Rが変化する場合にも、その影響が極めて小と
された安定な電圧出力が、出力端子32に導出されること
になる。
As a result, the resistance 30
Even when the resistance value R of the above changes, a stable voltage output whose influence is extremely small is led to the output terminal 32.

ここで、入力端子31に印加される電圧Viが上昇していく
時のスイッチングについて、考察する。
Here, switching when the voltage Vi applied to the input terminal 31 rises will be considered.

トランジスタ21がオフで22がオンの状態からトランジス
タ21がオンでトランジスタ22がオフの状態に反転するス
イッチングの過渡期においては、トランジスタ21及び22
の夫々のコレクタ−エミッタ通路に電流が流れるが、入
力端子31に、従って、トランジスタ21のベースに印加さ
れる電圧Viとトランジスタ22のベースにおける電圧Vbと
のレベル差をVd,トランジスタ21のコレクタ−エミッタ
通路を流れる電流をI1,トランジスタ22のコレクタ−エ
ミッタ通路を流れる電流をI2とすると、 I1+I2=Io I2=Io−I1=exp(−Vd/VT) (但し、VTはサーマル・ポテンシャル)とあらわせる。
また、斯かる状態では、抵抗30にトランジスタ25とトラ
ンジスタ27との両者からの電流が供給されるので、 トランジスタ21及び22を含む回路のループゲインGlは、 であらわせ、トランジスタ21がオフでトランジスタ22が
オンの状態からトランジスタ21がオンでトランジスタ22
がオフの状態への反転が生じるのは、即ち、Vdが反転電
圧Vdiとなるのは、ループゲインGlが1となるときであ
るので、 を満足するVdがVdiである。従って、 (1)式の関係を用いて、 という関係が得られる。
In the transitional period of switching, in which the transistor 21 is turned off and the transistor 22 is turned on, the transistor 21 is turned on and the transistor 22 is turned off.
Current flows in the collector-emitter path of each of the transistors, but the level difference between the voltage V i applied to the input terminal 31 and thus to the base of the transistor 21 and the voltage Vb at the base of the transistor 22 is Vd, and the collector of the transistor 21- Assuming that the current flowing through the emitter passage is I 1 and the current flowing through the collector-emitter passage of the transistor 22 is I 2 , I 1 + I 2 = Io It is expressed as I 2 = Io−I 1 = exp (−Vd / V T ), where V T is the thermal potential.
Further, in such a state, the current from both the transistor 25 and the transistor 27 is supplied to the resistor 30, The loop gain Gl of the circuit including the transistors 21 and 22 is The transistor 21 is off and the transistor 22 is on.
Is inverted, that is, Vd becomes the inverted voltage Vdi when the loop gain Gl becomes 1. Vd that satisfies is Vdi. Therefore, using the relation of equation (1), The relationship is obtained.

ここで、exp(Vdi/VT)>>1 とすると、 exp(Vdi/VT) =R・Io・(1−k)/VT =ΔV/VT となる。ΔVは一定であって定数と考えてよく、 Vdi=VT・ln(ΔV/VT) という関係が得られる。Here, if exp (Vdi / V T ) >> 1 then exp (Vdi / V T ) = R · Io · (1-k) / V T = ΔV / V T. ΔV is constant and may be considered as a constant, and the relationship Vdi = V T · ln (ΔV / V T ) is obtained.

VT=kT/q、(kはボルツマン定数,Tは絶対温度,qは電子
の電荷)であるので、このVdiの温度変動による変化分
は、 となる。
Since V T = kT / q, (k is Boltzmann's constant, T is absolute temperature, q is electron charge), the change due to temperature fluctuation of Vdi is Becomes

この(2)式であらわされる変化分を零と置くと、 ln(ΔV/VT)=(1/log e) ≒2.3 ・・・(3) となる。Assuming that the change represented by the equation (2) is zero, ln (ΔV / V T ) = (1 / log e) ≈2.3 (3)

従って、(3)式を満足する出力電圧レベル差ΔVを設
定すれば、反転電圧Vdiの温度変動に起因する変化を極
めて小とすることができることになる。実際にあたって
は、ΔVをVTの略10倍に選定すればよく、VT≒26mVとし
て、ΔV≒260mVとすればよい。出力電圧レベル差ΔV
における260mVという値は、実際の使用において扱易い
値である。
Therefore, by setting the output voltage level difference ΔV that satisfies the expression (3), the change in the inversion voltage Vdi due to the temperature fluctuation can be made extremely small. Indeed In may be selected to [Delta] V to approximately 10 times the V T, as V T ≒ 26 mV, it may be set to [Delta] V ≒ 260 mV. Output voltage level difference ΔV
The value of 260 mV in is a value that is easy to handle in actual use.

このようにして、反転電圧Vdiの温度変動に起因する変
化が極めて小とされることにより、トランジスタ21及び
22におけるスイッチング電圧レベルが、温度変化の影響
が小とされて安定したものとなり、ヒステリシス特性動
作が安定に行われる。
In this way, the change due to the temperature change of the inversion voltage Vdi is made extremely small, so that the transistor 21 and
The switching voltage level at 22 becomes stable because the influence of temperature change is small, and the hysteresis characteristic operation is performed stably.

G−3 変形例 なお、上述の例においては、出力端子32がトランジスタ
22のベースに設けられて、トランジスタ22のベースに得
られる電圧に基づく電圧出力が得られるようにされてい
るが、斯かる出力端子32に代えて、例えば、ベースがト
ランジスタ21もしくは22のコレクタに接続されるととも
にエミッタが電源ライン50に接続されたPNP形のトラン
ジスタを追加し、斯かるトランジスタのコレクタに出力
端子を設けて、トランジスタ21もしくは22のコレクタ電
流に基づく電流出力を得るようにすることもできる。
G-3 Modification Example In the above example, the output terminal 32 is a transistor.
It is provided at the base of the transistor 22 so as to obtain a voltage output based on the voltage obtained at the base of the transistor 22. Instead of such an output terminal 32, for example, the base is the collector of the transistor 21 or 22. To add a PNP-type transistor which is connected and whose emitter is connected to the power supply line 50, and to provide an output terminal at the collector of such a transistor so as to obtain a current output based on the collector current of the transistor 21 or 22. You can also

H 発明の効果 以上の説明から明らかな如く、本発明に係るトランジス
タスイッチング回路によれば、スイッチング動作を行う
一対の差動構成を形成するトランジスタのうちの一方の
ベースに入力電圧が印加されるとともに、この一方のコ
レクタ電流または他方のベースに得られる電圧もしくは
コレクタを流れる電流に基づく電圧出力もしくは電流出
力が導出され、その際、差動構成を形成するトランジス
タのうちの他方のベースに得られる電圧がとる高レベル
と低レベルとの差が、電源電圧の変動や温度変化等に対
して安定化され、それにより、電圧出力もしくは電流出
力が、電源電圧の変動や温度変化等に対して安定化さ
れ、それにより、電圧出力もしくは電流出力が、電源電
圧の変動や温度変化等の影響が小とされた安定なヒステ
リシス特性動作に基づいて得られるものとされる。
H Effect of the Invention As is clear from the above description, according to the transistor switching circuit of the present invention, an input voltage is applied to one base of one of the transistors forming a pair of differential configurations that perform a switching operation. , A voltage output or current output based on the collector current of one of these or the voltage obtained at the base of the other or the current flowing through the collector is derived, and the voltage obtained at the other base of the transistors forming the differential configuration is then derived. The difference between the high level and the low level is stabilized against changes in the power supply voltage or temperature changes, which stabilizes the voltage output or current output against changes in the power supply voltage or temperature changes. As a result, the voltage output or current output has a stable hysteresis that is less affected by fluctuations in power supply voltage, temperature changes, etc. It is those obtained on the basis of the characteristic operation.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明に係るトランジスタスイッチング回路の
一例を示す回路図、第2図は第1図に示される例の動作
説明に供される電圧レベル図、第3図は従来のシュミッ
ト・トリガー回路を示す回路図、第4図は第3図に示さ
れる回路の動作説明に供される電圧レベル図である。 図中、21,22,23,33及び37はNPN形のトランジスタ、26,2
9及び36はカレント・ミラー部、30及び38は抵抗、31は
入力端子、32は出力端子、39は安定化電圧源、40は比較
器である。
FIG. 1 is a circuit diagram showing an example of a transistor switching circuit according to the present invention, FIG. 2 is a voltage level diagram for explaining the operation of the example shown in FIG. 1, and FIG. 3 is a conventional Schmitt trigger circuit. FIG. 4 is a voltage level diagram for explaining the operation of the circuit shown in FIG. In the figure, 21, 22, 23, 33 and 37 are NPN type transistors, 26, 2
9 and 36 are current mirror sections, 30 and 38 are resistors, 31 is an input terminal, 32 is an output terminal, 39 is a regulated voltage source, and 40 is a comparator.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】夫々のエミッタが共通接続されて差動構成
を形成する第1及び第2のトランジスタと、 上記第1のトランジスタのベースに入力電圧を供給する
入力端子と、 上記第1のトランジスタのコレクタ電流または上記第2
のトランジスタのベース電圧もしくはコレクタ電流に基
づく電流出力もしくは電圧出力を導出する出力端子と、 上記第1及び第2のトランジスタの共通接続されたエミ
ッタと電源の一端との間に接続された電流源部と、 上記第1のトランジスタのコレクタと電源の他端との間
に接続された第1のカレントミラー部と、 上記第2のトランジスタのコレクタと上記電源の他端と
の間に接続され、上記第1のカレントミラー部とは出力
電流値を異にする第2のカレントミラー部と、 上記第2のトランジスタのベースと上記電源の一端との
間に接続され、上記第1及び第2のカレントミラー部の
出力電流が供給される第1の抵抗素子と、 該第1の抵抗素子と熱的に連結されて抵抗値が上記第1
の抵抗素子の抵抗値変化に対応して変化する第2の抵抗
素子を含み、該第2の抵抗素子の抵抗値変化に応じて上
記電流源部の電流値を変化させる電流制御部と、 を備えて構成されるトランジスタスイッチング回路。
1. A first and a second transistor having respective emitters connected in common to form a differential structure, an input terminal for supplying an input voltage to a base of the first transistor, and the first transistor. Collector current of the second or above
An output terminal for deriving a current output or a voltage output based on the base voltage or collector current of the transistor, and a current source section connected between the commonly connected emitters of the first and second transistors and one end of the power supply. A first current mirror section connected between the collector of the first transistor and the other end of the power supply; and a first current mirror section connected between the collector of the second transistor and the other end of the power supply, The first current mirror section is connected between a second current mirror section having an output current value different from that of the first current mirror section, a base of the second transistor and one end of the power supply, and the first and second current mirror sections are connected. A first resistance element to which the output current of the mirror portion is supplied, and a first resistance element that is thermally connected to the first resistance element and has a resistance value of the first resistance element.
A current control unit that includes a second resistance element that changes in response to a change in the resistance value of the resistance element, and that changes the current value of the current source section in accordance with the change in the resistance value of the second resistance element. A transistor switching circuit that is equipped with.
JP61239925A 1986-10-08 1986-10-08 Transistor switching circuit Expired - Lifetime JPH0795674B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61239925A JPH0795674B2 (en) 1986-10-08 1986-10-08 Transistor switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61239925A JPH0795674B2 (en) 1986-10-08 1986-10-08 Transistor switching circuit

Publications (2)

Publication Number Publication Date
JPS6394712A JPS6394712A (en) 1988-04-25
JPH0795674B2 true JPH0795674B2 (en) 1995-10-11

Family

ID=17051883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61239925A Expired - Lifetime JPH0795674B2 (en) 1986-10-08 1986-10-08 Transistor switching circuit

Country Status (1)

Country Link
JP (1) JPH0795674B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5889378B1 (en) * 2014-11-14 2016-03-22 三菱電機株式会社 Schmitt trigger circuit and generator control device for vehicle generator

Also Published As

Publication number Publication date
JPS6394712A (en) 1988-04-25

Similar Documents

Publication Publication Date Title
US5229711A (en) Reference voltage generating circuit
US4264873A (en) Differential amplification circuit
JPH04266110A (en) Band-gap reference circuit
JPH05206755A (en) Reference voltage generating circuit
KR100251576B1 (en) Reference voltage generator
JP2001134330A (en) Constant current circuit
JPH0680486B2 (en) Constant voltage circuit
EP0929021A1 (en) Current supply circuit and bias voltage circuit
JPH0795674B2 (en) Transistor switching circuit
JPH10105262A (en) Voltage controlling means having reduced sensitivity against temperature fluctuation
JP2748414B2 (en) Voltage source circuit
JP2729001B2 (en) Reference voltage generation circuit
JPH08185236A (en) Reference voltage generating circuit
JPS6346845B2 (en)
JPS5842886B2 (en) constant voltage device
JPS62182819A (en) Power supply circuit
JPH0546096Y2 (en)
JP4163861B2 (en) Semiconductor device
JP3403054B2 (en) Temperature characteristic correction circuit
JP2629234B2 (en) Low voltage reference power supply circuit
JPH05306958A (en) Temperature detection circuit
JPH0682309B2 (en) Reference voltage generation circuit
JPH05244718A (en) Heat protective apparatus
JP3082247B2 (en) Constant voltage circuit
JPH0247126B2 (en)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term