JPH0795662B2 - Operational amplifier and driving method thereof - Google Patents

Operational amplifier and driving method thereof

Info

Publication number
JPH0795662B2
JPH0795662B2 JP5017977A JP1797793A JPH0795662B2 JP H0795662 B2 JPH0795662 B2 JP H0795662B2 JP 5017977 A JP5017977 A JP 5017977A JP 1797793 A JP1797793 A JP 1797793A JP H0795662 B2 JPH0795662 B2 JP H0795662B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
gate
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5017977A
Other languages
Japanese (ja)
Other versions
JPH06204762A (en
Inventor
博之 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5017977A priority Critical patent/JPH0795662B2/en
Publication of JPH06204762A publication Critical patent/JPH06204762A/en
Publication of JPH0795662B2 publication Critical patent/JPH0795662B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、高精度、高帯域を必要
とされるシステムに用いる演算増幅器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an operational amplifier used in a system requiring high precision and high bandwidth.

【0002】[0002]

【従来の技術】増幅段が一段から構成され、高利得、高
帯域を実現する演算増幅器に於ける差動増幅段として、
出力電圧のスパンが広いことを特徴とするフォールデッ
ドカスコード回路が従来から用いられていた。例えば、
1992年電子情報通信学会春季大会のテクニカルダイ
ジェストのP9〜P15に記載された四柳等による論文
“10ビット・50Mspsパイプライン型CMOSA
/D変換器”に記載された汎用演算増幅器の増幅段には
フォールデッドカスコード回路が用いられている。この
フォールデッドカスコード回路で差動増幅段を構成した
従来の演算増幅器を図2に回路図で示す。本図におい
て、フォールデッドカスコード回路は斜線を施した部分
である。この回路の特徴は、増幅段に生じるミラー容量
を減少させることと、出力スパンを広くとれることにあ
る。
2. Description of the Related Art As a differential amplification stage in an operational amplifier which has a single amplification stage and realizes high gain and high bandwidth,
A folded cascode circuit, which has a wide output voltage span, has been conventionally used. For example,
The paper "10-bit 50Msps pipeline type CMOSA" by Yoyanagi et al., Which was described in P9 to P15 of the technical digest of the 1992 IEICE Spring Conference.
A folded cascode circuit is used in the amplification stage of the general-purpose operational amplifier described in "/ D converter." A conventional operational amplifier in which a differential amplification stage is configured by this folded cascode circuit is shown in the circuit diagram of FIG. In this figure, the folded cascode circuit is the shaded area, which is characterized in that it reduces the Miller capacitance generated in the amplifier stage and allows a wide output span.

【0003】一方、高い出力インピーダンスを可能にす
る定電流回路が、1990年2月のジャーナルオブソリ
ッドステイトサーキッツのP289〜P298に記載さ
れたエドワード・ゼッキンジャー(Eduard・Sa
ckinger)等による「AHigh−Swing,
High−Impedance MOS Cas−co
de Circuit」に記載されている。この定電流
回路はレギュレーテッドカスコード回路(RGC)で構
成されている。レギュレーテッドカスコード回路はフォ
ールデッドカスコード回路に比べて素子を余分に必要と
するが、より大きな出力インピーダンスを有することを
特徴としている。このように、レギュレーテッドカスコ
ード回路は公知であったが、従来は定電流回路として用
いられていた。
On the other hand, a constant current circuit that enables high output impedance is disclosed in Edward Sackinger (Eduard Sa) described in Journal of Solid State Circuits P289-P298 in February 1990.
CKinger) et al. “A High-Swing,
High-Impedance MOS Cas-co
de Circuit ”. This constant current circuit is composed of a regulated cascode circuit (RGC). The regulated cascode circuit requires more elements than the folded cascode circuit, but is characterized by having a larger output impedance. As described above, the regulated cascode circuit has been publicly known, but has conventionally been used as a constant current circuit.

【0004】[0004]

【発明が解決しようとする課題】差動増幅段にフォール
デッドカスコード回路を用いた従来の演算増幅器では、
アクティブロードとしてウィルソンカレントミラー回路
を用いた場合でも帯域を数百MHzに選ぶと、約60d
B程度の利得しか得ることができなかった。また、従来
の演算増幅器では、5V以下の低電圧で駆動すると十分
な利得が得られなかった。そこで、本発明の目的は、利
得の高い演算増幅器を実現するとともに、5V以下の低
い電圧で駆動できる演算増幅器の提供にある。
In the conventional operational amplifier using the folded cascode circuit in the differential amplification stage,
Even if the Wilson current mirror circuit is used as the active load, if the band is selected to be several hundred MHz, it will be about 60d.
I could get only B gain. Further, in the conventional operational amplifier, sufficient gain cannot be obtained when driven at a low voltage of 5 V or less. Therefore, an object of the present invention is to provide an operational amplifier having a high gain and to provide an operational amplifier that can be driven at a low voltage of 5 V or less.

【0005】[0005]

【課題を解決するための手段】前述の課題を解決するた
めに本発明は次の手段を提供する。 本発明の演算増幅器は、1段の差動増幅段からなり、
差動増幅段が1段からなる演算増幅器において、前記差
動増幅段が差動入力回路、並びに第1及び第2のレギュ
レーテッドカスコード回路並びにウイルソンカレントミ
ラー回路等のカレントミラー回路で構成され、前記差動
入力回路は第1及び第2の入力並びに第1及び第2の出
力を有し、前記第1のレギュレーテッドカスコード回路
は、ソースが電源ラインに接続され、ゲートが電圧駆動
されたトランジスタMP1と、前記トランジスタMP1
のドレインにソースが接続されたトランジスタMP5
と、前記トランジスタMP1のドレイン及びソースにゲ
ート及びソースがそれぞれ接続されたトランジスタMP
3からなり、前記第2のレギュレーテッドカスコード回
路は、ソースが電源ラインに接続され、ゲートが電圧駆
動されたトランジスタMP2と、前記トランジスタMP
2のドレインにソースが接続されたトランジスタMP6
と、前記トランジスタMP2のドレイン及びソースにゲ
ート及びソースがそれぞれ接続されたトランジスタMP
4からなり、前記トランジスタMP3のドレインと前記
トランジスタMP5のゲートとは、短絡され、定電流を
供給されており、前記トランジスタMP4のドレインと
前記トランジスタMP6のゲートとは、短絡され、定電
流を供給されており、前記第1及び第2のレギュレーテ
ッドカスコード回路の入力は、前記差動入力回路の第1
及び第2の出力から前記トランジスタMP3のゲート及
び前記トランジスタMP4のゲートにそれぞれ電流変化
として与えられ、前記カレントミラー回路は第1及び第
2の入力並びに1つの出力を有し、前記第1及び第2の
レギュレーテッドカスコード回路の出力は、前記トラン
ジスタMP5のドレイン及び前記トランジスタMP6の
ドレインから前記カレントミラー回路の前記第1及び第
2の入力にそれぞれ電流変化として与えられることを特
徴とする演算増幅器。 差動増幅段が1段からなる演算増幅器の駆動方法にお
いて、前記差動増幅段が差動入力回路、並びに第1及び
第2のレギュレーテッドカスコード回路並びにウイルソ
ンカレントミラー回路等のカレントミラー回路で構成さ
れ、前記差動入力回路は第1及び第2の入力並びに第1
及び第2の出力を有し、前記第1のレギュレーテッドカ
スコード回路は、ソースが電源ラインに接続され、ゲー
トが電圧駆動されたトランジスタMP1と、前記トラン
ジスタMP1のドレインにソースが接続されたトランジ
スタMP5と、前記トランジスタMP1のドレイン及び
ソースにゲート及びソースがそれぞれ接続されたトラン
ジスタMP3からなり、前記第2のレギュレーテッドカ
スコード回路は、ソースが電源ラインに接続され、ゲー
トが電圧駆動されたトランジスタMP2と、前記トラン
ジスタMP2のドレインにソースが接続されたトランジ
スタMP6と、前記トランジスタMP2のドレイン及び
ソースにゲート及びソースがそれぞれ接続されたトラン
ジスタMP4からなり、前記トランジスタMP3のドレ
インと前記トランジスタMP5のゲートとは、短絡さ
れ、定電流を供給されており、前記トランジスタMP4
のドレインと前記トランジスタMP6のゲートとは、短
絡され、定電流を供給されており、前記第1及び第2の
レギュレーテッドカスコード回路の入力は、前記差動入
力回路の第1及び第2の出力から前記トランジスタMP
3のゲート及び前記トランジスタMP4のゲートにそれ
ぞれ電流変化として与えられ、前記カレントミラー回路
は第1及び第2の入力並びに1つの出力を有し、前記第
1及び第2のレギュレーテッドカスコード回路の出力
は、前記トランジスタMP5のドレイン及び前記トラン
ジスタMP6のドレインから前記カレントミラー回路の
前記第1及び第2の入力にそれぞれ電流変化として与え
られる演算増幅器の駆動方法であり、5V以下3V以上
の電源電圧で駆動することを特徴とする演算増幅器の駆
動の方法。
In order to solve the above problems, the present invention provides the following means. The operational amplifier of the present invention comprises one differential amplification stage,
In an operational amplifier having one differential amplification stage, the differential amplification stage includes a differential input circuit, a first and a second regulated cascode circuit, and a current mirror circuit such as a Wilson current mirror circuit. The differential input circuit has first and second inputs and first and second outputs. The first regulated cascode circuit has a source connected to a power supply line and a gate voltage-driven transistor MP1. And the transistor MP1
MP5 with source connected to drain
And a transistor MP having a gate and a source connected to the drain and the source of the transistor MP1, respectively.
The second regulated cascode circuit includes a transistor MP2 whose source is connected to a power supply line and whose gate is voltage-driven, and said transistor MP2.
Transistor MP6 with source connected to drain of 2
And a transistor MP whose gate and source are connected to the drain and source of the transistor MP2, respectively.
4, the drain of the transistor MP3 and the gate of the transistor MP5 are short-circuited and supplied with a constant current, and the drain of the transistor MP4 and the gate of the transistor MP6 are short-circuited and supplied with a constant current. The inputs of the first and second regulated cascode circuits are the first of the differential input circuits.
And a second output to the gate of the transistor MP3 and the gate of the transistor MP4, respectively, as a current change, the current mirror circuit has first and second inputs and one output, and the first and second outputs are provided. The output of the regulated cascode circuit of No. 2 is given as a current change from the drain of the transistor MP5 and the drain of the transistor MP6 to the first and second inputs of the current mirror circuit, respectively. In a method of driving an operational amplifier having one differential amplification stage, the differential amplification stage is composed of a differential input circuit, and first and second regulated cascode circuits and a current mirror circuit such as a Wilson current mirror circuit. And the differential input circuit includes first and second inputs and a first input.
And a second output, the first regulated cascode circuit includes a transistor MP1 having a source connected to a power supply line and a gate having a voltage driven, and a transistor MP5 having a source connected to a drain of the transistor MP1. And a transistor MP3 having a gate and a source connected to the drain and the source of the transistor MP1, respectively. In the second regulated cascode circuit, the source is connected to a power supply line and the gate is driven by a voltage MP2. , A transistor MP6 having a source connected to the drain of the transistor MP2 and a transistor MP4 having a gate and a source connected to the drain and source of the transistor MP2, respectively. The gate of the static MP5, are short-circuited, are supplied with constant current, said transistor MP4
And the gate of the transistor MP6 are short-circuited and supplied with a constant current, and the inputs of the first and second regulated cascode circuits are the first and second outputs of the differential input circuit. From the transistor MP
The current mirror circuit has first and second inputs and one output, and the outputs of the first and second regulated cascode circuits are provided to the gate of the transistor MP4 and the gate of the transistor MP4, respectively. Is a driving method of the operational amplifier which is given as a current change from the drain of the transistor MP5 and the drain of the transistor MP6 to the first and second inputs of the current mirror circuit, respectively. A method for driving an operational amplifier characterized by driving.

【0006】[0006]

【作用】差動増幅段にレギュレーテッドカスコード回路
を用いるという本発明の構成によれば、差動増幅段の出
力インピーダンスを増加することができる。また、本演
算増幅器を低電圧駆動することで、出力インピーダンス
を従来の回路構成に比べてより効果的に増大させること
ができる。
According to the structure of the present invention in which the regulated cascode circuit is used in the differential amplification stage, the output impedance of the differential amplification stage can be increased. Further, by driving the operational amplifier at a low voltage, the output impedance can be more effectively increased as compared with the conventional circuit configuration.

【0007】[0007]

【実施例】図1は本発明の一実施例の回路図である。こ
の実施例では、差動増幅段が1段であって、2つのレギ
ュレーテッドカスコード回路で構成されている。図1に
おいて斜線で囲まれた部分がレギュレーテッドカスコー
ド回路1であり、差動構成になっている。2つのレギュ
レーテッドカスコード回路を有する差動増幅段はシング
ルエンドの増幅部を構成している。これら2つのレギュ
レーテッドカスコード回路において互いに対応する素子
は等しい電気的特性を有している。2はウィルソンカレ
ントミラー回路であり、レギュレーテッドカスコード回
路のアクティブロードとして用いている。この実施例に
おける入力段はnチャンネルのトランジスタMN1及び
MN2で構成されている。また、定電流源以外の部分の
レギュレーテッドカスコード回路のトランジスタはpチ
ャネルである。図3(a)にレギュレーテッドカスコー
ド回路を示し、同図(b)にその等価回路を示す。図中
に示したr及びgm はトランジスタの出力インピーダン
ス及び相互コンダクタンスをそれぞれ表わしている。図
中に示したトランジスタT1 ,T2 ,T3 ,T4の添え
字と同じ添え字を付して該トランジスタの出力インピー
ダンスrをr01,r02,r03,r04とそれぞれ表わし、
図3の演算増幅器の出力インピーダンスR r を計算する
と、 Rr ≒r020304m2m4 (1) と表わすことができる。また、図4(a)に示したフォ
ールデッドカスコード回路と同図(b)に示した等価回
路を用いて出力インピーダンスRf を計算すると、 Rf ≒r0204m4 (2) と表わすことができる。各トランジスタの出力インピー
ダンスrと相互コンダクタンスgm が等しいとすると
(1),(2)式より、レギュレーテッドカスコード回
路を用いることによって出力インピーダンスをrgm
大きくとることが可能である。増幅器の利得は、入力段
トランジスタの相互コンダクタンスと増幅段の出力イン
ピーダンスとの積で与えられることから、図1のように
レギュレーテッドカスコード回路を用いることによって
全体の利得を増大させることができる。
FIG. 1 is a circuit diagram of an embodiment of the present invention. This
In one embodiment, there is one differential amplification stage and two
It is composed of a circuitized cascode circuit. In Figure 1
The area surrounded by diagonal lines is regulated cascode
The circuit 1 has a differential structure. Two rules
Differential amplifier stage with a rated cascode circuit is
It constitutes the amplification part of the ruend. These two regulations
Corresponding elements in a rated cascode circuit
Have equal electrical properties. 2 is Wilson Carre
It is a non-mirror circuit and regulated cascode times
It is used as an active road. In this example
The input stage is an n-channel transistor MN1 and
It is composed of MN2. Also, for parts other than the constant current source
The transistor of the regulated cascode circuit is p
It is a channel. The regulated cascode is shown in Fig. 3 (a).
FIG. 2B shows an equivalent circuit. In the figure
R and g shown inmIs the output impedance of the transistor
And transconductance, respectively. Figure
Transistor T shown inside1, T2, T3, TFourWith
The output impedance of the transistor with the same subscript
Dance r to r01, R02, R03, R04Respectively,
Output impedance R of the operational amplifier of FIG. rCalculate
And Rr≒ r02r03r04gm2gm4 It can be expressed as (1). In addition, as shown in FIG.
The equivalent circuit of the folded cascode circuit shown in FIG.
Output impedance RfIs calculated as Rf≒ r02r04gm4 It can be expressed as (2). Output impedance of each transistor
Dance r and mutual conductance gmAre equal
From the equations (1) and (2), the regulated cascode times
Output impedance by using a pathmDouble
It can be large. The gain of the amplifier is the input stage
Transistor transconductance and amplifier output output
Since it is given by the product of the pedestal, as shown in Fig. 1.
By using a regulated cascode circuit
The overall gain can be increased.

【0008】なお、図1の実施例では入力段トランジス
タをnチャネルとしたが、npnトランジスタでもよ
い。また、レギュレーテッドカスコード回路のトランジ
スタをpチャネルとしたが、pnpトランジスタとして
も差し支えない。さらに、入力段トランジスタをpチャ
ネル又はpnpとし、レギュレーテッドカスコード回路
のトランジスタをnチャネル又はnpnとしても差し支
えない。但し、レギュレーテッドカスコード回路におけ
る定電流源のトランジスタには格別な制限はない。
Although the input stage transistor is an n-channel in the embodiment shown in FIG. 1, it may be an npn transistor. Although the transistor of the regulated cascode circuit is a p-channel transistor, it may be a pnp transistor. Further, the input stage transistor may be a p-channel or pnp, and the transistor of the regulated cascode circuit may be an n-channel or npn. However, there is no particular limitation on the transistor of the constant current source in the regulated cascode circuit.

【0009】次に、図1の演算増幅器を低電圧駆動する
場合について説明する。一般的に演算増幅器を低電圧駆
動すると図示しない電源部の基準電圧が低下し、各支路
を流れる電流Iが減少する。
Next, a case where the operational amplifier of FIG. 1 is driven at a low voltage will be described. Generally, when the operational amplifier is driven at a low voltage, the reference voltage of the power supply unit (not shown) is lowered and the current I flowing through each branch is reduced.

【0010】他方、(1),(2)式で示したようにレ
ギュレーテッドカスコード回路の出力インピーダンスが
フォールデッドカスコード回路の出力インピーダンスに
比べてrgm 倍大きくなる。ここで、トランジスタの出
力インピーダンスr、相互コンダクタンスgm はそれぞ
れドレイン電流Iに対して1/I,√Iの関係にあるの
で、電源電圧が低下して電流Iが小さくなるとレギュレ
ーテッドカスコード回路とフォールデッドカスコード回
路の出力インピーダンスの比は1/√Iの割合で開き、
出力インピーダンスが増大する。先に述べたように、増
幅器の利得は入力段トランジスタの相互コンダクタンス
と増幅段の出力インピーダンスの積で与えられるので、
本駆動方法によって従来のフォールデッドカスコード回
路を用いた場合に比べて飛躍的に利得を増大させること
ができる。図1の演算増幅器は3〜5Vで駆動すること
により、5V以上の電圧で駆動するときよりも出力イン
ピーダンスを増大することができた。
On the other hand, as shown by the equations (1) and (2), the output impedance of the regulated cascode circuit becomes rg m times larger than the output impedance of the folded cascode circuit. Here, since the output impedance r and the transconductance g m of the transistor are respectively 1 / I and √I with respect to the drain current I, when the power supply voltage is lowered and the current I is reduced, the regulated cascode circuit and the fall cascode circuit are generated. The output impedance ratio of the dead cascode circuit opens at a ratio of 1 / √I,
The output impedance increases. As mentioned above, the gain of the amplifier is given by the product of the transconductance of the input stage transistor and the output impedance of the amplification stage.
With this driving method, the gain can be dramatically increased as compared with the case where the conventional folded cascode circuit is used. By driving the operational amplifier of FIG. 1 at 3 to 5 V, the output impedance could be increased more than when driven at a voltage of 5 V or higher.

【0011】[0011]

【発明の効果】以上に説明したように、本発明の差動増
幅器では、高い出力インピーダンスを得ることができる
から、数百MHzの周波数帯域でも利得80dB以上の
高利得を容易に実現することができるという効果があ
る。また、本発明の演算増幅器を3〜5Vという低電圧
で駆動することによって上記効果を増大させるという効
果がある。
As described above, in the differential amplifier of the present invention, a high output impedance can be obtained, so that a high gain of 80 dB or more can be easily realized even in the frequency band of several hundred MHz. The effect is that you can do it. Further, there is an effect that the above effect is increased by driving the operational amplifier of the present invention at a low voltage of 3 to 5V.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例の回路図。FIG. 1 is a circuit diagram of a first embodiment of the present invention.

【図2】従来例の演算増幅器の回路図。FIG. 2 is a circuit diagram of a conventional operational amplifier.

【図3】レギュレーテッドカスコード回路の回路図及び
等価回路図。
FIG. 3 is a circuit diagram and an equivalent circuit diagram of a regulated cascode circuit.

【図4】フォールデッドカスコード回路の回路図及び等
価回路図。
FIG. 4 is a circuit diagram and an equivalent circuit diagram of a folded cascode circuit.

【符号の説明】[Explanation of symbols]

1 レギュレーテッドカスコード回路 2 ウィルソンカレントミラー回路 3 フォールデッドカスコード回路 1 regulated cascode circuit 2 Wilson current mirror circuit 3 folded cascode circuit

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】差動増幅段が1段からなる演算増幅器にお
いて、 前記差動増幅段が差動入力回路、並びに第1及び第2の
レギュレーテッドカスコード回路並びにウイルソンカレ
ントミラー回路等のカレントミラー回路で構成され、 前記差動入力回路は第1及び第2の入力並びに第1及び
第2の出力を有し、 前記第1のレギュレーテッドカスコード回路は、ソース
が電源ラインに接続され、ゲートが電圧駆動されたトラ
ンジスタMP1と、前記トランジスタMP1のドレイン
にソースが接続されたトランジスタMP5と、前記トラ
ンジスタMP1のドレイン及びソースにゲート及びソー
スがそれぞれ接続されたトランジスタMP3からなり、 前記第2のレギュレーテッドカスコード回路は、ソース
が電源ラインに接続され、ゲートが電圧駆動されたトラ
ンジスタMP2と、前記トランジスタMP2のドレイン
にソースが接続されたトランジスタMP6と、前記トラ
ンジスタMP2のドレイン及びソースにゲート及びソー
スがそれぞれ接続されたトランジスタMP4からなり、 前記トランジスタMP3のドレインと前記トランジスタ
MP5のゲートとは、短絡され、定電流を供給されてお
り、 前記トランジスタMP4のドレインと前記トランジスタ
MP6のゲートとは、短絡され、定電流を供給されてお
り、 前記第1及び第2のレギュレーテッドカスコード回路の
入力は、前記差動入力回路の第1及び第2の出力から前
記トランジスタMP3のゲート及び前記トランジスタM
P4のゲートにそれぞれ電流変化として与えられ、 前記カレントミラー回路は第1及び第2の入力並びに1
つの出力を有し、 前記第1及び第2のレギュレーテッドカスコード回路の
出力は、前記トランジスタMP5のドレイン及び前記ト
ランジスタMP6のドレインから前記カレントミラー回
路の前記第1及び第2の入力にそれぞれ電流変化として
与えられることを特徴とする演算増幅器。
1. An operational amplifier having one differential amplification stage, wherein the differential amplification stage is a differential input circuit, and current mirror circuits such as first and second regulated cascode circuits and a Wilson current mirror circuit. The differential input circuit has first and second inputs and first and second outputs, and the first regulated cascode circuit has a source connected to a power supply line and a gate connected to a voltage. The second regulated cascode includes a driven transistor MP1, a transistor MP5 having a source connected to the drain of the transistor MP1, and a transistor MP3 having a gate and a source connected to the drain and the source of the transistor MP1, respectively. The circuit has a source connected to the power supply line and a gate driven by voltage. Transistor MP2, a transistor MP6 whose source is connected to the drain of the transistor MP2, and a transistor MP4 whose gate and source are connected to the drain and source of the transistor MP2, respectively. The drain of the transistor MP3 and the transistor MP4 The gate of MP5 is short-circuited and supplied with a constant current, the drain of the transistor MP4 and the gate of the transistor MP6 are short-circuited and supplied with a constant current, and the first and second regulators are connected. The input of the Ted cascode circuit is the gate of the transistor MP3 and the transistor M from the first and second outputs of the differential input circuit.
The current mirror circuit is supplied to the gate of P4 as a current change, and the current mirror circuit has first and second inputs and 1
Two outputs, the outputs of the first and second regulated cascode circuits change currents from the drains of the transistors MP5 and MP6 to the first and second inputs of the current mirror circuit, respectively. An operational amplifier characterized by being provided as.
【請求項2】 差動増幅段が2つのレギュレーテッドカ
スコード回路を有するシングルエンドの増幅部から構成
されることを特徴とする請求項1に記載の演算増幅器。
2. The operational amplifier according to claim 1, wherein the differential amplification stage includes a single-ended amplification section having two regulated cascode circuits.
【請求項3】 前記2つのレギュレーテッドカスコード
回路において互いに対応する素子が等しい電気的特性を
有することを特徴とする請求項2に記載の演算増幅器。
3. The operational amplifier according to claim 2, wherein elements corresponding to each other in the two regulated cascode circuits have the same electric characteristics.
【請求項4】 入力段がnチャンネル又はnpnトラン
ジスタで構成され、レギュレーテッドカスコード回路を
構成する定電流源以外のトランジスタがpチャネル又は
pnpトランジスタで構成されることを特徴とする請求
項1に記載の演算増幅器。
4. The input stage is constituted by an n-channel or npn transistor, and the transistors other than the constant current source constituting the regulated cascode circuit are constituted by p-channel or pnp transistors. Operational amplifier.
【請求項5】 入力段がpチャネル又はpnpトランジ
スタで構成され、レギュレーテッドカスコード回路を構
成する定電流源以外のトランジスタがnチャネル又はn
pnトランジスタで構成されることを特徴とする請求項
1に記載の演算増幅器。
5. The input stage is composed of a p-channel or pnp transistor, and the transistors other than the constant current source forming the regulated cascode circuit are n-channel or n-channel.
The operational amplifier according to claim 1, wherein the operational amplifier is formed of a pn transistor.
【請求項6】差動増幅段が1段からなる演算増幅器にお
いて、 前記差動増幅段が差動入力回路、並びに第1及び第2の
レギュレーテッドカスコード回路並びにウイルソンカレ
ントミラー回路等のカレントミラー回路で構成され、 前記差動入力回路は第1及び第2の入力並びに第1及び
第2の出力を有し、 前記第1のレギュレーテッドカスコード回路は、ソース
が電源ラインに接続され、ゲートが電圧駆動されたトラ
ンジスタMP1と、前記トランジスタMP1のドレイン
にソースが接続されたトランジスタMP5と、前記トラ
ンジスタMP1のドレイン及びソースにゲート及びソー
スがそれぞれ接続されたトランジスタMP3からなり、 前記第2のレギュレーテッドカスコード回路は、ソース
が電源ラインに接続され、ゲートが電圧駆動されたトラ
ンジスタMP2と、前記トランジスタMP2のドレイン
にソースが接続されたトランジスタMP6と、前記トラ
ンジスタMP2のドレイン及びソースにゲート及びソー
スがそれぞれ接続されたトランジスタMP4からなり、 前記トランジスタMP3のドレインと前記トランジスタ
MP5のゲートとは、短絡され、定電流を供給されてお
り、 前記トランジスタMP4のドレインと前記トランジスタ
MP6のゲートとは、短絡され、定電流を供給されてお
り、 前記第1及び第2のレギュレーテッドカスコード回路の
入力は、前記差動入力回路の第1及び第2の出力から前
記トランジスタMP3のゲート及び前記トランジスタM
P4のゲートにそれぞれ電流変化として与えられ、 前記カレントミラー回路は第1及び第2の入力並びに1
つの出力を有し、 前記第1及び第2のレギュレーテッドカスコード回路の
出力は、前記トランジスタMP5のドレイン及び前記ト
ランジスタMP6のドレインから前記カレントミラー回
路の前記第1及び第2の入力にそれぞれ電流変化として
与えられる演算増幅器の駆動方法において、 5V以下3V以上の電源電圧で駆動することを特徴とす
る演算増幅器の駆動の方法。
6. An operational amplifier having one differential amplification stage, wherein the differential amplification stage is a differential input circuit, and current mirror circuits such as first and second regulated cascode circuits and a Wilson current mirror circuit. The differential input circuit has first and second inputs and first and second outputs, and the first regulated cascode circuit has a source connected to a power supply line and a gate connected to a voltage. The second regulated cascode includes a driven transistor MP1, a transistor MP5 having a source connected to the drain of the transistor MP1, and a transistor MP3 having a gate and a source connected to the drain and the source of the transistor MP1, respectively. The circuit has a source connected to the power supply line and a gate driven by voltage. Transistor MP2, a transistor MP6 whose source is connected to the drain of the transistor MP2, and a transistor MP4 whose gate and source are connected to the drain and source of the transistor MP2, respectively. The drain of the transistor MP3 and the transistor MP4 The gate of MP5 is short-circuited and supplied with a constant current, the drain of the transistor MP4 and the gate of the transistor MP6 are short-circuited and supplied with a constant current, and the first and second regulators are connected. The input of the Ted cascode circuit is the gate of the transistor MP3 and the transistor M from the first and second outputs of the differential input circuit.
The current mirror circuit is supplied to the gate of P4 as a current change, and the current mirror circuit has first and second inputs and 1
Two outputs, the outputs of the first and second regulated cascode circuits change currents from the drains of the transistors MP5 and MP6 to the first and second inputs of the current mirror circuit, respectively. The method for driving an operational amplifier according to claim 1, characterized in that the operational amplifier is driven by a power supply voltage of 5 V or less and 3 V or more.
JP5017977A 1993-01-08 1993-01-08 Operational amplifier and driving method thereof Expired - Lifetime JPH0795662B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5017977A JPH0795662B2 (en) 1993-01-08 1993-01-08 Operational amplifier and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5017977A JPH0795662B2 (en) 1993-01-08 1993-01-08 Operational amplifier and driving method thereof

Publications (2)

Publication Number Publication Date
JPH06204762A JPH06204762A (en) 1994-07-22
JPH0795662B2 true JPH0795662B2 (en) 1995-10-11

Family

ID=11958789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5017977A Expired - Lifetime JPH0795662B2 (en) 1993-01-08 1993-01-08 Operational amplifier and driving method thereof

Country Status (1)

Country Link
JP (1) JPH0795662B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232239A (en) * 2001-02-01 2002-08-16 Akita Kaihatsu Center Ard:Kk Operational amplifier
JP2006279487A (en) * 2005-03-29 2006-10-12 Mitsumi Electric Co Ltd Amplifier circuit
JP2007274428A (en) * 2006-03-31 2007-10-18 Thine Electronics Inc Analog multiplexer
KR101457559B1 (en) * 2013-04-19 2014-11-06 연세대학교 산학협력단 Low noise amplifier
JP6230903B2 (en) * 2013-12-25 2017-11-15 パナソニック株式会社 Low noise amplifier

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEEJOURNALOFSOLID−STATECIRCUITS〜25!1(1990−2)P.289−298
IEEETRANSACTIONSONCIRCUITSANDSYSTEM〜37!5(1990−5)P.644−646

Also Published As

Publication number Publication date
JPH06204762A (en) 1994-07-22

Similar Documents

Publication Publication Date Title
US4829266A (en) CMOS power operational amplifier
US6566961B2 (en) Wide-band single-ended to differential converter in CMOS technology
CA1206217A (en) Differential operational amplifier with common mode feedback
EP0259879A2 (en) Operational amplifier circuit having wide operating range
US6329849B1 (en) Apparatus and method for converting differential voltage to fully balanced currents
US5475339A (en) Op amp with rail to rail output swing and employing an improved current mirror circuit
US4484148A (en) Current source frequency compensation for a CMOS amplifier
US5130666A (en) Balanced microphone preamplifier in cmos technology
US6300834B1 (en) High performance intermediate stage circuit for a rail-to-rail input/output CMOS operational amplifier
WO2000020942A1 (en) Current mirror utilizing amplifier to match operating voltages of input and output transconductance devices
US4667164A (en) Frequency response amplifier
US5990741A (en) Variable gain amplifier
JP3410704B2 (en) High speed current mirror circuit and method
CA2295840A1 (en) A high speed and high gain operational amplifier
US5032797A (en) Differential input stage having improved common mode rejection
US20090302947A1 (en) Semiconductor device
US5113147A (en) Wide-band differential amplifier using gm-cancellation
US6414552B1 (en) Operational transconductance amplifier with a non-linear current mirror for improved slew rate
JPH0795662B2 (en) Operational amplifier and driving method thereof
US5424681A (en) Wide range operational amplifier
US6933784B2 (en) Output stage for high gain and low distortion operational amplifier
US4761615A (en) Voltage repeater circuit with low harmonic distortion for loads with a resistive component
US6642793B2 (en) Differential current mirror system and method
US5783954A (en) Linear voltage-to-current converter
JPH10163848A (en) Operational amplifier input stage

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071011

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081011

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091011

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091011

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101011

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111011

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121011

Year of fee payment: 17

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131011

Year of fee payment: 18

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131011

Year of fee payment: 18