JP2007274428A - Analog multiplexer - Google Patents
Analog multiplexer Download PDFInfo
- Publication number
- JP2007274428A JP2007274428A JP2006098606A JP2006098606A JP2007274428A JP 2007274428 A JP2007274428 A JP 2007274428A JP 2006098606 A JP2006098606 A JP 2006098606A JP 2006098606 A JP2006098606 A JP 2006098606A JP 2007274428 A JP2007274428 A JP 2007274428A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- terminal
- input
- power supply
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
Abstract
Description
本発明は、アナログマルチプレクサに関するものである。 The present invention relates to an analog multiplexer.
複数の信号を受けて、そのうちの何れかの信号を選択出力するマルチプレクサが知られている。特許文献１には、複数のユニティゲインアンプと、これら複数のユニティゲインアンプの出力端子にそれぞれ接続された一端を有する複数のスイッチと、複数のスイッチの他端に入力端子が接続されたポストアンプとを備えるアナログマルチプレクサが記載されている。
ところで、アナログマルチプレクサは、複数のアナログ入力信号を取り扱うため、入力するアナログ信号の数に応じて回路規模が大きくなる。このアナログマルチプレクサを半導体基板上に実現する集積回路においては、回路規模がコストに直結するため、小型に実装可能な回路構成が望まれる。また、アナログマルチプレクサでは、出力信号の波形歪みの低減が望まれている。しかしながら、特許文献１に記載のアナログマルチプレクサでは、複数の入力信号ごとにユニティゲインアンプが用いられ、更に出力段にポストアンプが用いられているので、小型化が困難であり、ユニティゲインアンプ及びポストアンプの能動回路に起因する出力信号の波形歪みの低減が困難である。 Incidentally, since the analog multiplexer handles a plurality of analog input signals, the circuit scale increases according to the number of analog signals to be input. In an integrated circuit that realizes this analog multiplexer on a semiconductor substrate, the circuit scale is directly linked to the cost, so a circuit configuration that can be mounted in a small size is desired. In analog multiplexers, it is desired to reduce waveform distortion of output signals. However, in the analog multiplexer described in Patent Document 1, since a unity gain amplifier is used for each of a plurality of input signals and a post amplifier is used for an output stage, it is difficult to reduce the size. It is difficult to reduce the waveform distortion of the output signal caused by the active circuit of the amplifier.
そこで、本発明は、小型化および出力信号の波形歪みの低減が可能なアナログマルチプレクサを提供することを課題としている。 SUMMARY OF THE INVENTION An object of the present invention is to provide an analog multiplexer that can be downsized and reduce waveform distortion of an output signal.
本発明のアナログマルチプレクサは、Ｎ個の主入力端子（Ｎは２以上の整数）に入力される入力信号のうちの何れか一つを主出力端子に選択的に出力する。 The analog multiplexer of the present invention selectively outputs any one of input signals input to N main input terminals (N is an integer of 2 or more) to the main output terminal.
本発明の第１のアナログマルチプレクサは、（ａ）Ｎ個の主入力端子にそれぞれ接続された第１の入力端子、主出力端子に電気的に接続された第２の入力端子および出力端子をそれぞれ有するＮ個の増幅部と、（ｂ）Ｎ個の増幅部の出力端子にそれぞれ接続された入力端子、および主出力端子に接続された出力端子をそれぞれ有するＮ個のスイッチ部と、（ｃ）Ｎ個の増幅部の出力端子と第１の電源線との間にそれぞれ接続されるＮ個の負荷部と、（ｄ）Ｎ個のスイッチ部の出力端子と第２の電源線との間に接続される共通負荷部とを備えている。 The first analog multiplexer of the present invention includes: (a) a first input terminal connected to each of N main input terminals, a second input terminal electrically connected to the main output terminal, and an output terminal; And (b) N switch units each having an input terminal connected to the output terminals of the N amplifier units and an output terminal connected to the main output terminal, and (c) N load units respectively connected between the output terminals of the N amplification units and the first power supply line; and (d) between the output terminals of the N switch units and the second power supply line. And a common load section to be connected.
なお、この第１のアナログマルチプレクサの主出力端子は、Ｎ個の増幅部の第２の入力端子に直接接続されていてもよいし、フィードバック抵抗を介して電気的に接続されていてもよい。 Note that the main output terminal of the first analog multiplexer may be directly connected to the second input terminals of the N amplifying units, or may be electrically connected via a feedback resistor.
この第１のアナログマルチプレクサでは、ｎ番目のスイッチ部（ｎは１以上Ｎ以下の整数）をオン状態とすると、ｎ番目の主入力端子に入力される入力信号がｎ番目の増幅部およびｎ番目のスイッチ部を介して主出力端子に選択的に出力される。 In the first analog multiplexer, when the n-th switch unit (n is an integer of 1 to N) is turned on, the input signal input to the n-th main input terminal is the n-th amplifier unit and the n-th amplifier unit. Is selectively output to the main output terminal via the switch section.
この第１のアナログマルチプレクサによれば、ｎ番目のスイッチ部がオン状態のとき、共通負荷部がｎ番目の負荷部と共にｎ番目の増幅部の負荷として機能するので、Ｎ個の増幅部は負荷の一部である共通負荷部を共有している。また、この第１のアナログマルチプレクサによれば、主出力端子がＮ個の増幅部の第２の入力端子に電気的に接続されているので、Ｎ個の増幅部はフィードバック経路を共有している。したがって、この第１のアナログマルチプレクサによれば、小型化が可能である。 According to the first analog multiplexer, when the n-th switch unit is in the ON state, the common load unit functions as a load of the n-th amplification unit together with the n-th load unit. Share a common load that is part of Further, according to the first analog multiplexer, since the main output terminal is electrically connected to the second input terminals of the N amplification units, the N amplification units share a feedback path. . Therefore, the first analog multiplexer can be miniaturized.
また、この第１のアナログマルチプレクサは、ｎ番目のスイッチ部がオン状態のとき、ｎ番目の増幅部、ｎ番目の負荷部、ｎ番目のスイッチ部および共通負荷部によって利得が大きい折り返しカスコード増幅回路を構成する。したがって、この第１のアナログマルチプレクサによれば、スイッチ部を増幅回路の内部に含む１つの負帰還増幅回路を構成するので、出力信号の波形歪みを低減することが可能である。 The first analog multiplexer includes a folded cascode amplifier circuit having a large gain due to the nth amplifier, the nth load, the nth switch, and the common load when the nth switch is on. Configure. Therefore, according to the first analog multiplexer, since one negative feedback amplifier circuit including the switch unit in the amplifier circuit is configured, it is possible to reduce the waveform distortion of the output signal.
本発明の第２のアナログマルチプレクサは、（ａ）Ｎ個の主入力端子にそれぞれ接続された第１の入力端子、主出力端子に電気的に接続された第２の入力端子および出力端子をそれぞれ有するＮ個の増幅部と、（ｂ）Ｎ個の増幅部の出力端子にそれぞれ接続された入力端子および出力端子をそれぞれ有するＮ個のスイッチ部と、（ｃ）Ｎ個のスイッチ部の出力端子に接続された入力端子、および主出力端子に接続された出力端子を有する共通増幅部と、（ｄ）Ｎ個の増幅部の出力端子と第１の電源線との間にそれぞれ接続されるＮ個の負荷部と、（ｅ）Ｎ個のスイッチ部の出力端子と第２の電源線との間に接続される共通負荷部とを備えている。 The second analog multiplexer of the present invention includes: (a) a first input terminal connected to each of N main input terminals, a second input terminal electrically connected to the main output terminal, and an output terminal; N amplifier units, (b) N switch units each having an input terminal and an output terminal respectively connected to output terminals of the N amplifier units, and (c) Output terminals of the N switch units A common amplifier having an input terminal connected to the main output terminal and an output terminal connected to the main output terminal; and (d) N connected between the output terminals of the N amplifiers and the first power line. And (e) a common load section connected between the output terminals of the N switch sections and the second power supply line.
なお、この第２のアナログマルチプレクサの主出力端子は、Ｎ個の増幅部の第２の入力端子に直接接続されていてもよいし、フィードバック抵抗を介して電気的に接続されていてもよい。 The main output terminal of the second analog multiplexer may be directly connected to the second input terminals of the N amplifying units, or may be electrically connected via a feedback resistor.
この第２のアナログマルチプレクサでは、ｎ番目のスイッチ部（ｎは１以上Ｎ以下の整数）をオン状態とすると、ｎ番目の主入力端子に入力される入力信号がｎ番目の増幅部、ｎ番目のスイッチ部および共通増幅部を介して主出力端子に選択的に出力される。 In the second analog multiplexer, when the nth switch unit (n is an integer of 1 to N) is turned on, the input signal input to the nth main input terminal is the nth amplifier unit, Are selectively output to the main output terminal via the switch section and the common amplifier section.
この第２のアナログマルチプレクサによれば、上記した第１のアナログマルチプレクサと同様に、Ｎ個の増幅部が負荷の一部である共通負荷部およびフィードバック経路を共有しているので、小型化が可能である。 According to the second analog multiplexer, similar to the first analog multiplexer described above, the N amplification units share the common load unit that is a part of the load and the feedback path, so that the size can be reduced. It is.
また、この第２のアナログマルチプレクサは、上記した第１のアナログマルチプレクサと同様に、ｎ番目のスイッチ部がオン状態のとき、ｎ番目の増幅部、ｎ番目の負荷部、ｎ番目のスイッチ部および共通負荷部によって利得の大きい折り返しカスコード増幅回路を構成する。さらに、この第２のアナログマルチプレクサは、共通増幅部を備えるので出力電圧範囲を広くすることができると共に、ポストアンプを用いずに大きな負荷を駆動できる。したがって、この第２のアナログマルチプレクサでも、スイッチ部と共通増幅部とを増幅回路の内部に含む１つの負帰還増幅回路を構成するので、出力信号の波形歪みを低減することが可能であり、さらに、ポストアンプ（能動回路）に起因する出力信号の波形歪みを排除することが可能である。 Similarly to the first analog multiplexer described above, the second analog multiplexer has an nth amplification unit, an nth load unit, an nth switch unit, and an nth switch unit when the nth switch unit is on. A folded cascode amplifier circuit having a large gain is constituted by the common load section. Further, since the second analog multiplexer includes a common amplifier, the output voltage range can be widened and a large load can be driven without using a post-amplifier. Accordingly, even in the second analog multiplexer, since one negative feedback amplifier circuit including the switch unit and the common amplifier unit is included in the amplifier circuit, the waveform distortion of the output signal can be reduced. It is possible to eliminate waveform distortion of the output signal caused by the post amplifier (active circuit).
また、上記した第１および第２のアナログマルチプレクサは、Ｎ個の増幅部の出力端子と第２の電源線との間にそれぞれ接続されるＮ個の電源線接続用スイッチを更に備えていることが好ましい。 In addition, the first and second analog multiplexers described above further include N power supply line connection switches respectively connected between the output terminals of the N amplifiers and the second power supply line. Is preferred.
この構成によれば、Ｎ個の増幅部の出力端子と第２の電源線との間にはそれぞれ電源線接続用スイッチが接続されるので、Ｎ個のスイッチ部における何れか１つのｎ番目のスイッチ部（ｎは１以上Ｎ以下の整数）がオン状態のときに、Ｎ個の電源線接続用スイッチにおけるｎ番目の電源線接続用スイッチをオフ状態とし、他の電源線接続用スイッチをオン状態とすることによって、ｎ番目の増幅部を除く他の増幅部の出力端子を第２の電源線に短絡することができる。したがって、スイッチ部の入力端子と出力端子との間に寄生容量成分が存在しても、他の増幅部からの出力信号がオフ状態のスイッチ部の寄生容量成分を介して主出力端子に回り込むことを低減することができる。故に、この構成によれば、ｎ番目の増幅部からの出力信号、すなわちアナログマルチプレクサの出力信号における他の増幅部からの出力信号による干渉を低減することができる。 According to this configuration, since the power line connection switch is connected between the output terminals of the N amplification units and the second power line, any one of the n switch units in the N switch units is connected. When the switch unit (n is an integer between 1 and N) is in the on state, the nth power line connection switch in the N power line connection switches is turned off and the other power line connection switches are turned on. By setting the state, it is possible to short-circuit the output terminals of the other amplifying units excluding the nth amplifying unit to the second power supply line. Therefore, even if a parasitic capacitance component exists between the input terminal and the output terminal of the switch unit, the output signal from the other amplifier unit wraps around the main output terminal via the parasitic capacitance component of the switch unit in the off state. Can be reduced. Therefore, according to this configuration, it is possible to reduce interference due to the output signal from the n-th amplification unit, that is, the output signal from another amplification unit in the output signal of the analog multiplexer.
また、上記した第１および第２のアナログマルチプレクサは、Ｎ個の増幅部の各々が差動対トランジスタと電流源とを含んでおり、差動対トランジスタと電流源との間のノードと、第２の電源線との間にそれぞれ接続されるＮ個の電源線接続用スイッチを更に備えていることが好ましい。 In the first and second analog multiplexers described above, each of the N amplifying units includes a differential pair transistor and a current source, and a node between the differential pair transistor and the current source; It is preferable to further include N power line connecting switches connected between the two power lines.
差動対トランジスタと電流源とで構成される差動増幅回路では、差動対トランジスタのゲートーソース間容量を介して一方側の入力端子に入力される信号が他方側の入力端子に回り込むことがある。 In a differential amplifier circuit composed of a differential pair transistor and a current source, a signal input to one input terminal may wrap around the other input terminal via the gate-source capacitance of the differential pair transistor. .
しかしながら、この構成によれば、Ｎ個の増幅部を構成する差動対トランジスタと電流源との間のノードと、第２の電源線との間にはそれぞれ電源線接続用スイッチが接続されるので、Ｎ個のスイッチ部における何れか１つのｎ番目のスイッチ部（ｎは１以上Ｎ以下の整数）がオン状態のときに、Ｎ個の電源線接続用スイッチにおけるｎ番目の電源線接続用スイッチをオフ状態とし、他の電源線接続用スイッチをオン状態とすることによって、ｎ番目の増幅部を除く他の増幅部における差動対トランジスタと電流源との間のノードを第２の電源線に短絡することができる。したがって、他の増幅部における第１の入力端子に入力される入力信号が第２の入力端子すなわちフィードバック経路に回り込むことを低減することができる。その結果、ｎ番目の増幅部のフィードバック信号における他の増幅部の入力信号による干渉を低減することができる。故に、この構成によれば、ｎ番目の増幅部からの出力信号、すなわちアナログマルチプレクサの出力信号における他の増幅部の入力信号による干渉を低減することができる。 However, according to this configuration, the power supply line connection switch is connected between the node between the differential pair transistor and the current source constituting the N amplifiers and the second power supply line. Therefore, when any one of the N switch units (n is an integer not less than 1 and not more than N) in the N switch units is in the on state, the nth power line connection switch in the N power line connection switches By turning off the switch and turning on the other power line connection switch, the node between the differential pair transistor and the current source in the other amplifying units excluding the nth amplifying unit is connected to the second power source. Can be shorted to the wire. Therefore, it is possible to reduce the input signal input to the first input terminal in the other amplifying units from entering the second input terminal, that is, the feedback path. As a result, it is possible to reduce interference caused by an input signal of another amplification unit in the feedback signal of the nth amplification unit. Therefore, according to this configuration, it is possible to reduce interference due to the input signal of the other amplifier in the output signal from the nth amplifier, that is, the output signal of the analog multiplexer.
本発明によれば、小型化および出力信号の波形歪みの低減が可能なアナログマルチプレクサが提供される。 ADVANTAGE OF THE INVENTION According to this invention, the analog multiplexer which can be reduced in size and can reduce the waveform distortion of an output signal is provided.
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。 DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals.
［第１の実施形態］
図１は、本発明の第１の実施形態に係るアナログマルチプレクサを示す回路図である。図１に示すアナログマルチプレクサ１は、第１の入力端子２および第２の入力端子３においてそれぞれ第１の入力信号、第２の入力信号を受信し、何れか一方の入力信号を選択的に出力端子４へ出力する。そのために、アナログマルチプレクサ１は、第１の増幅部１０、第１の負荷部２０、第１のスイッチ部３０、第２の増幅部４０、第２の負荷部５０、第２のスイッチ部６０、第３の負荷部７０および抵抗素子５，６を備えている。
[First Embodiment]
FIG. 1 is a circuit diagram showing an analog multiplexer according to the first embodiment of the present invention. An analog multiplexer 1 shown in FIG. 1 receives a first input signal and a second input signal at a first input terminal 2 and a second input terminal 3, respectively, and selectively outputs one of the input signals. Output to terminal 4. Therefore, the analog multiplexer 1 includes a
第１の増幅部１０の第１の入力端子１０ａはアナログマルチプレクサ１の第１の入力端子２に接続されており、第１の増幅部１０の第２の入力端子１０ｂは抵抗素子５の一端および抵抗素子６の一端に接続されている。抵抗素子５の他端はアナログマルチプレクサ１の出力端子４に接続されており、抵抗素子６の他端はアナロググランドＧに接続されている。第１の増幅部１０の出力端子１０ｃは、第１の負荷部２０の端子２０ａおよび第１のスイッチ部３０の入力端子３０ａに接続されている。また、第１の増幅部１０の出力端子１０ｄは、第１の負荷部２０の端子２０ｂおよび第１のスイッチ部３０の入力端子３０ｂに接続されている。
The
第１の負荷部２０は、第１の増幅部１０の出力端子１０ｃおよび第１のスイッチ部３０の入力端子３０ａと第１の電源線７との間に接続されると共に、第１の増幅部１０の出力端子１０ｄおよび第１のスイッチ部３０の入力端子３０ｂと第１の電源線７との間に接続されている。
The
第１のスイッチ部３０の出力端子３０ｃは、アナログマルチプレクサ１の出力端子４および抵抗素子５の他端に接続されている。また、第１のスイッチ部３０の出力端子３０ｃは第３の負荷部７０の端子７０ａに接続されている。第１のスイッチ部３０の出力端子３０ｄは第３の負荷部７０の端子７０ｂに接続されている。
The
次に、第２の増幅部４０の第１の入力端子４０ａはアナログマルチプレクサ１の第２の入力端子３に接続されており、第２の増幅部４０の第２の入力端子４０ｂは抵抗素子５の一端および抵抗素子６の一端に接続されている。すなわち、第２の増幅部４０の第２の入力端子４０ｂは、第１の増幅部１０の第２の入力端子１０ｂにも接続されている。第２の増幅部４０の出力端子４０ｃは、第２の負荷部５０の端子５０ａおよび第２のスイッチ部６０の入力端子６０ａに接続されている。また、第２の増幅部４０の出力端子４０ｄは、第２の負荷部５０の端子５０ｂおよび第２のスイッチ部６０の入力端子６０ｂに接続されている。
Next, the
第２の負荷部５０は、第２の増幅部４０の出力端子４０ｃおよび第１のスイッチ部６０の入力端子６０ａと第１の電源線７との間に接続されると共に、第２の増幅部４０の出力端子４０ｄおよび第１のスイッチ部６０の入力端子６０ｂと第１の電源線７との間に接続される。
The
第２のスイッチ部６０の出力端子６０ｃは、アナログマルチプレクサ１の出力端子４および抵抗素子５の他端に接続されている。また、第２のスイッチ部６０の出力端子６０ｃは第１のスイッチ部３０の出力端子３０ｃおよび第３の負荷部７０の端子７０ａに接続されており、第２のスイッチ部６０の出力端子６０ｄは第１のスイッチ部３０の出力端子３０ｄおよび第３の負荷部７０の端子７０ｂに接続されている。
The
第３の負荷部７０は、第１のスイッチ部３０の出力端子３０ｃおよび第２のスイッチ部６０の出力端子６０ｃと第２の電源線（例えば、接地ライン）８との間に接続されると共に、第１のスイッチ部３０の出力端子３０ｄおよび第２のスイッチ部６０の出力端子６０ｄと第２の電源線８との間に接続されている。第３の負荷部７０は、第１のスイッチ部３０がオン状態のとき、第１の負荷部２０と共に第１の増幅部１０の負荷として機能する。また、第３の負荷部７０は、第２のスイッチ部６０がオン状態のとき、第２の負荷部５０と共に第２の増幅部４０の負荷として機能する。すなわち、第１の増幅部１０と第２の増幅部４０とは、第３の負荷部７０を共有している。
The
また、第１の増幅部１０の出力端子１０ｃは、第１のスイッチ部３０および抵抗素子５を介して第１の増幅部１０の第２の入力端子１０ｂに接続されており、第２の増幅部４０の出力端子４０ｃも、第２のスイッチ部６０および抵抗素子５を介して第２の増幅部４０の第２の入力端子４０ｂに接続されているので、第１の増幅部１０と第２の増幅部４０とは、フィードバック経路を共有している。
The
次に、第１の増幅部１０、第１の負荷部２０、第１のスイッチ部３０、第２の増幅部４０、第２の負荷部５０、第２のスイッチ部６０および第３の負荷部７０について詳細に説明する。
Next, the
第１の増幅部１０は、差動対を構成するトランジスタ１１，１２と電流源を構成するトランジスタ１３とを有している。トランジスタ１１，１２，１３は、例えば、ｎ型ＭＯＳＦＥＴである。トランジスタ１１のゲート端子は第２の入力端子１０ｂに接続されており、トランジスタ１１のドレイン端子は出力端子１０ｃに接続されている。トランジスタ１１のソース端子はトランジスタ１３のドレイン端子に接続されている。一方、トランジスタ１２のゲート端子は第１の入力端子１０ａに接続されており、トランジスタ１２のドレイン端子は出力端子１０ｄに接続されている。トランジスタ１２のソース端子はトランジスタ１３のドレイン端子およびトランジスタ１１のソース端子に接続されている。トランジスタ１３のソース端子は第２の電源線８に接続されており、トランジスタ１３のゲート端子にはバイアス電圧Ｂ１が入力される。
The
第１の負荷部２０は、トランジスタ２１，２２を有している。トランジスタ２１，２２は、例えば、ｐ型ＭＯＳＦＥＴである。トランジスタ２１のドレイン端子は端子２０ａに接続されており、トランジスタ２１のソース端子は第１の電源線７に接続されている。一方、トランジスタ２２のドレイン端子は端子２０ｂに接続されており、トランジスタ２２のソース端子は第１の電源線７に接続されている。トランジスタ２１のゲート端子およびトランジスタ２２のゲート端子には、バイアス電圧Ｂ２が入力される。すなわち、トランジスタ２１，２２は電流源を構成している。
The
第１のスイッチ部３０は、トランジスタ３１，３２を有している。トランジスタ３１，３２は、例えば、ｐ型ＭＯＳＦＥＴである。トランジスタ３１のソース端子は入力端子３０ａに接続されおり、トランジスタ３１のドレイン端子は出力端子３０ｃに接続されている。一方、トランジスタ３２のソース端子は入力端子３０ｂに接続されおり、トランジスタ３２のドレイン端子は出力端子３０ｄに接続されている。トランジスタ３１，３２のゲート端子にはバイアス電圧Ｂ３が入力される。
The
同様に、第２の増幅部４０は、差動対を構成するトランジスタ４１，４２と電流源を構成するトランジスタ４３とを有している。トランジスタ４１，４２，４３は、例えば、ｎ型ＭＯＳＦＥＴである。トランジスタ４１のゲート端子は第２の入力端子４０ｂに接続されており、トランジスタ４１のドレイン端子は出力端子４０ｃに接続されている。トランジスタ４１のソース端子はトランジスタ４３のドレイン端子に接続されている。一方、トランジスタ４２のゲート端子は第１の入力端子４０ａに接続されており、トランジスタ４２のドレイン端子は出力端子４０ｄに接続されている。トランジスタ４２のソース端子はトランジスタ４３のドレイン端子およびトランジスタ４１のソース端子に接続されている。トランジスタ４３のソース端子は第２の電源線８に接続されており、トランジスタ４３のゲート端子にはバイアス電圧Ｂ１が入力される。
Similarly, the
第１の負荷部５０は、トランジスタ５１，５２を有している。トランジスタ５１，５２は、例えば、ｐ型ＭＯＳＦＥＴである。トランジスタ５１のドレイン端子は端子５０ａに接続されており、トランジスタ５１のソース端子は第１の電源線７に接続されている。一方、トランジスタ５２のドレイン端子は端子５０ｂに接続されており、トランジスタ５２のソース端子は第１の電源線７に接続されている。トランジスタ５１のゲート端子およびトランジスタ５２のゲート端子には、バイアス電圧Ｂ２が入力される。すなわち、トランジスタ５１，５２は電流源を構成している。
The
第２のスイッチ部６０は、トランジスタ６１，６２を有している。トランジスタ６１，６２は、例えば、ｐ型ＭＯＳＦＥＴである。トランジスタ６１のソース端子は入力端子６０ａに接続されおり、トランジスタ６１のドレイン端子は出力端子６０ｃに接続されている。一方、トランジスタ６２のソース端子は入力端子６０ｂに接続されおり、トランジスタ６２のドレイン端子は出力端子６０ｄに接続されている。トランジスタ６１，６２のゲート端子にはバイアス電圧Ｂ３が入力される。
The
第３の負荷部７０は、トランジスタ７１，７２，７３，７４を有している。トランジスタ７１，７２，７３，７４は、例えば、ｎ型ＭＯＳＦＥＴである。トランジスタ７１のドレイン端子は端子７０ａに接続されており、トランジスタ７１のソース端子はトランジスタ７２のドレイン端子に接続されている。トランジスタ７２のソース端子は第２の電源線８に接続されている。トランジスタ７１のゲート端子にはバイアス電圧Ｂ４が入力され、トランジスタ７２のゲート端子はトランジスタ７３のドレイン端子に接続されている。トランジスタ７３のドレイン端子は端子７０ｂに接続されており、トランジスタ７３のソース端子はトランジスタ７４のドレイン端子に接続されている。トランジスタ７４のソース端子は第２の電源線８に接続されている。トランジスタ７３のゲート端子はトランジスタ７１のゲート端子に接続されており、トランジスタ７３のゲート端子にはバイアス電圧Ｂ４が入力される。トランジスタ７４のゲート端子はトランジスタ７２のゲート端子およびトランジスタ７３のドレイン端子に接続されている。すなわち、第３の負荷部７０は、カスコード型のカレントミラー回路を構成している。
The
このように、第１のスイッチ部３０がオン状態のとき、第１の増幅部１０、第１の負荷部２０、第１のスイッチ部３０および第３の負荷部７０は、折り返しカスコード差動増幅回路を構成する。また、第２のスイッチ部６０がオン状態のとき、第２の増幅部４０、第２の負荷部５０、第２のスイッチ部６０および第３の負荷部７０は、折り返しカスコード差動増幅回路を構成する。
Thus, when the
また、アナログマルチプレクサ１は、電源線接続用スイッチ８０，８１，８２，８３，８４，８５，８６，８７，８８，８９を備えている。 The analog multiplexer 1 includes power line connection switches 80, 81, 82, 83, 84, 85, 86, 87, 88, and 89.
電源線接続用スイッチ８０は、第１のスイッチ部３０におけるトランジスタ３１のゲート端子およびトランジスタ３２のゲート端子と第１の電源線７との間に接続されている。電源線接続用スイッチ８０は、制御部（図示せず）から出力される指令に応じてオン状態とオフ状態とを切り換えることによって、第１のスイッチ部３０のオン状態とオフ状態とを切り換える。同様に、電源線接続用スイッチ８１は、第２のスイッチ部６０におけるトランジスタ６１のゲート端子およびトランジスタ６２のゲート端子と第１の電源線７との間に接続されている。電源線接続用スイッチ８１は、制御部から出力される指令に応じてオン状態とオフ状態とを切り換えることによって、第２のスイッチ部６０のオン状態とオフ状態とを切り換える。なお、制御部は、例えば、オペレータによる切り換え操作によって生成された外部からの制御信号に応じて、電源線接続用スイッチ８０および電源線接続用スイッチ８１、すなわち第１のスイッチ部３０および第２のスイッチ部６０の何れか一方をオン状態とする。このようにして、アナログマルチプレクサ１の出力端子４へ出力される信号が選択される。
The power supply
電源線接続用スイッチ８２は第１の増幅部１０の出力端子１０ｃと第２の電源線８との間に接続されており、電源線接続用スイッチ８３は第１の増幅部１０の出力端子１０ｄと第２の電源線８との間に接続されている。電源線接続用スイッチ８２，８３は、電源線接続用スイッチ８０がオン状態のとき、すなわち第１のスイッチ部３０がオフ状態のときに、制御部から出力される指令に応じてオン状態となる。同様に、電源線接続用スイッチ８４は第２の増幅部４０の出力端子４０ｃと第２の電源線８との間に接続されており、電源線接続用スイッチ８５は第２の増幅部４０の出力端子４０ｄと第２の電源線８との間に接続されている。電源線接続用スイッチ８４，８５は、電源線接続用スイッチ８１がオン状態のとき、すなわち第２のスイッチ部６０がオフ状態のときに、制御部から出力される指令に応じてオン状態となる。
The power
電源線接続用スイッチ８６は、第１の増幅部１０におけるトランジスタ１１，１２のソース端子とトランジスタ１３のドレイン端子との間のノードＮ１と、第２の電源線８との間に接続されている。電源線接続用スイッチ８６は、電源線接続用スイッチ８０がオン状態のとき、すなわち第１のスイッチ部３０がオフ状態のときに、制御部から出力される指令に応じてオン状態となる。同様に、電源線接続用スイッチ８７は、第２の増幅部４０におけるトランジスタ４１，４２のソース端子とトランジスタ４３のドレイン端子との間のノードＮ２と、第２の電源線８との間に接続されている。電源線接続用スイッチ８７は、電源線接続用スイッチ８１がオン状態のとき、すなわち第２のスイッチ部６０がオフ状態のときに、制御部から出力される指令に応じてオン状態となる。
The power supply
電源線接続用スイッチ８８は、第１の負荷部２０におけるトランジスタ２１のゲート端子およびトランジスタ２２のゲート端子と第１の電源線７との間に接続されている。電源線接続用スイッチ８８は、電源線接続用スイッチ８０がオン状態のとき、すなわち第１のスイッチ部３０がオフ状態のときに、制御部から出力される指令に応じてオン状態となる。同様に、電源線接続用スイッチ８９は、第２の負荷部５０におけるトランジスタ５１のゲート端子およびトランジスタ５２のゲート端子と第１の電源線７との間に接続されている。電源線接続用スイッチ８９は、電源線接続用スイッチ８１がオン状態のとき、すなわち第２のスイッチ部６０がオフ状態のときに、制御部から出力される指令に応じてオン状態となる。このように、制御部は、外部からの制御信号に応じて、電源線接続用スイッチ８２，８３，８６，８８または電源線接続用スイッチ８４，８５，８７，８９をオン状態とする。
The power supply
次に、第１の実施形態のアナログマルチプレクサ１の動作を説明する。まず、制御部からの指令に基づいて、電源線接続用スイッチ８０，８１はオン状態となっており、電源線接続用スイッチ８２，８３，８４，８５，８６，８７，８８，８９はオフ状態となっている。 Next, the operation of the analog multiplexer 1 of the first embodiment will be described. First, based on a command from the control unit, the power line connection switches 80 and 81 are in an on state, and the power line connection switches 82, 83, 84, 85, 86, 87, 88, and 89 are in an off state. It has become.
第１の増幅部１０における電流源用トランジスタ１３のゲート端子および第２の増幅部４０における電流源用トランジスタ４３のゲート端子にはバイアス電圧Ｂ１が入力されており、第１の増幅部１０および第２の増幅部４０は動作可能な状態となっている。第１の負荷部２０におけるトランジスタ２１，２２のゲート端子および第２の負荷部５０におけるトランジスタ５１，５２のゲート端子にはバイアス電圧Ｂ２が入力されており、第１の負荷部２０および第２の負荷部５０も動作可能な状態となっている。
The bias voltage B1 is input to the gate terminal of the
第１のスイッチ部３０におけるトランジスタ３１，３２のゲート端子および第２のスイッチ部６０におけるトランジスタ６１，６２のゲート端子にはバイアス電圧Ｂ３が入力されるが、電源線接続用スイッチ８０，８１がオン状態であるので、実際には第１の電源線７の電圧が入力されることとなる。したがって、第１のスイッチ部３０および第２のスイッチ部６０はオフ状態となっている。
The bias voltage B3 is input to the gate terminals of the
第３の負荷部７０のトランジスタ７１，７３のゲート端子にはバイアス電圧Ｂ４が入力されており、第３の負荷部７０は動作可能な状態となっている。
The bias voltage B4 is input to the gate terminals of the
アナログマルチプレクサ１の第１の入力端子２および第２の入力端子３に、それぞれ第１の入力信号、第２の入力信号が入力されると、第１の増幅部１０の第１の入力端子１０ａには第１の入力信号が入力され、第２の増幅部４０の第１の入力端子４０ａには第２の入力信号が入力される。一方、第１の増幅部１０の第２の入力端子１０ｂおよび第２の増幅部４０の第１の入力端子４０ｂには抵抗素子６を介してアナロググランドＧの電圧が入力される。
When the first input signal and the second input signal are respectively input to the first input terminal 2 and the second input terminal 3 of the analog multiplexer 1, the
すると、第１の増幅部１０におけるトランジスタ１１，１２および第１の負荷部２０におけるトランジスタ２１，２２には、第１の入力信号に応じて電流が流れ、第１の増幅部１０の出力端子１０ｃ，１０ｄには、第１の入力信号に応じて電圧が発生する。同様に、第２の増幅部４０におけるトランジスタ４１，４２および第１の負荷部５０におけるトランジスタ５１，５２には、第２の入力信号に応じて電流が流れ、第２の増幅部４０の出力端子４０ｃ，４０ｄには、第２の入力信号に応じて電圧が発生する。
Then, current flows through the transistors 11 and 12 in the
ここで、例えば、第１の入力信号を取り出すために、外部からの制御信号が制御部に入力され、第１のスイッチ部３０をオン状態とする。具体的には、制御部からの指令に応じて電源線接続用スイッチ８０がオン状態からオフ状態に切り換えられ、第１のスイッチ部３０におけるトランジスタ３１，３２のゲート端子にバイアス電圧Ｂ３が入力される。このとき、制御部からの指令に応じて、電源線接続用スイッチ８４，８５，８７，８９がオフ状態からオン状態に切り換えられる。なお、電源線接続用スイッチ８０をオフ状態とした場合には、電源線接続用スイッチ８１によって、第１のスイッチ部３０のトランジスタ３１のゲート端子電圧およびトランジスタ３２のゲート端子電圧が第１の電源線７の電圧とならないように、電源線接続用スイッチ８１とバイアス電圧Ｂ３の供給源との間に設けられたスイッチ（図示せず）をオフにするか、第１のスイッチ部３０と第２のスイッチ部６０とにバイアス電圧Ｂ３を供給する電源を独立にする。
Here, for example, in order to extract the first input signal, a control signal from the outside is input to the control unit, and the
第１のスイッチ部３０がオン状態となると、第１の増幅部１０の出力端子１０ｃ，１０ｄには第１のスイッチ部３０を介して第３の負荷部７０が接続され、第１の増幅部１０、第１の負荷部２０、第１のスイッチ部３０および第３の負荷部７０によって折り返しカスコード差動増幅回路が構成される。第１のスイッチ部３０におけるトランジスタ３１，３２および第３の負荷部７０におけるトランジスタ７１，７２，７３，７４には、第１の増幅部１０におけるトランジスタ１１，１２に流れる電流の第１の入力信号に応じた増減量に応じて、電流が流れる。その結果、アナログマルチプレクサ１の出力端子４には、第１の入力信号に応じて電圧が発生する。
When the
この電圧は抵抗素子５および抵抗素子６によって分圧され、その分圧された電圧がフィードバック信号として第１の増幅部１０の第２の入力端子１０ｂに入力される。すると、第１のスイッチ部３０におけるトランジスタ３１，３２および第３の負荷部７０におけるトランジスタ７１，７２，７３，７４には、フィードバック信号に応じた電流が流れる。その結果、アナログマルチプレクサ１の出力端子４には、第１の入力信号およびフィードバック信号に応じた出力電圧が発生する。
This voltage is divided by the
このようにして、アナログマルチプレクサ１は、入力される第１の入力信号および第２の入力信号のうちの第１の入力信号を増幅し、この増幅された信号を出力信号として出力端子４へ出力する。 In this way, the analog multiplexer 1 amplifies the first input signal of the input first input signal and second input signal, and outputs the amplified signal to the output terminal 4 as an output signal. To do.
ここで、第１の増幅部１０、第１の負荷部２０、第１のスイッチ部３０および第３の負荷部７０によって構成される折り返しカスコード差動増幅回路では、第１のスイッチ部３０の出力端子３０ｃ，３０ｄにおける出力電圧範囲を制限することなく第１の増幅部１０の出力端子１０ｃ，１０ｄの電位を高く設定することができるので、入力電圧範囲を広くすることができる。
Here, in the folded cascode differential amplifier circuit configured by the
また、折り返しカスコード差動増幅回路では、第１の負荷部２０と第１のスイッチ部３０とがカスコード接続されており、第３の負荷部７０におけるトランジスタ７１〜７４がカスコード接続されているので、出力抵抗が大きく、その結果利得が大きい。アナログマルチプレクサ１は、スイッチ部を含み利得が大きい折り返しカスコード差動増幅回路に上述のフィードバック経路により負帰還を掛ける構成となっているので、出力信号の波形歪みを低減することが可能である。
In the folded cascode differential amplifier circuit, the
また、電源線接続用スイッチ８４がオン状態であるので、第２の増幅部４０の出力端子４０ｃが第２の電源線８に短絡されている。したがって、第２の増幅部４０におけるトランジスタ４１のゲート−ドレイン間容量成分Ｃｇｄを介して出力端子４０ｃに回り込む第２の入力信号成分は、第２の電源線８に吸収される。このため、第２の入力信号成分が、第２のスイッチ部６０におけるトランジスタ６１のゲート−ドレイン間容量成分Ｃｇｄおよびゲート−ソース間容量成分Ｃｇｓ、並びにドレイン−ソース間容量成分Ｃｄｓを介して出力端子４に回り込むことを低減できる。
Further, since the power supply
また、電源線接続用スイッチ８５がオン状態であるので、第２の増幅部４０の出力端子４０ｄが第２の電源線８に短絡されている。したがって、第２の増幅部４０におけるトランジスタ４１のゲート−ソース間容量成分Ｃｇｓ、ノードＮ２、トランジスタ４２のゲート−ソース間容量成分Ｃｇｓおよびゲート−ドレイン間容量成分Ｃｇｄ並びにドレイン−ソース間容量成分Ｃｄｓを介して出力端子４０ｄに回り込む第２の入力信号成分は、第２の電源線８に吸収される。このため、第２の入力信号成分が、第２のスイッチ部６０におけるトランジスタ６２のゲート−ドレイン間容量成分Ｃｇｄおよびゲート−ソース間容量成分Ｃｇｓ、並びにドレイン−ソース間容量成分Ｃｄｓを介して、カレントミラー回路である第３の負荷部７０に回り込むことを低減できる。その結果、出力端子４の電圧に、選択した第１の入力信号以外の信号である第２の入力信号が及ぼす影響を低減できる。
Further, since the power supply
また、電源線接続用スイッチ８７がオン状態であるので、ノードＮ２が第２の電源線８に短絡されている。したがって、第２の増幅部４０におけるトランジスタ４１のゲート−ソース間容量成分Ｃｇｓを介して回り込む第２の入力信号成分は、第２の電源線８に吸収される。このため、第２の入力信号成分が、第２の増幅部４０におけるトランジスタ４２のゲート−ソース間容量成分Ｃｇｓを介してフィードバック経路、すなわち第１の増幅部１０の第２の入力端子１０ｂに回り込むことが低減される。その結果、出力端子４の電圧に、選択した第１の入力信号以外の信号である第２の入力信号が及ぼす影響を低減できる。
Further, since the power supply
また、電源線接続用スイッチ８９がオン状態であるので、第２の負荷部５０におけるトランジスタ５１，５２がオフ状態となる。このため、第１の電源線７と第２の電源線８とが、オン状態である電源線接続用スイッチ８４，８５を介して短絡することを防止できる。なお、電源線接続用スイッチ８９をオン状態とした場合には、第１の負荷部２０のトランジスタ２１のゲート端子電圧およびトランジスタ２２のゲート端子電圧が第１の電源線７の電圧とならないように、電源線接続用スイッチ８９とバイアス電圧Ｂ２の供給源との間に設けられたスイッチ（図示せず）をオフにするか、第１の負荷部２０と第２の負荷部５０にバイアス電圧Ｂ２を供給する電源を独立にする。
Further, since the power supply
なお、第２の入力信号を取り出すときにも上記と同様に行われればよいので、説明を省略する。 It should be noted that the second input signal may be extracted in the same manner as described above, and a description thereof will be omitted.
以上説明したように、第１の実施形態のアナログマルチプレクサ１によれば、第１のスイッチ部３０がオン状態のときに、第３の負荷部７０が第１の負荷部２０と共に第１の増幅部１０の負荷として機能し、第２のスイッチ部６０がオン状態のときに、第３の負荷部７０が第２の負荷部５０と共に第２の増幅部４０の負荷として機能するので、第１の増幅部１０と第２の増幅部４０とは負荷の一部である第３の負荷部７０を共有している。また、第１の実施形態のアナログマルチプレクサ１によれば、出力端子４が第１の増幅部１０の第２の入力端子１０ｂと第２の増幅部４０の第２の入力端子４０ｂとに電気的に接続されているので、第１の増幅部１０と第２の増幅部４０とはフィードバック経路を共有している。したがって、第１の実施形態のアナログマルチプレクサ１によれば、回路の小型化および回路実装面積の小型化が可能である。その結果、第１の実施形態のアナログマルチプレクサ１によれば、ＩＣチップの小型化が可能であり、一つのウエハから得られるＩＣチップ数量を増加することが可能であるので、低価格化が可能である。
As described above, according to the analog multiplexer 1 of the first embodiment, when the
また、第１の実施形態のアナログマルチプレクサ１によれば、例えば、第１のスイッチ部３０がオン状態のとき、第１の増幅部１０、第１の負荷部２０、第１のスイッチ部３０および第３の負荷部７０によって利得の大きい折り返しカスコード増幅回路を構成する。同様に、第２のスイッチ部６０がオン状態のとき、第２の増幅部４０、第２の負荷部５０、第２のスイッチ部６０および第３の負荷部７０によって利得の大きい折り返しカスコード増幅回路を構成する。このため、第１の実施形態のアナログマルチプレクサ１によれば、入力電圧範囲を広くすることができると共に、このスイッチ部を含む増幅回路に負帰還を掛けて全体として１つの負帰還増幅回路が構成されるので、出力信号の波形歪みを低減することが可能である。
Further, according to the analog multiplexer 1 of the first embodiment, for example, when the
また、第１の実施形態のアナログマルチプレクサ１によれば、第１の増幅部１０の出力端子１０ｃ，１０ｄと第２の電源線８との間にはそれぞれ電源線接続用スイッチ８２，８３が接続され、第２の増幅部４０の出力端子４０ｃ，４０ｄと第２の電源線８との間にはそれぞれ電源線接続用スイッチ８４，８５が接続されるので、例えば、第１のスイッチ部３０がオン状態のときに、電源線接続用スイッチ８２，８３をオフ状態とし、電源線接続用スイッチ８４，８５をオン状態とすることによって、第２の増幅部４０の出力端子４０ｃ，４０ｄを第２の電源線８に短絡することができる。したがって、第２の増幅部４０からの出力信号がオフ状態の第２のスイッチ部６０の寄生容量成分を介して出力端子４に回り込むことを低減することができる。故に、第１の実施形態のアナログマルチプレクサ１によれば、第１の増幅部１０からの出力信号、すなわちアナログマルチプレクサ１の出力信号における選択した第１の入力信号以外の第２の入力信号の干渉を低減することができる。同様に、第２のスイッチ部６０がオン状態のときには、第２の増幅部４０からの出力信号、すなわちアナログマルチプレクサ１の出力信号における選択した第２の入力信号以外の第１の入力信号の干渉を低減することができる。
Further, according to the analog multiplexer 1 of the first embodiment, the power supply line connection switches 82 and 83 are connected between the
また、第１の実施形態のアナログマルチプレクサ１によれば、第１の増幅部１０におけるノードＮ１と第２の電源線８との間には電源線接続用スイッチ８６が接続され、第２の増幅部４０におけるノードＮ２と第２の電源線８との間には電源線接続用スイッチ８７が接続されるので、例えば、第１のスイッチ部３０がオン状態のとき、電源線接続用スイッチ８６をオフ状態とし、電源線接続用スイッチ８７をオン状態とすることによって、第２の増幅部４０におけるノードＮ２を第２の電源線８に短絡することができる。したがって、第２の入力信号が第２の増幅部４０における第２の入力端子すなわちフィードバック経路に回り込むことが低減される。その結果、第１の増幅部１０のフィードバック信号における第２の増幅部４０の第２の入力信号による干渉を低減することができる。故に、第１の実施形態のアナログマルチプレクサ１によれば、第１の増幅部１０からの出力信号、すなわちアナログマルチプレクサ１の出力信号における選択した第１の入力信号以外の第２の入力信号の干渉を低減することができる。同様に、第２のスイッチ部６０がオン状態のときには、第２の増幅部４０からの出力信号、すなわちアナログマルチプレクサ１の出力信号における選択した第２の入力信号以外の第１の入力信号の干渉を低減することができる。
Further, according to the analog multiplexer 1 of the first embodiment, the power
なお、アナログマルチプレクサ１全体を動作させない場合、すなわち、いずれの入力信号も出力しない場合には、消費電力を抑えるため、第１のスイッチ部３０と第２のスイッチ部６０とを共にオフ状態とし、第１の負荷部２０におけるトランジスタ２１，２２及び第２の負荷部５０におけるトランジスタ５１，５２をオフ状態とする。具体的には、制御部からの指令に応じて電源線接続用スイッチ８０および８１をオン状態とし、電源線接続用スイッチ８８，８９をオン状態とする。
When the entire analog multiplexer 1 is not operated, that is, when any input signal is not output, both the
［第２の実施形態］
図２は、本発明の第２の実施形態に係るアナログマルチプレクサを示す回路図である。図２に示すアナログマルチプレクサ１Ａは、アナログマルチプレクサ１において、第１の増幅部１０および第２の増幅部４０に代えてそれぞれ第１の増幅部１０Ａおよび第２の増幅部４０Ａを備えている点で第１の実施形態と異なっている。また、アナログマルチプレクサ１Ａは、アナログマルチプレクサ１において、共通増幅部である第３の増幅部９０および位相補償部１００を更に備えている点で第１の実施形態と異なっている。アナログマルチプレクサ１Ａの他の構成は、アナログマルチプレクサ１と同一である。
[Second Embodiment]
FIG. 2 is a circuit diagram showing an analog multiplexer according to the second embodiment of the present invention. An
第１の増幅部１０Ａは、第１の増幅部１０において、入力端子１０ａ，１０ｂと差動対を構成するトランジスタ１１，１２のゲート端子との接続が反対である点で第１の増幅部１０と異なっている。すなわち、トランジスタ１１のゲート端子は第１の入力端子１０ａに接続されており、トランジスタ１２のゲート端子は第２の入力端子１０ｂに接続されている。第１の増幅部１０Ａの他の構成は、第１の増幅部１０と同一である。
The
同様に、第２の増幅部４０Ａは、第２の増幅部４０において、入力端子４０ａ，４０ｂと差動対を構成するトランジスタ４１，４２のゲート端子との接続が反対である点で第２の増幅部４０と異なっている。すなわち、トランジスタ４１のゲート端子は第１の入力端子４０ａに接続されており、トランジスタ４２のゲート端子は第２の入力端子４０ｂに接続されている。第２の増幅部４０Ａの他の構成は、第２の増幅部４０と同一である。
Similarly, the
第３の増幅部９０の入力端子９０ａは第１のスイッチ部３０の出力端子３０ｃ、第２のスイッチ部６０の出力端子６０ｃおよび第３の負荷部７０の端子７１ａに接続されており、第３の増幅部９０の出力端子９０ｂは出力端子４および抵抗素子５の他端に接続されている。
The
第３の増幅部９０は、トランジスタ９１，９２を有している。このトランジスタ９１，９２は、出力端子４に接続される後段の回路の入力抵抗、容量を駆動できるトランジスタである。トランジスタ９１は例えばｎ型ＭＯＳＦＥＴであり、トランジスタ９２は例えばｐ型ＭＯＳＦＥＴである。トランジスタ９１のゲート端子は入力端子９０ａに接続されており、トランジスタ９１のソース端子は第２の電源線８に接続されている。トランジスタ９１のドレイン端子はトランジスタ９２のドレイン端子および出力端子９０ｂに接続されている。トランジスタ９２のソース端子は第１の電源線７に接続されており、トランジスタ９２のゲート端子にはバイアス電圧Ｂ５が入力されている。このように、第３の増幅部９０は、コモンソース増幅器を構成している。また、トランジスタ９１のドレイン端子とトランジスタ９２のドレイン端子とは、位相補償部１００に接続されている。この第３の増幅部９０は、トランジスタ９１，９２として上記ＭＯＳＦＥＴを用いた場合には、これらのＭＯＳＦＥＴのドレイン抵抗と相互コンダクタンスで決まる利得を有する。また、第３の増幅部９０は、第１の電源線７と第２の電源線８の間に接続されるトランジスタ９１，９２に対して直列に定電流源を有していないので、ほぼ第１の電源線７の電圧から第２の電源線８の電圧までの出力電圧範囲を有する。
The
位相補償部１００の第１の端子１００ａは第３の負荷部７０の端子７０ｃに接続されており、第３の負荷部７０の端子７０ｃはトランジスタ７１のソース端子とトランジスタ７２のドレイン端子との間に接続されている。位相補償部１００の第２の端子１００ｂは第１のスイッチ部３０の出力端子３０ｃ、第２のスイッチ部６０の出力端子６０ｃ、第３の負荷部７０の端子７１ａおよび第３の増幅部９０の入力端子９０ａに接続されている。位相補償部１００の第３の端子１００ｃは第３の増幅部９０のトランジスタ９１，９２のドレイン端子に接続されている。
The first terminal 100 a of the
位相補償部１００は、容量素子を含んでいる。位相補償部１００は、例えば、第１の端子１００ａと第３の端子１００ｃとの間に容量素子を接続する構成であるか、第２の端子１００ｂと第３の端子１００ｃとの間に容量素子を接続する構成である。位相補償部１００は、第３の増幅部９０において容量素子によるフィードバック経路を構成し、第１の増幅部１０Ａおよび第２の増幅部４０Ａの負荷を増加させたり、フィードバック信号の高周波信号成分を減衰させることによって、第１の増幅部１０Ａおよび第２の増幅部４０Ａの高周波領域の利得を下げる。このようにして、位相補償部１００は、アナログマルチプレクサ１Ａの帰還ループにおける発振に対する位相余裕を増加させる。
The
この第２の実施形態のアナログマルチプレクサ１Ａでも、第１の増幅部１０Ａと第２の増幅部４０Ａとは負荷の一部である第３の負荷部７０を共有しており、第１の増幅部１０Ａおよび第３の増幅部９０と第２の増幅部４０Ａおよび第３の増幅部９０とはフィードバック経路を共有しているので、回路の小型化、回路実装面積の小型化およびＩＣチップの低価格化が可能である。
Also in the
また、第２の実施形態のアナログマルチプレクサ１Ａでも、第１のスイッチ部３０がオン状態のときに第１の増幅部１０Ａ、第１の負荷部２０、第１のスイッチ部３０および第３の負荷部７０によって折り返しカスコード増幅回路を構成することができ、第２のスイッチ部６０がオン状態のときには第２の増幅部４０Ａ、第２の負荷部５０、第２のスイッチ部６０および第３の負荷部７０によって利得の大きい折り返しカスコード増幅回路を構成することができる。したがって、アナログマルチプレクサ１Ａは、入力電圧範囲を広くすることができる。更に、第２の実施形態のアナログマルチプレクサ１Ａによれば、第３の増幅部９０を備えているので、出力電圧範囲を広くすることができる。また、この第２のアナログマルチプレクサ１Ａでも、スイッチ部を含み利得が大きい折り返しカスコード増幅回路と共通増幅部との二段増幅回路に上述のフィードバック経路により負帰還を掛ける構成となっているので、出力信号の波形歪みを低減することが可能である。さらに、この第２のアナログマルチプレクサ１Ａは、所定のドライブ能力を備える共通増幅部を有しているのでポストアンプを用いずに大きな負荷を駆動、小型化が可能であると共に、ポストアンプ（能動回路）に起因する出力信号の波形歪みを低減することが可能である。
In the
また、第２の実施形態のアナログマルチプレクサ１Ａでも、第１の実施形態のアナログマルチプレクサ１と同様に電源線接続用スイッチ８２〜８９を備えているので、アナログマルチプレクサ１Ａの出力信号の干渉を低減することができる。
Also, the
なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。 The present invention is not limited to the above-described embodiment, and various modifications can be made.
第１および第２の実施形態では、二つの入力信号の何れか一方を選択的に出力するアナログマルチプレクサを例示したが、本発明は、３つ以上の入力信号の何れか一つを選択的に出力するアナログマルチプレクサにも適用可能である。この場合、第１の増幅部、第１の負荷部、第１のスイッチ部および電源線接続用スイッチ８０，８２，８３，８６，８８の構成を入力信号数に対応する複数組設ければよい。 In the first and second embodiments, the analog multiplexer that selectively outputs one of the two input signals is exemplified, but the present invention selectively selects any one of three or more input signals. It can also be applied to an analog multiplexer that outputs. In this case, a plurality of sets corresponding to the number of input signals may be provided for the first amplifying unit, the first load unit, the first switch unit, and the power line connection switches 80, 82, 83, 86, 88. .
また、本実施形態では、フィードバック抵抗素子５，６を有するアナログマルチプレクサを例示したが、本発明は、フィードバック抵抗素子５，６を有さずに直接フィードバック接続されるアナログマルチプレクサであっても適用可能である。
In the present embodiment, the analog multiplexer having the
また、本実施形態では、第１の増幅部における差動対トランジスタ１１，１２と電流源トランジスタ１３との間のノードＮ１を電源線接続用スイッチ８６によって第２の電源線８に短絡したが、電流源トランジスタ１３のバイアス電圧Ｂ１を増加することによってノードＮ１を第２の電源線８に短絡してもよい。同様に、第２の増幅部におけるノードＮ２を電流源トランジスタ４３のバイアス電圧Ｂ１を増加することによって第２の電源線８に短絡してもよい。
In the present embodiment, the node N1 between the differential pair transistors 11 and 12 and the
また、本実施形態では、トランジスタとしてＭＯＳＦＥＴを例示したが、本発明は、他の種類のトランジスタであっても適用可能である。 In this embodiment, a MOSFET is exemplified as a transistor. However, the present invention can be applied to other types of transistors.
１…アナログマルチプレクサ、２…第１の入力端子、３…第２の入力端子、４…出力端子、５，６…抵抗素子、７…第１の電源線、８…第２の電源線（例えば、接地ライン）、１０…第１の増幅部（１０ａ…第１の入力端子、１０ｂ…第２の入力端子、１０ｃ，１０ｄ…出力端子、１１，１２…差動対トランジスタ、１３…電流源トランジスタ、Ｎ１…ノード）、２０…第１の負荷部、３０…第１のスイッチ部（３０ａ，３０ｂ…入力端子、３０ｃ，３０ｄ…出力端子）、４０…第２の増幅部（４０ａ…第１の入力端子、４０ｂ…第２の入力端子、４０ｃ，４０ｄ…出力端子、４１，４２ 差動対トランジスタ、４３…電流源トランジスタ、Ｎ２…ノード）、５０…第２の負荷部、６０…第２のスイッチ部（６０ａ，６０ｂ…入力端子、６０ｃ，６０ｄ…出力端子）、７０…第３の負荷部（共通負荷部）、８０〜８９…電源線接続用スイッチ、９０…第３の増幅部（共通増幅部：９０ａ…入力端子、９０ｂ…出力端子）、１００…位相補償部、Ｂ１〜Ｂ５…バイアス電圧。 DESCRIPTION OF SYMBOLS 1 ... Analog multiplexer, 2 ... 1st input terminal, 3 ... 2nd input terminal, 4 ... Output terminal, 5 and 6 ... Resistance element, 7 ... 1st power supply line, 8 ... 2nd power supply line (for example, , Ground line), 10 ... first amplifier (10a ... first input terminal, 10b ... second input terminal, 10c, 10d ... output terminal, 11, 12 ... differential pair transistor, 13 ... current source transistor N1 ... node), 20 ... first load unit, 30 ... first switch unit (30a, 30b ... input terminal, 30c, 30d ... output terminal), 40 ... second amplification unit (40a ... first) Input terminal, 40b ... second input terminal, 40c, 40d ... output terminal, 41, 42 differential pair transistor, 43 ... current source transistor, N2 ... node), 50 ... second load section, 60 ... second Switch part (60a, 60b ... input terminal, 60 c, 60d ... output terminal), 70 ... third load section (common load section), 80 to 89 ... power line connection switch, 90 ... third amplification section (common amplification section: 90a ... input terminal, 90b ... Output terminal), 100... Phase compensation section, B1 to B5... Bias voltage.
Claims (4)
前記Ｎ個の主入力端子にそれぞれ接続された第１の入力端子、前記主出力端子に電気的に接続された第２の入力端子および出力端子をそれぞれ有するＮ個の増幅部と、
前記Ｎ個の増幅部の前記出力端子にそれぞれ接続された入力端子、および前記主出力端子に接続された出力端子をそれぞれ有するＮ個のスイッチ部と、
前記Ｎ個の増幅部の前記出力端子と第１の電源線との間にそれぞれ接続されるＮ個の負荷部と、
前記Ｎ個のスイッチ部の前記出力端子と第２の電源線との間に接続される共通負荷部と、
を備える、アナログマルチプレクサ。 An analog multiplexer that selectively outputs any one of input signals inputted to N main input terminals (N is an integer of 2 or more) to a main output terminal,
N amplifying units each having a first input terminal connected to each of the N main input terminals, a second input terminal electrically connected to the main output terminal, and an output terminal;
N switch units each having an input terminal connected to the output terminal of each of the N amplifiers and an output terminal connected to the main output terminal;
N load units respectively connected between the output terminals of the N amplification units and a first power supply line;
A common load portion connected between the output terminals of the N switch portions and a second power supply line;
An analog multiplexer comprising:
前記Ｎ個の主入力端子にそれぞれ接続された第１の入力端子、前記主出力端子に電気的に接続された第２の入力端子および出力端子をそれぞれ有するＮ個の増幅部と、
前記Ｎ個の増幅部の前記出力端子にそれぞれ接続された入力端子および出力端子をそれぞれ有するＮ個のスイッチ部と、
前記Ｎ個のスイッチ部の前記出力端子に接続された入力端子、および前記主出力端子に接続された出力端子を有する共通増幅部と、
前記Ｎ個の増幅部の前記出力端子と第１の電源線との間にそれぞれ接続されるＮ個の負荷部と、
前記Ｎ個のスイッチ部の前記出力端子と第２の電源線との間に接続される共通負荷部と、
を備える、アナログマルチプレクサ。 An analog multiplexer that selectively outputs any one of input signals inputted to N main input terminals (N is an integer of 2 or more) to a main output terminal,
N amplifying units each having a first input terminal connected to each of the N main input terminals, a second input terminal electrically connected to the main output terminal, and an output terminal;
N switch units each having an input terminal and an output terminal respectively connected to the output terminals of the N amplifier units;
A common amplifying unit having an input terminal connected to the output terminal of the N switch units, and an output terminal connected to the main output terminal;
N load units respectively connected between the output terminals of the N amplification units and a first power supply line;
A common load portion connected between the output terminals of the N switch portions and a second power supply line;
An analog multiplexer comprising:
請求項１または２に記載のアナログマルチプレクサ。 N power supply line connection switches connected between the output terminals of the N amplifiers and the second power supply line, respectively.
The analog multiplexer according to claim 1 or 2.
前記差動対トランジスタと前記電流源との間のノードと、前記第２の電源線との間にそれぞれ接続されるＮ個の電源線接続用スイッチを更に備える、
請求項１または２に記載のアナログマルチプレクサ。 Each of the N amplifiers includes a differential pair transistor and a current source,
N power supply line connection switches connected respectively between a node between the differential pair transistor and the current source and the second power supply line;
The analog multiplexer according to claim 1 or 2.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006098606A JP2007274428A (en) | 2006-03-31 | 2006-03-31 | Analog multiplexer |
| PCT/JP2007/056899 WO2007114265A1 (en) | 2006-03-31 | 2007-03-29 | Analog multiplexer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006098606A JP2007274428A (en) | 2006-03-31 | 2006-03-31 | Analog multiplexer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007274428A true JP2007274428A (en) | 2007-10-18 |
Family
ID=38563533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006098606A Pending JP2007274428A (en) | 2006-03-31 | 2006-03-31 | Analog multiplexer |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2007274428A (en) |
| WO (1) | WO2007114265A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010041352A1 (en) * | 2008-10-08 | 2010-04-15 | パナソニック株式会社 | Receiving circuit and receiving system |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5574116U (en) * | 1978-11-15 | 1980-05-22 | ||
| JPS5574115U (en) * | 1978-11-15 | 1980-05-22 | ||
| JPS59185413A (en) * | 1983-04-05 | 1984-10-22 | Nec Corp | Control circuit |
| JPS6229308A (en) * | 1985-07-30 | 1987-02-07 | Rohm Co Ltd | Input changeover amplifier circuit |
| JPH03214922A (en) * | 1990-01-19 | 1991-09-20 | Matsushita Electric Ind Co Ltd | Switching circuit |
| JPH04162808A (en) * | 1990-10-25 | 1992-06-08 | Hitachi Denshi Ltd | Switching amplifier |
| JPH0611089B2 (en) * | 1988-08-23 | 1994-02-09 | 三星電子株式会社 | Mute circuit for digital audio equipment |
| JPH06204762A (en) * | 1993-01-08 | 1994-07-22 | Nec Corp | Operational amplifier and its driving method |
| JPH088478B2 (en) * | 1988-09-01 | 1996-01-29 | 松下電器産業株式会社 | Analog switch circuit |
| JPH09259404A (en) * | 1996-03-22 | 1997-10-03 | Sony Corp | Write current generating circuit |
| WO2005010906A2 (en) * | 2003-07-16 | 2005-02-03 | M/A-Com, Inc. | Radiofrequency double pole single throw switch |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57161903A (en) * | 1981-03-30 | 1982-10-05 | Mitsubishi Electric Corp | Analogue data multiplexer device |
| JPH0211018A (en) * | 1988-06-29 | 1990-01-16 | Toshiba Corp | Analog data input device |
| US5389833A (en) * | 1992-08-27 | 1995-02-14 | Texas Instruments Incorporated | Analog multiplexer |
| US5801571A (en) * | 1996-11-29 | 1998-09-01 | Varian Associates, Inc. | Current mode analog signal multiplexor |
-
2006
- 2006-03-31 JP JP2006098606A patent/JP2007274428A/en active Pending
-
2007
- 2007-03-29 WO PCT/JP2007/056899 patent/WO2007114265A1/en active Application Filing
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5574116U (en) * | 1978-11-15 | 1980-05-22 | ||
| JPS5574115U (en) * | 1978-11-15 | 1980-05-22 | ||
| JPS59185413A (en) * | 1983-04-05 | 1984-10-22 | Nec Corp | Control circuit |
| JPS6229308A (en) * | 1985-07-30 | 1987-02-07 | Rohm Co Ltd | Input changeover amplifier circuit |
| JPH0611089B2 (en) * | 1988-08-23 | 1994-02-09 | 三星電子株式会社 | Mute circuit for digital audio equipment |
| JPH088478B2 (en) * | 1988-09-01 | 1996-01-29 | 松下電器産業株式会社 | Analog switch circuit |
| JPH03214922A (en) * | 1990-01-19 | 1991-09-20 | Matsushita Electric Ind Co Ltd | Switching circuit |
| JPH04162808A (en) * | 1990-10-25 | 1992-06-08 | Hitachi Denshi Ltd | Switching amplifier |
| JPH06204762A (en) * | 1993-01-08 | 1994-07-22 | Nec Corp | Operational amplifier and its driving method |
| JPH09259404A (en) * | 1996-03-22 | 1997-10-03 | Sony Corp | Write current generating circuit |
| WO2005010906A2 (en) * | 2003-07-16 | 2005-02-03 | M/A-Com, Inc. | Radiofrequency double pole single throw switch |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010041352A1 (en) * | 2008-10-08 | 2010-04-15 | パナソニック株式会社 | Receiving circuit and receiving system |
| CN101828367A (en) * | 2008-10-08 | 2010-09-08 | 松下电器产业株式会社 | Receiving circuit and receiving system |
| US8063696B2 (en) | 2008-10-08 | 2011-11-22 | Panasonic Corporation | Receiving circuit and receiving system |
| JPWO2010041352A1 (en) * | 2008-10-08 | 2012-03-01 | パナソニック株式会社 | Receiver circuit, receiver system |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007114265A1 (en) | 2007-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7420423B2 (en) | Active balun device | |
| US7489193B2 (en) | Operational amplifier | |
| US7310016B2 (en) | Chopper-stabilized operational amplifier and method | |
| US7310017B2 (en) | Operational amplifier circuit | |
| JP5523619B2 (en) | Variable gain amplifier | |
| JP2004515937A (en) | Cascode bootstrap analog power amplifier circuit | |
| US20090085664A1 (en) | Power amplifier having an adaptive amplifying mechanism | |
| US20060017506A1 (en) | Programmable low noise amplifier and method | |
| KR20190114826A (en) | Amplification circuit | |
| JP2007259409A (en) | Variable gain amplifier | |
| US5900783A (en) | Low voltage class AB output stage CMOS operational amplifiers | |
| US7443240B2 (en) | AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit | |
| JP2007221402A (en) | Variable gain amplifier and semiconductor integrated device | |
| JP2007135097A (en) | High power amplifier | |
| JP3830724B2 (en) | amplifier | |
| US20230396260A1 (en) | Dac with configurable output stage | |
| JP2007274428A (en) | Analog multiplexer | |
| US6188284B1 (en) | Distributed gain line driver amplifier including improved linearity | |
| US11290062B2 (en) | Amplifier circuit | |
| JP4693706B2 (en) | Amplifier with standby function | |
| JP3417792B2 (en) | Analog signal selection circuit | |
| US20230396265A1 (en) | Configurable dac channels | |
| JP7367774B2 (en) | driver circuit | |
| JP5752515B2 (en) | amplifier | |
| JPH05199045A (en) | Amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100706 |