JPH079465Y2 - LAN interface - Google Patents

LAN interface

Info

Publication number
JPH079465Y2
JPH079465Y2 JP1980189U JP1980189U JPH079465Y2 JP H079465 Y2 JPH079465 Y2 JP H079465Y2 JP 1980189 U JP1980189 U JP 1980189U JP 1980189 U JP1980189 U JP 1980189U JP H079465 Y2 JPH079465 Y2 JP H079465Y2
Authority
JP
Japan
Prior art keywords
flip
flop
transmission
computer
lan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1980189U
Other languages
Japanese (ja)
Other versions
JPH02112048U (en
Inventor
▲逸▼夫 本村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP1980189U priority Critical patent/JPH079465Y2/en
Publication of JPH02112048U publication Critical patent/JPH02112048U/ja
Application granted granted Critical
Publication of JPH079465Y2 publication Critical patent/JPH079465Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Small-Scale Networks (AREA)

Description

【考案の詳細な説明】 A.産業上の利用分野 本考案は、ローカルエリアネットワーク(LAN)用のイ
ンターフェースに係り、特に二重化伝送路の伝送路切離
回路に関する。
[Detailed Description of the Invention] A. Field of Industrial Application The present invention relates to an interface for a local area network (LAN), and more particularly to a transmission line separation circuit of a duplicated transmission line.

B.考案の概要 本考案は、二重化した伝送路とLAN用インターフェース
を有して各モジュール間を接続するLANシステムにおい
て、 各モジュールのコンピュータ異常に伝送路の切離しを1
系と2系のシステム再構築に必要な期間を持たせた順次
制御を行うことにより、 コンピュータ異常にもモジュールの切離しにデータ伝送
不能期間を無くしたものである。
B. Outline of the Invention In the LAN system in which each module has a redundant transmission line and a LAN interface for connection between the modules, the present invention eliminates transmission line disconnection due to computer failure of each module.
By performing sequential control with a period required for system restructuring of the 1st and 2nd systems, the data transmission unavailable period is eliminated due to the disconnection of the module even when there is a computer error.

C.従来の技術 LANシステムは、複数のコンピュータ間の情報通信の信
頼性向上のために、例えば第2図に示すように、二重化
伝送路11,12を設けて各コンピュータ21〜2nが並列接続
されるバス接続方式にされる。各コンピュータ21〜2n
送信すべきデータがあるときには夫々付属のインターフ
ェース31〜3nが所定の手続きを行って送信先コンピュー
タのインターフェースにデータ送信を行い、受信側イン
ターフェースからコンピュータへのデータ転送を行う。
C. prior art LAN system, in order to improve the reliability of the information communication between multiple computers, for example, as shown in FIG. 2, duplexed transmission line 1 1, 1 2 provided the computer 2 1 to 2 It is a bus connection method in which n is connected in parallel. Interface 3 1 to 3 n each comes when there is data to be transmitted to each computer 2 1 to 2 n performs data transmission to the interface of the destination computer by performing a predetermined procedure, data from the receiver interface to the computer Transfer.

インターフェース31〜31は、31に代表して示すように、
ポーリング方式やトークンバス方式のアクセス制御方式
に従ってデータ送受信ができるように予めプロトコルフ
ァミリを備えるLAN用コントローラ4と、伝送路との整
合や波形処理した送受信を行うトランシーバ5とを備え
る。これらインターフェース31nは、二重化伝送路11,
12に夫々専用のコントローラ4とトランシーバ5を備
え、コンピュータ21〜2n又は専用のプロセッサが一方の
伝送路11又は12の故障で他方の伝送路12又は11を使って
伝送経路を確保する。
Interface 3 1 to 3 1, as representatively shown in the 3 1,
A LAN controller 4 having a protocol family in advance so that data can be transmitted / received in accordance with an access control method such as a polling method or a token bus method, and a transceiver 5 for performing transmission / reception with matching with a transmission path and waveform processing. These interfaces 3 1 to n are duplicated transmission lines 1 1 ,
1 and 2 are provided with dedicated controllers 4 and transceivers 5, respectively, and computers 2 1 to 2 n or dedicated processors use the other transmission line 1 2 or 1 1 to transmit data if one transmission line 1 1 or 1 2 fails. Secure a route.

LAN用コントローラ4としては、例えばSMC(STANDARD M
ICROSYSTEMS CORPORATION)社製LAN用LSI、COM9026があ
り、このコントローラはデータパケットの送信と受信を
トーンクパッシングによるデータ衝突を避けた送信権確
立と送信先からのアクノリッジ確認によって行い、伝送
路に異常が発生したりノードの追加,削除が行なわれる
と伝送路のネットワークを再構築するためにリ・コンフ
ィグレーションと呼ばれるデータ転送を実行できない時
間帯(0.8〜0.9秒)を生成し、ノード番号の新規作成等
のシステム再構築を行う。
As the LAN controller 4, for example, SMC (STANDARD M
There is a COM9026 LAN LSI manufactured by ICROSYSTEMS CORPORATION), and this controller performs transmission and reception of data packets by establishing the transmission right that avoids data collision due to tone passing and confirming the acknowledge from the destination, and the abnormality in the transmission line. When an event occurs or a node is added or deleted, a time zone (0.8 to 0.9 seconds) during which data transfer cannot be executed, called reconfiguration, is created to reconstruct the network of the transmission line, and a new node number is created. Rebuild the system.

D.考案が解決しようとする課題 従来の二重化伝送路によるLANシステムにおいて、LAN用
インターフェース31〜3nは伝送路に異常が発生すると伝
送路のネットワークを再構築するために一定時間データ
転送を不能にする。このとき、伝送路11,12の両系に同
時にデータ転送不能にならないよう、コンピュータ21
2n又は専用のプロセッサがプログラム制御を行う。
D. Problems to be solved by the device In a conventional LAN system with a redundant transmission line, LAN interfaces 3 1 to 3 n perform data transfer for a certain period of time in order to rebuild the transmission line network when an abnormality occurs in the transmission line. Disable At this time, the transmission line 1 1, 1 2 so as not simultaneously disables data transfer on both systems, the computer 2 1 ~
2 n or a dedicated processor controls the program.

しかし、コンピュータ又は専用のプロセッサに不具合が
発生してプログラム制御できない状態になると当該モジ
ュールをシステムから切離すための伝送路切換えができ
なくなり、リ・コンフィグレーションの期間には他のモ
ジュール間のデータ伝送不能になる。
However, if a computer or dedicated processor fails and program control becomes impossible, the transmission path cannot be switched to disconnect the module from the system, and data transmission between other modules during reconfiguration is not possible. It becomes impossible.

なお、LAN用コントローラ4はCOM9026ではそれが正常で
あればコンピュータ側の不具合にもトークンデータの入
出力だけは行うことができ、ハードウェア的には伝送路
とは接続状態にあって他のモジュール間の入出力の障害
とはならない。しかし、不具合の発生したモジュールを
正常なモジュールと交換するために、その電源を落した
りすると当該モジュールのLAN用コントローラの機能も
喪失してデータ転送不能になる。
If the LAN controller 4 is COM9026 and it is normal, the token controller can only input / output token data even if there is a problem on the computer side. It does not become an input / output obstacle between them. However, if the power supply is turned off to replace the defective module with a normal module, the function of the LAN controller of the module is lost and data transfer becomes impossible.

本考案の目的は、コンピュータ側の不具合発生時にもデ
ータ転送を確保できるLAN用インターフェースを提供す
ることにある。
An object of the present invention is to provide an interface for LAN that can secure data transfer even when a problem occurs on the computer side.

E.課題を解決するための手段と作用 本考案は、上記目的を達成するため、LAN用コントロー
ラとトランシーバを組とする1系と2系のインターフェ
ースを二重化伝送路に夫々接続し、前記LAN用コントロ
ーラは各モジュール間の情報伝送異常に伝送禁止期間を
発生して当該異常モジュールをシステムから切離すリ・
コンフィグレーション機能を備えるLAN用インターフェ
ースにおいて、各モジュールのコンピュータの異常を検
出するウォッチドグ・タイマと、コンピュータの正常時
にはリセット状態にされ前記タイマがコンピュータの異
常を検出したときにセット状態にされる第1のフリップ
フロップと、前記第1のフリップフロップがセット状態
になったときに1系のLAN用コントローラからの伝送信
号出力を抑止する第1のアンドゲートと、前記第1のフ
リップフロップがセット状態になったときから前記リ・
コンフィグレーションに必要な時間以上になるときにタ
イムアップ出力を得るタイマと、前記第1のフリップフ
ロップがセット状態になったときにセットされ、前記タ
イマのタイムアップ出力でリセットされる第2のフリッ
プフロップと、前記第2のフリップフロップがセット状
態にある期間だけ2系のLAN用コントローラからの伝送
信号出力を有効にする第2のアンドゲートとを備え、コ
ンピュータの異常発生をウォッチドグ・タイマによって
監視し、該異常発生にコンピュータに代って第1と第2
のフリップフロップとタイマ及び第1と第2のアンドゲ
ートからなるゲート手段が1系から2系への伝送路切換
えを行うことで1系のリ・コンフィグレーション期間に
は2系のインターフェースによる伝送機能を確保し、該
期間終了で1系の再構築したシステムで他のモジュール
間伝送を再開し、2系の伝送機能抑止で該2系のリ・コ
ンフィグレーションを行って当該モジュールの切離しを
完了する。
E. Means and Actions for Solving the Problem In order to achieve the above-mentioned object, the present invention connects the 1-system and 2-system interfaces, each of which is a combination of a LAN controller and a transceiver, to a duplicated transmission line to provide the LAN connection. The controller disconnects the abnormal module from the system by generating a transmission prohibition period due to an abnormal information transmission between modules.
In a LAN interface having a configuration function, a watchdog timer for detecting a computer abnormality of each module, and a reset state when the computer is normal, and a set state when the timer detects a computer abnormality Flip-flop, a first AND gate for suppressing transmission signal output from the 1-system LAN controller when the first flip-flop is in the set state, and the first flip-flop is in the set state. From the time it became
A timer that obtains a time-up output when the time required for configuration is exceeded, and a second flip-flop that is set when the first flip-flop enters a set state and that is reset by the time-up output of the timer. And a second AND gate that enables the transmission signal output from the LAN controller for the second system only while the second flip-flop is in the set state, and monitors the occurrence of a computer abnormality by the watchdog timer. Then, in place of the computer, the first and second occurrences of the abnormality occur.
The transfer function by the interface of the 2 system during the reconfiguration period of the 1 system by switching the transmission path from the 1 system to the 2 system by the gate means including the flip-flop, the timer and the first and second AND gates. , The transmission between other modules is restarted in the reconstructed system of 1 system at the end of the period, the reconfiguration of the 2 system is performed with the transmission function of the 2 system suppressed, and the disconnection of the module is completed. .

F.実施例 第1図は本考案の一実施例を示す伝送路切離回路図であ
る。この伝送路切離回路図は、第2図中のLAN用コント
ローラ4とトランシーバ5の間に設けられ、入力信号TX
1及びTX2は1系と2系夫々コントローラ4,4からの送信
信号を示し、信号WDは各モジュールのコンピュータ21
2nのウォッチドグ・トリガ信号を示す。ウォッチドグ・
タイマ11は、コンピュータ側のウォッチドグ・トリガ信
号でトリガされて計時を開始し、そのカウントアップ前
に次回のトリガ信号が与えられないときにコンピュータ
側の異常を検出する。D型フリップフロップ12はD入力
に論理“1"が与えられており、タイマ11のカウントアッ
プ信号をクロック入力としてコンピュータ側の異常をセ
ット状態として記憶する。アンドゲート13はフリップフ
ロップ12のQ出力をゲート入力としてそのリセット状態
で信号TX1を有効にして該信号TX1をトランシーバ側への
伝送信号として出力する。
F. Embodiment FIG. 1 is a transmission line disconnecting circuit diagram showing an embodiment of the present invention. This transmission line disconnection circuit diagram is provided between the LAN controller 4 and the transceiver 5 in FIG.
1 and TX2 represents transmission signals from one system and the system 2 respectively controller 4,4, signal WD computer 2 1 of each module
2n Watchdog trigger signal. Watchdog
The timer 11 is triggered by a watchdog trigger signal on the computer side to start clocking, and detects an abnormality on the computer side when the next trigger signal is not given before the count up. The D-type flip-flop 12 is provided with a logic "1" at the D input, and stores the abnormality on the computer side as a set state by using the count-up signal of the timer 11 as a clock input. The AND gate 13 receives the Q output of the flip-flop 12 as a gate input, validates the signal TX1 in its reset state, and outputs the signal TX1 as a transmission signal to the transceiver side.

タイマ14はフリップフロップ12の出力をトリガ入力と
してそのセット状態でトリガされて計時を開始し、伝送
路のリ・コンフィグレーションに必要な時間以上の計時
によって出力を得る。フリップフロップ15は、フリップ
フロップ12のセット状態でアンドゲート16のゲート入力
を開き、タイマ14のタイムアップ出力で該ゲート16のゲ
ートを閉じる。アンドゲート16はゲートが開かれること
で信号TX2を有効にして該信号をTX2をトランシーバ側へ
の伝送信号として出力する。
The timer 14 receives the output of the flip-flop 12 as a trigger input and is triggered in the set state to start time measurement, and obtains an output by measuring time longer than the time required for reconfiguration of the transmission path. The flip-flop 15 opens the gate input of the AND gate 16 in the set state of the flip-flop 12, and closes the gate of the gate 16 with the time-up output of the timer 14. The AND gate 16 enables the signal TX2 by opening the gate, and outputs the signal TX2 as a transmission signal to the transceiver side.

こうした伝送路切離回路図を備えることにより、通常時
にはフリップフロップ12がリセット状態(イニシャルリ
セット)され、ゲート13を通して1系のLAN用コントロ
ーラからの信号TX1を伝送路に送出し、該1系によるモ
ジュール間通信が行なわれる。そして、コンピュータ側
に異常が発生すると、ウォッチドグ・タイマ11がカウン
トアップし、フリップフロップ12をセット状態にし、ゲ
ート13のゲートを閉じると共にフリップフロップ15のセ
ットによってゲート16のゲートを開き、2系のLAN用コ
ントローラからの信号TX2を伝送路に送出する。このと
き、モジュール毎の各LAN用コントローラは1系での伝
送異常として該1系のリ・コンフィグレーションを開始
し、該1系を伝送路から切離たシステム再構築を行う。
この間2系による伝送機能によってコンピュータ異常の
モジュールとはデータ伝送機能を確保する。
By providing such a transmission line disconnection circuit diagram, the flip-flop 12 is normally reset (initial reset), the signal TX1 from the LAN controller of the 1-system is sent to the transmission line through the gate 13, and the 1-system Communication between modules is performed. When an abnormality occurs on the computer side, the watchdog timer 11 counts up, sets the flip-flop 12 in the set state, closes the gate of the gate 13, and opens the gate of the gate 16 by setting the flip-flop 15 to open the system 2 The signal TX2 from the LAN controller is sent to the transmission line. At this time, each LAN controller for each module starts reconfiguration of the 1-system as a transmission error in the 1-system, and rebuilds the system by disconnecting the 1-system from the transmission path.
During this period, the transmission function of the two systems ensures the data transmission function with the computer abnormal module.

次に、1系のリ・コンフィグレーション終了後にタイマ
14がカウントアップし、フリップフロップ15によりゲー
ト16を閉じて2系の伝送回路の信号TX2の出力抑止によ
って該2系のリ・コンフィグレーションを開始し、該2
系もシステムから切離す。
Next, after the reconfiguration of system 1 is completed, the timer
14 counts up, the gate 16 is closed by the flip-flop 15, and the reconfiguration of the second system is started by suppressing the output of the signal TX2 of the second system transmission circuit.
The system is also separated from the system.

従って、モジュールのコンピュータ異常に対して、当該
モジュールをシステムから切離すのにリ・コンフィグレ
ーションが1系と2系が同時に行なわれることなく、1
系と2系の切離しを順次行なうという伝送切離しによっ
てモジュール間データ伝送機能を喪失することなく当該
異常モジュールの自動切離しができる。
Therefore, when a computer error occurs in a module, reconfiguration is not performed simultaneously for the 1st system and the 2nd system to disconnect the module from the system.
By the transmission disconnection in which the system and the system 2 are sequentially disconnected, the abnormal module can be automatically disconnected without losing the inter-module data transmission function.

G.考案の効果 以上のとおり、本考案によれば、二重化伝送路によるモ
ジュール間情報伝送を行うためのLAN用インターフェー
スがシステム再構築のために伝送禁止期間を持つシステ
ム構成において、コンピュータの異常発生で1系と2系
を伝送禁止期間以上の時間的ずれを有して自動的に順次
切換えると共に両系を夫々伝送路から切離すようにした
ため、コンピュータ異常にも伝送切換えと切離しが自動
的に行なわれ、しかも他のモジュール間の伝送不能期間
を無くした切離ができる。
G. Effect of the Invention As described above, according to the present invention, a computer error occurs in a system configuration in which a LAN interface for transmitting information between modules by a redundant transmission path has a transmission prohibition period for system reconstruction. Since the 1-system and the 2-system are automatically switched sequentially with a time lag longer than the transmission prohibition period and both systems are disconnected from the transmission path respectively, transmission switching and disconnection are automatically performed even when there is a computer error. It is possible to perform disconnection between the other modules while eliminating the non-transmission period.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案の一実施例を示す伝送路切離回路図、第
2図は二重化伝送路によるネットワーク構成図である。 11,12…伝送路、21,2n…コンピュータ、31,3n…LAN用イ
ンターフェース、4…LAN用コントローラ、5…トラン
シーバ、11…ウォッチドグ・タイマ、12,15…フリップ
フロップ、14…タイマ。
FIG. 1 is a transmission line separation circuit diagram showing an embodiment of the present invention, and FIG. 2 is a network configuration diagram with a duplicated transmission line. 1 1 , 1 2 ... Transmission line, 2 1 , 2 n ... Computer, 3 1 , 3 n ... LAN interface, 4 ... LAN controller, 5 ... Transceiver, 11 ... Watchdog timer, 12,15 ... Flip-flop, 14 ... Timer.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】LAN用コントローラとトランシーバを組と
する1系と2系のインターフェースを二重化伝送路に夫
々接続し、前記LAN用コントローラは各モジュール間の
情報伝送異常に伝送禁止期間を発生して当該異常モジュ
ールをシステムから切離すリ・コンフィグレーション機
能を備えるLAN用インターフェースにおいて、 各モジュールのコンピュータの異常を検出するウォッチ
ドグ・タイマ(11)と、 コンピュータの正常時にはリセット状態にされ前記タイ
マがコンピュータの異常を検出したときにセット状態に
される第1のフリップフロップ(12)と、 前記第1のフリップフロップがセット状態になったとき
に1系のLAN用コントローラからの伝送信号出力を抑止
する第1のアンドゲート(13)と、 前記第1のフリップフロップがセット状態になったとき
から前記リ・コンフィグレーションに必要な時間以上に
なるときにタイムアップ出力を得るタイマ(14)と、 前記第1のフリップフロップがセット状態になったとき
にセットされ、前記タイマのタイムアップ出力でリセッ
トされる第2のフリップフロップ(15)と、 前記第2のフリップフロップがセット状態にある期間だ
け2系のLAN用コントローラからの伝送信号出力を有効
にする第2のアンドゲート(16)と、 を備えたことを特徴とするLAN用インターフェース。
1. A 1-system and 2-system interface, which is a set of a LAN controller and a transceiver, are respectively connected to a duplicated transmission line, and the LAN controller generates a transmission prohibition period due to an abnormal information transmission between modules. In the LAN interface that has a reconfiguration function that disconnects the abnormal module from the system, a watchdog timer (11) that detects an abnormality in the computer of each module and the timer that is reset when the computer is normal A first flip-flop (12) that is set when an abnormality is detected, and a first flip-flop that suppresses transmission signal output from the 1-system LAN controller when the first flip-flop is set 1 AND gate (13) and the first flip-flop are set A timer (14) that obtains a time-up output when the time required for the reconfiguration exceeds the time required for the reconfiguration, and a timer (14) that is set when the first flip-flop enters the set state. A second flip-flop (15) that is reset by an up output, and a second AND gate (15) that validates the transmission signal output from the 2-system LAN controller only while the second flip-flop is in the set state. 16), and a LAN interface characterized by.
JP1980189U 1989-02-22 1989-02-22 LAN interface Expired - Lifetime JPH079465Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1980189U JPH079465Y2 (en) 1989-02-22 1989-02-22 LAN interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980189U JPH079465Y2 (en) 1989-02-22 1989-02-22 LAN interface

Publications (2)

Publication Number Publication Date
JPH02112048U JPH02112048U (en) 1990-09-07
JPH079465Y2 true JPH079465Y2 (en) 1995-03-06

Family

ID=31235630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980189U Expired - Lifetime JPH079465Y2 (en) 1989-02-22 1989-02-22 LAN interface

Country Status (1)

Country Link
JP (1) JPH079465Y2 (en)

Also Published As

Publication number Publication date
JPH02112048U (en) 1990-09-07

Similar Documents

Publication Publication Date Title
US7020076B1 (en) Fault-tolerant communication channel structures
US8924772B2 (en) Fault-tolerant system and fault-tolerant control method
US5058056A (en) Workstation takeover control
RU2679706C2 (en) Two-channel architecture
JPH079465Y2 (en) LAN interface
JPH09114507A (en) Duplex system for programmable logic controller
JP2827713B2 (en) Redundant device
JP3266841B2 (en) Communication control device
JP3261014B2 (en) Module replacement method and self-diagnosis method in data processing system
KR100198416B1 (en) Synchronization monitor circuit for duplicated control system
JPS6398242A (en) Series data exchanger
JP2003140704A (en) Process controller
KR950007438B1 (en) Repeater of packet bus device for electronic exchanger
JPH0756762A (en) Data transmitting equipment
JP3570334B2 (en) System switching device
JPS58105649A (en) Data trnsmitting method for double loop-like trasnmission system
JPS63285053A (en) Fault processing system for network management equipment
JPH0635816A (en) Multi-cpu sustem
JP2771385B2 (en) Data transmission equipment
JP3263932B2 (en) Data transmission equipment
JPH07114521A (en) Multimicrocomputer system
JP2616246B2 (en) Dual processing method for inter-system data in dual operation redundant apparatus and dual operation redundant apparatus
JPH11259325A (en) Duplex system and information processing method for the same
CN117608185A (en) Measurement and control system based on redundant design
JP2728959B2 (en) Communication device