JPH0794651A - Fabrication of semiconductor device - Google Patents

Fabrication of semiconductor device

Info

Publication number
JPH0794651A
JPH0794651A JP23295493A JP23295493A JPH0794651A JP H0794651 A JPH0794651 A JP H0794651A JP 23295493 A JP23295493 A JP 23295493A JP 23295493 A JP23295493 A JP 23295493A JP H0794651 A JPH0794651 A JP H0794651A
Authority
JP
Japan
Prior art keywords
lead frame
resin
mother die
die
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23295493A
Other languages
Japanese (ja)
Inventor
Katsuya Fukase
克哉 深瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP23295493A priority Critical patent/JPH0794651A/en
Publication of JPH0794651A publication Critical patent/JPH0794651A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To provide a method for fabricating a semiconductor device in which deformation of a lead frame formed by electroforming can be prevented effectively. CONSTITUTION:A semiconductor chip 26 is mounted on a lead frame 12 formed on a mother die 10 without separating therefrom. A layer 38 for sealing the resin sealed part including the semiconductor chip 26 is then formed and the lead frame 12 is reinforced before it is separated from the mother die.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、更に詳細にはエレクトロフォーミング法によって
形成されたリードフレームに半導体チップを搭載した
後、前記半導体チップを含む樹脂封止部分を樹脂封止し
て半導体装置を製造する半導体装置の製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, after mounting a semiconductor chip on a lead frame formed by an electroforming method, a resin-sealed portion including the semiconductor chip is sealed with a resin. The present invention relates to a method for manufacturing a semiconductor device in which the semiconductor device is stopped to manufacture a semiconductor device.

【0002】[0002]

【従来の技術】半導体装置用のリードフレームは、一般
的には、金属材をプレス加工或いはエッチング加工する
ことによって形成される。しかしながら、プレス加工、
エッチング加工のいずれにおいても、安定して加工し得
る最小抜き幅は、原材料として使用した金属材の材厚程
度であり、一定材厚でファインなパターンの形成には限
界がある。一方、エレクトロフォーミング(電鋳)法に
よってリードフレームを製造することは、例えば特公昭
48ー39867号公報等において提案されている。こ
のエレクトロフォーミング法は、図5に示す如く、先
ず、ステンレススチール等の導電性材料からなる母型1
00上に塗布或いは貼着して形成したレジスト102に
〔図5(a)〕、所望形状のパターンを露光した後〔図
5(b)〕、現像してレジストパターン104を形成す
る〔図5(c)〕。次いで、このレジストパターン10
4をマスクとして母型100の表面が露出するレジスト
パターン間の間隙部に、めっきによってリード106を
形成〔図5(d)〕、その後、レジストパターン104
を除去してからリード106を母型100から剥離して
リードフレームを得るものである〔図5(e)〕。得ら
れたリードフレームには、更に必要に応じてめっき等を
施す。尚、母型100上のレジストパターン104を除
去した後、リード106の厚さを均一にするために表面
研磨を施す場合もある。
2. Description of the Related Art A lead frame for a semiconductor device is generally formed by pressing or etching a metal material. However, stamping,
In any of the etching processes, the minimum punching width that can be stably processed is about the thickness of the metal material used as the raw material, and there is a limit to forming a fine pattern with a constant material thickness. On the other hand, manufacturing of a lead frame by an electroforming method has been proposed in, for example, Japanese Patent Publication No. 48-39867. In this electroforming method, as shown in FIG. 5, first, a matrix 1 made of a conductive material such as stainless steel is used.
The resist 102 formed by coating or adhering on [00] is exposed to a pattern of a desired shape [FIG. 5 (b)] and then developed to form a resist pattern 104 [FIG. 5 (a)]. (C)]. Then, this resist pattern 10
4 is used as a mask, the leads 106 are formed by plating in the gaps between the resist patterns where the surface of the mother die 100 is exposed [FIG. 5 (d)], and then the resist pattern 104 is formed.
Then, the lead 106 is peeled off from the mother die 100 to obtain a lead frame [FIG. 5 (e)]. The obtained lead frame is further plated if necessary. After removing the resist pattern 104 on the mother die 100, surface polishing may be performed to make the thickness of the leads 106 uniform.

【0003】[0003]

【発明が解決しようとする課題】図5に示すエレクトロ
フォーミング法によると、断面が矩形で、且つ極めて微
細なパターンのリードフレームを良好な精度で製造でき
る。しかしながら、図5のエレクトロフォーミング法に
よってリードフレームを製造する際に、得られたリード
106を母型100から剥離するとき、リード106が
変形し易い。また、母型100から剥離して得られたリ
ードフレームは、めっき工程等の後工程で変形し易いこ
とも判明した。この様な、エレクトロフォーミング法に
よって得られたリードフレームの変形は、リードフレー
ムのパターンが微細になるほど顕著となる。ところで、
今後、半導体チップの高集積化や半導体装置の小型化等
に伴い、リードフレームの多ピン化、高密度化が要請さ
れる。このため、微細なパターンが形成できるエレクト
ロフォーミング法によって形成されたリードフレームの
変形防止手段が要望されている。そこで、本発明の目的
は、エレクトロフォーミング法によって形成されたリー
ドフレームの変形等を効果的に防止し得る半導体装置の
製造方法を提案することにある。
According to the electroforming method shown in FIG. 5, a lead frame having a rectangular cross section and an extremely fine pattern can be manufactured with good accuracy. However, when the lead 106 obtained is peeled from the matrix 100 when the lead frame is manufactured by the electroforming method of FIG. 5, the lead 106 is easily deformed. It was also found that the lead frame obtained by peeling from the mother die 100 is easily deformed in a post process such as a plating process. The deformation of the lead frame obtained by the electroforming method becomes more remarkable as the pattern of the lead frame becomes finer. by the way,
In the future, with the high integration of semiconductor chips and the miniaturization of semiconductor devices, it is required to increase the pin count and density of the lead frame. Therefore, there is a demand for means for preventing deformation of the lead frame formed by the electroforming method that can form a fine pattern. Therefore, an object of the present invention is to propose a method of manufacturing a semiconductor device, which can effectively prevent deformation of a lead frame formed by an electroforming method.

【0004】[0004]

【課題を解決するための手段】本発明者は、前記目的を
達成するには、樹脂封止を施す樹脂封止金型を構成する
型の一方に使用される母型上にエレクトロフォーミング
法によって形成したリードフレームを、母型から剥離す
ることなく母型上に載置しつつ半導体チップを搭載し、
次いで搭載した半導体チップを含む樹脂封止部分を樹脂
封止することによって、リードフレームを補強すること
ができ、樹脂封止後にリードフレームを母型から剥離す
ることが有効であると考え検討した結果、本発明に到達
した。すなわち、本発明は、エレクトロフォーミング法
によって形成されたリードフレームに半導体チップを搭
載した後、前記半導体チップを含む樹脂封止部分を樹脂
封止して半導体装置を製造する際に、該樹脂封止を施す
樹脂封止金型を構成する型の一方に使用される母型上
に、エレクトロフォーミング法によってリードフレーム
を形成した後、前記母型から剥離することなく母型上に
形成された前記リードフレームに半導体チップを搭載
し、次いで、前記樹脂封止金型を構成する他方の型と前
記リードフレームが形成された母型とを当接し、前記他
方の型と母型とによって形成された樹脂封止金型のキャ
ビティ内に前記半導体チップを含む樹脂封止部分を挿入
せしめ、その後、前記キャビティ内に封止樹脂を注入し
て形成された封止樹脂層によって補強されたリードフレ
ームを、前記母型から剥離することを特徴とする半導体
装置の製造方法にある。
In order to achieve the above-mentioned object, the inventor of the present invention uses an electroforming method on a mother die used for one of the molds constituting a resin-sealing die for resin-sealing. The semiconductor chip is mounted while mounting the formed lead frame on the mother die without peeling it off from the mother die,
The lead frame can be reinforced by resin-sealing the resin-sealed portion including the mounted semiconductor chip, and it was considered that it is effective to peel the lead frame from the mother die after resin-sealing. Has reached the present invention. That is, according to the present invention, when a semiconductor chip is mounted on a lead frame formed by an electroforming method, and a resin-sealed portion including the semiconductor chip is resin-sealed to manufacture a semiconductor device, the resin-sealed Forming a lead frame on one of the molds used in one of the molds forming the resin-sealed mold, and forming the lead frame on the master mold without peeling from the master mold. A semiconductor chip is mounted on the frame, and then the other mold forming the resin-sealing mold is brought into contact with the mother mold on which the lead frame is formed, and the resin formed by the other mold and the mother mold. A resin sealing portion including the semiconductor chip is inserted into the cavity of the sealing mold, and then a sealing resin layer is formed by injecting a sealing resin into the cavity. The lead frame reinforced Te lies in a method of manufacturing a semiconductor device, characterized by peeling from the mold.

【0005】かかる構成を有する本発明において、母型
から剥離されたリードフレームのインナーリードの露出
面に、絶縁層を形成することによって、インナーリード
の絶縁と封止とを行うことができる。更に、他方の型と
当接する母型上に形成されたアウターリードのリード間
に、樹脂洩れ防止用充填材を充填することによって、樹
脂封止の際に、リード間からの封止樹脂の洩出を防止で
きる。また、母型から剥離されたリードフレームのイン
ナーリードの露出面に絶縁層を形成すると共に、前記絶
縁層から突出するバンプをインナーリード面に突設する
ことにより、得られた半導体装置の実装を容易に行うこ
とができ、且つ封止樹脂層から突出して封止樹脂層に因
る補強を受けることができないアウターリードを不要に
できる。或いは、母型から剥離されたリードフレームの
インナーリードの露出面に、回路基板を接合することに
よって、バンプ形成位置の自由度向上等を図ることがで
きる。
In the present invention having such a structure, the inner lead can be insulated and sealed by forming an insulating layer on the exposed surface of the inner lead of the lead frame separated from the mother die. Further, by filling a resin leakage preventing filler between the leads of the outer lead formed on the mother die that abuts the other die, the sealing resin does not leak between the leads during resin encapsulation. You can prevent it from coming out. In addition, an insulating layer is formed on the exposed surface of the inner lead of the lead frame separated from the mother die, and a bump protruding from the insulating layer is provided on the inner lead surface so as to mount the obtained semiconductor device. It is possible to eliminate the need for an outer lead that can be easily formed and that does not protrude from the sealing resin layer and cannot be reinforced by the sealing resin layer. Alternatively, the degree of freedom of the bump formation position can be improved by joining the circuit board to the exposed surface of the inner lead of the lead frame separated from the mother die.

【0006】[0006]

【作用】本発明において、エレクトロフォーミング法に
よって形成されたリードフレームに、半導体チップ等の
搭載等を行う際には、リードフレームは母型によって補
強されているため、リードフレームの変形を防止でき
る。しかも、リードフレームを母型から剥離する際に
は、リードフレームを補強する封止樹脂層もリードフレ
ームに付着した状態で母型から剥離されるため、リード
フレームの剥離工程、及びめっき工程等の後工程におい
て、リードフレームの変形を可及的に防止できる。ま
た、封止樹脂層が、リードフレームの半導体搭載面側の
みに形成されるため、最終的に得られる半導体装置の薄
型化が可能である。
In the present invention, when a semiconductor chip or the like is mounted on the lead frame formed by the electroforming method, the lead frame is reinforced by the mother die, so that the lead frame can be prevented from being deformed. Moreover, when the lead frame is peeled from the mother die, the encapsulating resin layer that reinforces the lead frame is also peeled from the mother die while being attached to the lead frame. In the subsequent process, the lead frame can be prevented from being deformed as much as possible. Further, since the encapsulating resin layer is formed only on the semiconductor mounting surface side of the lead frame, it is possible to reduce the thickness of the finally obtained semiconductor device.

【0007】[0007]

【実施例】本発明を図面によって更に詳細に説明する。
図1は、本発明の一実施例を示す工程図であって、先
ず、エレクトロフォーミング法によって、ステンレスス
チール等の導電性材料からなる母型10上にリードフレ
ーム12を形成する〔図1(a)〕。得られたリードフ
レーム12には、半導体チップを搭載するステージ16
を囲むように、インナーリード20とアウターリード1
8とから成るリード14が複数本形成されている。尚、
本実施例において採用するエレクトロフォーミング法
は、特公昭48ー39867号公報等において知られて
いる公知の方法を採用でき、ここではエレクトロフォー
ミング法についての詳細な説明を省略する。
The present invention will be described in more detail with reference to the drawings.
FIG. 1 is a process chart showing an embodiment of the present invention. First, a lead frame 12 is formed on a mother die 10 made of a conductive material such as stainless steel by an electroforming method [FIG. )]. The obtained lead frame 12 has a stage 16 on which a semiconductor chip is mounted.
Inner lead 20 and outer lead 1 to surround
A plurality of leads 14 composed of 8 and 8 are formed. still,
As the electroforming method used in this embodiment, a known method known in Japanese Examined Patent Publication No. 48-39867 can be adopted, and a detailed description of the electroforming method will be omitted here.

【0008】次いで、形成されたリードフレーム12の
ステージ16及びインナーリード20のボンディングエ
リア等に、半導体チップの搭載用前処理やボンディング
用前処理として、銀等の部分めっき層22、22を形成
すると共に、アウターリード18のリード間に、樹脂洩
れ防止用の充填材24としてレジストを充填する〔図1
(b)〕。更に、リードフレーム12のステージ16上
に搭載した半導体チップ26と、インナーリード12の
ボンディングエリアとをワイヤボンディングする〔図1
(c)〕。この様に、リードフレーム12に部分めっき
を施したり、半導体チップ26を搭載したりしても、リ
ードフレーム12は母型10によって補強されているた
めに変形することがない。
Next, on the bonding areas of the stage 16 and the inner leads 20 of the formed lead frame 12, partial plating layers 22, 22 of silver or the like are formed as a pretreatment for mounting a semiconductor chip and a pretreatment for bonding. At the same time, a resist is filled between the leads of the outer lead 18 as a filler 24 for preventing resin leakage [FIG.
(B)]. Further, the semiconductor chip 26 mounted on the stage 16 of the lead frame 12 and the bonding area of the inner lead 12 are wire bonded [FIG.
(C)]. As described above, even if the lead frame 12 is partially plated or the semiconductor chip 26 is mounted, the lead frame 12 is reinforced by the mother die 10 and therefore is not deformed.

【0009】半導体チップ26が搭載され且つワイヤボ
ンディングされたリードフレーム12は樹脂封止工程に
送られ、半導体チップ26を含む樹脂封止部分が、樹脂
封止金型を構成する上型と下型との当接によって形成さ
れるキャビティ34内に挿入される〔図1(d)〕。か
かるキャビティ34は、樹脂封止金型の下型として使用
される母型10と、樹脂封止金型の上型として使用され
且つキャビティ凹部32が形成されたキャビティブロッ
ク30との当接によって形成され、キャビティブロック
30の下端面の一部は、リードフレーム12のアウター
リード18と当接する。この樹脂封止金型のキャビティ
34には、ゲート36から封止樹脂が注入されて半導体
チップ26を含む樹脂封止部分を樹脂封止すると共に、
封止樹脂層38を形成する。尚、本実施例においては、
アウターリード18のリード間に樹脂洩れ防止用充填材
24としてのレジストが充填されているため、アウター
リード18に当接したキャビティブロック30の下端面
と母型10の上面との間が閉塞され、キャビティ34内
に注入された封止樹脂の洩出を防止できる。
The lead frame 12 on which the semiconductor chip 26 is mounted and wire-bonded is sent to a resin encapsulation process, and the resin encapsulation portion including the semiconductor chip 26 forms an upper die and a lower die which form a resin encapsulation mold. It is inserted into the cavity 34 formed by the contact with [Fig. 1 (d)]. The cavity 34 is formed by contact between the mother die 10 used as the lower mold of the resin sealing mold and the cavity block 30 used as the upper mold of the resin sealing mold and having the cavity recess 32 formed therein. Then, a part of the lower end surface of the cavity block 30 contacts the outer lead 18 of the lead frame 12. In the cavity 34 of this resin sealing mold, a sealing resin is injected from the gate 36 to seal the resin sealing portion including the semiconductor chip 26 with a resin, and
The sealing resin layer 38 is formed. In this example,
Since the resist as the resin leakage preventing filler 24 is filled between the leads of the outer lead 18, the lower end surface of the cavity block 30 contacting the outer lead 18 and the upper surface of the mother die 10 are closed, The leakage of the sealing resin injected into the cavity 34 can be prevented.

【0010】その後、樹脂封止金型を型開きすると共
に、リードフレーム12を母型10から剥離する。この
剥離の際には、形成した封止樹脂層38によって、リー
ドフレーム12の最も変形し易いインナーリード20及
びステージ16が補強されているため、剥離に起因する
変形を防止できる。母型10から剥離したリードフレー
ム12のインナーリード20及びステージ16は、封止
樹脂層38の裏面側に露出しているため、インナーリー
ド20及びステージ16の露出面を被覆して絶縁すべ
く、封止樹脂層38の裏面全面に亘って絶縁レジストを
塗布して絶縁層40を形成する。〔図1(e)〕。得ら
れた半導体装置には、更にめっき等が必要に応じて施さ
れるが、その際にも、封止樹脂層38による補強によっ
てインナーリード20等の変形を防止できる。尚、この
様に、本実施例では、ステージ16及びインナーリード
20が封止樹脂層38によって補強された後、母型10
から剥離されるため、ステージ16を支承するサポート
バーを不要にできると共に、樹脂洩れ防止用充填材24
としてのレジストがアウターリード18のリード間に充
填されて封止樹脂の樹脂洩れ防止が図られているためダ
ムバーも不要にできる。
After that, the resin sealing mold is opened and the lead frame 12 is peeled off from the mother mold 10. At the time of this peeling, since the inner resin 20 and the stage 16 of the lead frame 12 that are most easily deformed are reinforced by the formed sealing resin layer 38, the deformation caused by the peeling can be prevented. Since the inner lead 20 and the stage 16 of the lead frame 12 separated from the mother die 10 are exposed on the back surface side of the sealing resin layer 38, in order to cover and insulate the exposed surface of the inner lead 20 and the stage 16, An insulating resist is applied over the entire back surface of the sealing resin layer 38 to form an insulating layer 40. [FIG. 1 (e)]. The obtained semiconductor device is further subjected to plating or the like, if necessary. Even at this time, the inner lead 20 and the like can be prevented from being deformed by the reinforcement by the sealing resin layer 38. As described above, in this embodiment, after the stage 16 and the inner leads 20 are reinforced by the sealing resin layer 38, the mother die 10 is
The support bar supporting the stage 16 can be eliminated, and the resin leakage preventing filler 24 can be eliminated.
The resist is filled between the leads of the outer leads 18 to prevent resin leakage of the sealing resin, so that the dam bar can be eliminated.

【0011】図1に示す工程によって得られた半導体装
置においては、搭載された半導体チップ26とインナー
リード20とのボンディング面の高さが異なる。この
点、図2に示す様に、母型10のステージ16が形成さ
れる部分を凹部とすることによって、搭載された半導体
チップ26とインナーリード20とのボンディング面と
を同一高さとすることができる。また、インナーリード
のパターンが微細になるに伴い、封止樹脂層38から突
出するアウターリード18も、細く且つ薄くなるため、
その強度が低下し変形し易くなる。このため、図3に示
す様に、封止樹脂層38によって補強されたインナーリ
ード20にバンプ42、42・・を突設することによっ
て、アウターリード18を形成することを要しない。こ
のバンプ42は、はんだ金属によって形成され且つ先端
部が絶縁層40から突出するものである。
In the semiconductor device obtained by the process shown in FIG. 1, the height of the bonding surface between the mounted semiconductor chip 26 and the inner lead 20 is different. In this respect, as shown in FIG. 2, by making the portion of the mother die 10 on which the stage 16 is formed a recess, the bonding surface of the mounted semiconductor chip 26 and the bonding surface of the inner lead 20 can be made to be at the same height. it can. Further, as the pattern of the inner leads becomes finer, the outer leads 18 protruding from the sealing resin layer 38 also become thinner and thinner,
Its strength decreases and it becomes easy to deform. Therefore, as shown in FIG. 3, it is not necessary to form the outer leads 18 by projecting the bumps 42, 42, ... On the inner leads 20 reinforced by the sealing resin layer 38. The bump 42 is made of solder metal and has a tip protruding from the insulating layer 40.

【0012】かかるパンプ42、42・・を、図4に示
す様に、母型10から剥離されたリードフレーム12の
インナーリード20の露出面に接合した回路基板44に
形成することによって、バンプ42の形成位置の自由度
を向上することができると共に、回路基板44内にグラ
ンドやプレナー線路等を設けることによって、電気的特
性を向上できる。この様な回路基板44としては、ポリ
イミド等の樹脂フィルムに回路パターンを形成したフレ
キシブルプリント配線板や樹脂製の基板に回路パターン
を形成したプリント回路基板(PCB)を使用でき、イ
ンナーリード20の露出面との接合面にスルーホールが
開口されているものを使用できる。かかる回路基板44
とインナーリード20との接続は、先ず、回路基板44
のスルーホールの開口部及び/又は封止樹脂層38のイ
ンナーリード20の露出面を除く面に、スクリーン印刷
等によって絶縁性接着剤を塗布した後、インナーリード
20の露出面と回路基板44のスルーホールの開口部と
が接合されるように両者を接合する。次いで、スルーホ
ール内に、導電性ペーストを充填、或いはめっきで銅等
の金属を積み上げることによって、両者を電気的に接続
できる。また、回路基板44として、セラミック回路基
板も使用することができる。かかるセラミック回路基板
には、予めインナーリード20の露出面との接合端子が
形成されていることが通常である。このため、導電性接
着剤をスクリーン印刷等によって、セラミック回路基板
の接合端子及び/又は封止樹脂層38のインナーリード
20の露出面に塗布すると共に、前記接合端子及び/又
はインナーリード20の露出面を除く面に絶縁性接着剤
を塗布する。その後、インナーリード20の露出面と回
路基板44の接合端子とが接合されるように両者を接合
することによって、セラミック回路基板とインナーリー
ド20とを電気的に接続できる。
.. are formed on the circuit board 44 bonded to the exposed surface of the inner lead 20 of the lead frame 12 separated from the mother die 10 as shown in FIG. It is possible to improve the degree of freedom in the formation position of the wiring, and it is possible to improve the electrical characteristics by providing a ground, a planar line, or the like in the circuit board 44. As such a circuit board 44, a flexible printed wiring board having a circuit pattern formed on a resin film such as polyimide or a printed circuit board (PCB) having a circuit pattern formed on a resin board can be used, and the inner leads 20 are exposed. It is possible to use one having a through hole formed on the joint surface with the surface. Such a circuit board 44
First, the circuit board 44 is connected to the inner lead 20.
After the insulating adhesive is applied to the opening of the through hole and / or the surface of the sealing resin layer 38 excluding the exposed surface of the inner lead 20 by screen printing or the like, the exposed surface of the inner lead 20 and the circuit board 44. The both are joined so that the openings of the through holes are joined. Then, the conductive paste is filled in the through holes, or a metal such as copper is piled up by plating to electrically connect the two. A ceramic circuit board can also be used as the circuit board 44. It is usual that the ceramic circuit board is preliminarily formed with a bonding terminal to the exposed surface of the inner lead 20. Therefore, a conductive adhesive is applied to the joint terminals of the ceramic circuit board and / or the exposed surface of the inner leads 20 of the sealing resin layer 38 by screen printing or the like, and the joint terminals and / or the inner leads 20 are exposed. Apply insulating adhesive to all surfaces except surfaces. After that, the exposed surface of the inner lead 20 and the joining terminal of the circuit board 44 are joined together so that the ceramic circuit board and the inner lead 20 can be electrically connected.

【0013】一方、アウターリード20を形成する必要
がある場合には、アウターリード20に対してエレクト
ロフォーミングを二回行うことによって、アウターリー
ド20のみを厚くして補強することができる。即ち、第
一回目のエレクトロフォーミングによって、同一厚さの
ステージ16、アウターリード18、及びインナーリー
ド20を形成した後、マスクによってステージ16及び
インナーリード20を覆って、アウターリード18のみ
を露出させて第二回目のエレクトロフォーミングを行
う。この様にして得られた半導体装置のアウターリード
18は、インナーリード20と比較して高強度とするこ
とができる。尚、本実施例においては、リードフレーム
12に搭載する半導体チップ26が一個である場合につ
いて説明してきたが、複数個の半導体チップを搭載して
もよい。
On the other hand, when it is necessary to form the outer leads 20, the outer leads 20 can be thickened and reinforced by performing electroforming twice on the outer leads 20. That is, after the stage 16, the outer lead 18, and the inner lead 20 having the same thickness are formed by the first electroforming, the stage 16 and the inner lead 20 are covered with a mask to expose only the outer lead 18. Perform the second electroforming. The outer lead 18 of the semiconductor device thus obtained can have higher strength than the inner lead 20. In the present embodiment, the case where one semiconductor chip 26 is mounted on the lead frame 12 has been described, but a plurality of semiconductor chips may be mounted.

【0014】[0014]

【発明の効果】本発明によれば、エレクトロフォーミン
グ法によって形成した微細パターンのリードフレームの
変形を防止できるため、高集積化された半導体チップを
搭載した半導体装置、小型化・薄型化された半導体装置
を容易に製造できる。
According to the present invention, since it is possible to prevent deformation of a lead frame having a fine pattern formed by an electroforming method, a semiconductor device mounted with a highly integrated semiconductor chip and a miniaturized and thinned semiconductor device. The device can be easily manufactured.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を説明するための工程図であ
る。
FIG. 1 is a process chart for explaining an example of the present invention.

【図2】他の実施例を説明するための部分断面図であ
る。
FIG. 2 is a partial cross-sectional view for explaining another embodiment.

【図3】他の実施例を説明するための部分断面図であ
る。
FIG. 3 is a partial cross-sectional view for explaining another embodiment.

【図4】他の実施例を説明するための縦断面図である。FIG. 4 is a vertical sectional view for explaining another embodiment.

【図5】エレクトロフォーミング法を説明するための説
明図である。
FIG. 5 is an explanatory diagram for explaining an electroforming method.

【符号の説明】[Explanation of symbols]

10 母型 12 リードフレーム 16 ステージ 18 アウターリード 20 インナーリード 22 部分めっき層 24 樹脂洩れ防止用充填材 26 半導体チップ 30 キャビティブロック 32 キャビティ凹部 34 キャビティ 38 封止樹脂層 40 絶縁層 42 バンプ 44 回路基板 10 Mother Mold 12 Lead Frame 16 Stage 18 Outer Lead 20 Inner Lead 22 Partial Plating Layer 24 Resin Leak Preventing Filler 26 Semiconductor Chip 30 Cavity Block 32 Cavity Recess 34 Cavity 38 Sealing Resin Layer 40 Insulating Layer 42 Bump 44 Circuit Board

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 エレクトロフォーミング法によって形成
されたリードフレームに半導体チップを搭載した後、前
記半導体チップを含む樹脂封止部分を樹脂封止して半導
体装置を製造する際に、 該樹脂封止を施す樹脂封止金型を構成する型の一方に使
用される母型上に、エレクトロフォーミング法によって
リードフレームを形成した後、 前記母型から剥離することなく母型上に形成された前記
リードフレームに半導体チップを搭載し、 次いで、前記樹脂封止金型を構成する他方の型と前記リ
ードフレームが形成された母型とを当接し、前記他方の
型と母型とによって形成された樹脂封止金型のキャビテ
ィ内に前記半導体チップを含む樹脂封止部分を挿入せし
め、 その後、前記キャビティ内に封止樹脂を注入して形成さ
れた封止樹脂層によって補強されたリードフレームを、
前記母型から剥離することを特徴とする半導体装置の製
造方法。
1. When a semiconductor chip is mounted on a lead frame formed by an electroforming method and a resin-sealed portion including the semiconductor chip is resin-sealed to manufacture a semiconductor device, the resin-sealing is performed. The lead frame formed on the mother die without being separated from the mother die after the lead frame is formed on the mother die used for one of the molds forming the resin-sealed mold by the electroforming method. Then, the semiconductor chip is mounted on, and then the other mold constituting the resin-sealing die is brought into contact with the mother die on which the lead frame is formed, and the resin seal formed by the other die and the mother die. Insert the resin-sealing portion containing the semiconductor chip into the cavity of the die, and then inject the sealing resin into the cavity by the sealing resin layer formed. The strength has been the lead frame,
A method of manufacturing a semiconductor device, which comprises peeling from the mother die.
【請求項2】 母型から剥離されたリードフレームのイ
ンナーリードの露出面に、絶縁層を形成する請求項1記
載の半導体装置の製造方法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein an insulating layer is formed on an exposed surface of the inner lead of the lead frame separated from the mother die.
【請求項3】 他方の型と当接する母型上に形成された
アウターリードのリード間に、樹脂洩れ防止用充填材を
充填する請求項1記載の半導体装置の製造方法。
3. The method for manufacturing a semiconductor device according to claim 1, wherein a resin leak preventing filler is filled between the leads of the outer leads formed on the mother die that abuts the other die.
【請求項4】 母型から剥離されたリードフレームのイ
ンナーリードの露出面に絶縁層を形成すると共に、前記
絶縁層から突出するバンプをインナーリードの露出面に
突設する請求項1記載の半導体装置の製造方法。
4. The semiconductor according to claim 1, wherein an insulating layer is formed on an exposed surface of the inner lead of the lead frame separated from the mother die, and a bump protruding from the insulating layer is provided on the exposed surface of the inner lead. Device manufacturing method.
【請求項5】 母型から剥離されたリードフレームのイ
ンナーリードの露出面に、回路基板を接合する請求項1
記載の半導体装置の製造方法。
5. The circuit board is bonded to the exposed surface of the inner lead of the lead frame separated from the mother die.
A method for manufacturing a semiconductor device as described above.
JP23295493A 1993-09-20 1993-09-20 Fabrication of semiconductor device Pending JPH0794651A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23295493A JPH0794651A (en) 1993-09-20 1993-09-20 Fabrication of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23295493A JPH0794651A (en) 1993-09-20 1993-09-20 Fabrication of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0794651A true JPH0794651A (en) 1995-04-07

Family

ID=16947472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23295493A Pending JPH0794651A (en) 1993-09-20 1993-09-20 Fabrication of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0794651A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046218A (en) * 2016-09-16 2018-03-22 新光電気工業株式会社 Lead frame, manufacturing method for the same, and electronic component device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018046218A (en) * 2016-09-16 2018-03-22 新光電気工業株式会社 Lead frame, manufacturing method for the same, and electronic component device

Similar Documents

Publication Publication Date Title
KR101037997B1 (en) A semiconductor die package, a substrate for semiconductor die pachage, and a forming method thereof, and a manufacturing method and a processing method of a lead fram structure
US6359221B1 (en) Resin sealed semiconductor device, circuit member for use therein
US5976912A (en) Fabrication process of semiconductor package and semiconductor package
US6495909B2 (en) Low-pin-count chip package and manufacturing method thereof
US6762118B2 (en) Package having array of metal pegs linked by printed circuit lines
KR20030051222A (en) Semiconductor device and method of manufacturing the same
US6333211B1 (en) Process for manufacturing a premold type semiconductor package using support pins in the mold and external connector bumps
EP0582052A1 (en) Low profile overmolded semiconductor device and method for making the same
KR100630581B1 (en) Manufacturing method of carrier substrate for producing semiconductor device, and semiconductor device and manufacturing method thereof
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JPH09307043A (en) Lead frame member and manufacture thereof, and semiconductor device using lead frame member
JP2000114426A (en) Single-sided resin sealing type semiconductor device
JPH11111738A (en) Cob and method for manufacturing the same, semiconductor element and method for manufacturing the same
JP3198243B2 (en) Semiconductor device and manufacturing method thereof
JPH0936155A (en) Manufacture of semiconductor device
JPH0794651A (en) Fabrication of semiconductor device
JP4018853B2 (en) Terminal land frame
JPH11297740A (en) Carrier tape having semiconductor chip mounted thereon, and semiconductor device
JP3569642B2 (en) Semiconductor device carrier substrate, method of manufacturing the same, and method of manufacturing a semiconductor device
KR100246848B1 (en) Land grid array and a semiconductor package having a same
JPH10270591A (en) Package for semiconductor device and its manufacture
JPH0992767A (en) Compound lead frame and semiconductor device
JP2000031321A (en) Structure and manufacture of semiconductor device
JPH06101488B2 (en) Semiconductor device
JP2001127227A (en) Terminal land frame, manufacturing method thereof, resin-sealed semiconductor device and manufacturing method thereof