JPH0786802A - 高周波回路 - Google Patents
高周波回路Info
- Publication number
- JPH0786802A JPH0786802A JP5229256A JP22925693A JPH0786802A JP H0786802 A JPH0786802 A JP H0786802A JP 5229256 A JP5229256 A JP 5229256A JP 22925693 A JP22925693 A JP 22925693A JP H0786802 A JPH0786802 A JP H0786802A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- high frequency
- frequency circuit
- circuit
- microstrip line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguides (AREA)
- Filters And Equalizers (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】
【目的】高周波回路基板上で実装面積の小さく且つ精度
の良い高周波回路を提供することを目的とする。 【構成】絶縁性基板本体と、前記絶縁性基板本体の一主
面に形成されたマイクロストリップ線路と、前記絶縁性
基板本体の他主面に形成された接地用導体層と、前記マ
イクロストリップ線路と前記接地用導体層を接続するス
ル−ホ−ルとを具備する高周波回路用基板において、前
記絶縁性基板の所定の場所に１つもしくは複数の前記ス
ルーホールを備え、前記スル−ホ−ルに含まれるインダ
クタンス成分もしくはキャパシタンス成分またはその両
方を回路定数の一部として用いることを特徴とする高周
波回路。
の良い高周波回路を提供することを目的とする。 【構成】絶縁性基板本体と、前記絶縁性基板本体の一主
面に形成されたマイクロストリップ線路と、前記絶縁性
基板本体の他主面に形成された接地用導体層と、前記マ
イクロストリップ線路と前記接地用導体層を接続するス
ル−ホ−ルとを具備する高周波回路用基板において、前
記絶縁性基板の所定の場所に１つもしくは複数の前記ス
ルーホールを備え、前記スル−ホ−ルに含まれるインダ
クタンス成分もしくはキャパシタンス成分またはその両
方を回路定数の一部として用いることを特徴とする高周
波回路。
Description
【０００１】
【産業上の利用分野】本発明は通信機器等の回路基板に
構成される高周波回路に関する。
構成される高周波回路に関する。
【０００２】
【従来の技術】近年の回路設計技術およびＩＣ化技術の
進歩によって、回路基板上の低周波回路および高周波回
路の大部分がＩＣ内に形成されるようになった。そのた
め、回路基板上の実装部品のほとんどがＩＣとして実装
され、回路基板上での部品の実装面積は小さくなり、回
路基板の大きさ自体も小形化されてきた。これらは近年
の通信機器等の小形化に直接的な関わりを持っている。
進歩によって、回路基板上の低周波回路および高周波回
路の大部分がＩＣ内に形成されるようになった。そのた
め、回路基板上の実装部品のほとんどがＩＣとして実装
され、回路基板上での部品の実装面積は小さくなり、回
路基板の大きさ自体も小形化されてきた。これらは近年
の通信機器等の小形化に直接的な関わりを持っている。
【０００３】しかし、ＩＣ内に形成される回路素子（イ
ンダクタンス、キャパシタンス、抵抗等）の素子値の精
度（設計値からのズレ）は一般的に±２０％程度と悪
く、これらＩＣ内に形成された回路素子を用いてＩＣ内
に精度の良い高周波受動回路（例えばフィルタ、インピ
−ダンス整合回路など）を実現することは非常に困難で
ある。
ンダクタンス、キャパシタンス、抵抗等）の素子値の精
度（設計値からのズレ）は一般的に±２０％程度と悪
く、これらＩＣ内に形成された回路素子を用いてＩＣ内
に精度の良い高周波受動回路（例えばフィルタ、インピ
−ダンス整合回路など）を実現することは非常に困難で
ある。
【０００４】この理由から、これらの高周波受動回路は
一般的に高周波回路基板上においてマイクロストリップ
線路もしくは集中定数素子によって実現される。そこ
で、これら高周波受動回路を小さい実装面積で且つ精度
良く実現することが今後の課題となっている。
一般的に高周波回路基板上においてマイクロストリップ
線路もしくは集中定数素子によって実現される。そこ
で、これら高周波受動回路を小さい実装面積で且つ精度
良く実現することが今後の課題となっている。
【０００５】例えば、従来、回路基板上に構成される高
周波回路の一つとして、所望の周波数の信号のみを選択
するような帯域通過フィルタを構成しようとする場合、
例えば図１６に示すような約λ／２の長さ（λは所望信
号の波長）のマイクロストリップ線路を共振器として用
いた、分布定数型のマイクロストリップフィルタを構成
するのが一般的であった。
周波回路の一つとして、所望の周波数の信号のみを選択
するような帯域通過フィルタを構成しようとする場合、
例えば図１６に示すような約λ／２の長さ（λは所望信
号の波長）のマイクロストリップ線路を共振器として用
いた、分布定数型のマイクロストリップフィルタを構成
するのが一般的であった。
【０００６】しかしマイクロストリップ線路で高周波回
路を実現する場合、その精度はパタ−ンのエッチング精
度（１％以下）とほぼ同じであるが、前記マイクロスト
リップフィルタを回路基板上に構成するためには、所望
の周波数の約λ／２の長さのマイクロストリップ線路共
振器と、前記共振器に信号を入力するための入力用マイ
クロストリップ線路と、前記共振器から信号を出力する
ための出力用マイクロストリップ線路と、前記共振器と
前記入出力線路との間の間隙が必要であり、フィルタは
回路基板上において大きな実装面積を占め、高周波回路
全体の規模が大きくなるという問題点があった。
路を実現する場合、その精度はパタ−ンのエッチング精
度（１％以下）とほぼ同じであるが、前記マイクロスト
リップフィルタを回路基板上に構成するためには、所望
の周波数の約λ／２の長さのマイクロストリップ線路共
振器と、前記共振器に信号を入力するための入力用マイ
クロストリップ線路と、前記共振器から信号を出力する
ための出力用マイクロストリップ線路と、前記共振器と
前記入出力線路との間の間隙が必要であり、フィルタは
回路基板上において大きな実装面積を占め、高周波回路
全体の規模が大きくなるという問題点があった。
【０００７】また、例えば、回路基板上に構成される高
周波回路において、高周波ＩＣの入力または出力のイン
ピ−ダンスと回路基板上の線路のインピ−ダンスとの整
合をとるための整合回路を実現する場合、例えば、高周
波ＩＣの入力端子の前段または出力端子の後段の回路基
板上に、集中定数素子（チップインダクタンスとチップ
キャパシタンスなど）を用いて図１４の回路例に示すよ
うな整合回路を実現するのが一般的であった。
周波回路において、高周波ＩＣの入力または出力のイン
ピ−ダンスと回路基板上の線路のインピ−ダンスとの整
合をとるための整合回路を実現する場合、例えば、高周
波ＩＣの入力端子の前段または出力端子の後段の回路基
板上に、集中定数素子（チップインダクタンスとチップ
キャパシタンスなど）を用いて図１４の回路例に示すよ
うな整合回路を実現するのが一般的であった。
【０００８】しかし、近年の搬送波周波数の高周波化に
より、集中定数素子の大きさや形状が信号の波長に比べ
て無視できなくなり、集中定数素子自体が高周波特性を
持ったり、また、集中定数素子を回路基板に実装する際
の半田やランドの形状自体が高周波特性を持つことも生
じてきており問題となっていた。
より、集中定数素子の大きさや形状が信号の波長に比べ
て無視できなくなり、集中定数素子自体が高周波特性を
持ったり、また、集中定数素子を回路基板に実装する際
の半田やランドの形状自体が高周波特性を持つことも生
じてきており問題となっていた。
【０００９】したがって、分布定数線路（マイクロスト
リップ線路）によるによる高周波回路設計や集中定数素
子をなるべく使わない回路設計が必要とされてきてい
る。これに対して、高周波特性に優れたチップ部品も販
売されているが、これらは非常に高価であり、通信機器
等の全体のコスト低減には相応しくないという問題点が
ある。特に、チップインダクタンスに関しては、チップ
抵抗やチップキャパシタンスに比べて一般的にその形状
が大きく、部品自体が高周波特性を持ち、また回路の実
装面積が大きくなるという問題点があった。
リップ線路）によるによる高周波回路設計や集中定数素
子をなるべく使わない回路設計が必要とされてきてい
る。これに対して、高周波特性に優れたチップ部品も販
売されているが、これらは非常に高価であり、通信機器
等の全体のコスト低減には相応しくないという問題点が
ある。特に、チップインダクタンスに関しては、チップ
抵抗やチップキャパシタンスに比べて一般的にその形状
が大きく、部品自体が高周波特性を持ち、また回路の実
装面積が大きくなるという問題点があった。
【００１０】
【発明が解決しようとする課題】このように、回路基板
上に高周波回路を実現しようとする場合において、高周
波回路をマイクロストリップ線路で実現した場合は、マ
イクロストリップ線路が回路基板上で占める面積が非常
に大きいという問題点があり、また、集中定数素子で構
成した場合においても、集中定数素子の形状に依存する
高周波特性や集中定数素子と回路基板との接続部の形状
に依存する高周波特性によって、回路素子の公称値から
のズレが生じ、回路設計が困難であるという問題点があ
った。そこで本発明は、回路基板上で実装面積が小さく
且つ精度の良い高周波回路を実現することを目的とす
る。
上に高周波回路を実現しようとする場合において、高周
波回路をマイクロストリップ線路で実現した場合は、マ
イクロストリップ線路が回路基板上で占める面積が非常
に大きいという問題点があり、また、集中定数素子で構
成した場合においても、集中定数素子の形状に依存する
高周波特性や集中定数素子と回路基板との接続部の形状
に依存する高周波特性によって、回路素子の公称値から
のズレが生じ、回路設計が困難であるという問題点があ
った。そこで本発明は、回路基板上で実装面積が小さく
且つ精度の良い高周波回路を実現することを目的とす
る。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に本発明においては、前記絶縁性基板本体の一主面に形
成されたマイクロストリップ線路と、前記絶縁性基板本
体の他主面に形成された接地用導体層と、前記マイクロ
ストリップ線路と前記接地用導体層を接続するスル−ホ
−ルとを具備する高周波回路において、前記絶縁性基板
の所定の場所に１つもしくは複数の前記スルーホールを
備え、前記スル−ホ−ルに含まれるインダクタンス成分
もしくはキャパシタンス成分またはその両方を回路定数
の一部として用いることを特徴とする。
に本発明においては、前記絶縁性基板本体の一主面に形
成されたマイクロストリップ線路と、前記絶縁性基板本
体の他主面に形成された接地用導体層と、前記マイクロ
ストリップ線路と前記接地用導体層を接続するスル−ホ
−ルとを具備する高周波回路において、前記絶縁性基板
の所定の場所に１つもしくは複数の前記スルーホールを
備え、前記スル−ホ−ルに含まれるインダクタンス成分
もしくはキャパシタンス成分またはその両方を回路定数
の一部として用いることを特徴とする。
【００１２】また望ましくは、第１の発明の高周波回路
において、前記絶縁性基板本体の一主面に形成された集
中定数素子を実装するための１つもしくは複数のランド
内の所定の位置に、前記ランドと前記接地用導体層を接
続するための１つもしくは複数のスル−ホ−ルを設け、
前記集中定数素子を実装するための前記ランドにインダ
クタンス成分を持たせたことを特徴とする。
において、前記絶縁性基板本体の一主面に形成された集
中定数素子を実装するための１つもしくは複数のランド
内の所定の位置に、前記ランドと前記接地用導体層を接
続するための１つもしくは複数のスル−ホ−ルを設け、
前記集中定数素子を実装するための前記ランドにインダ
クタンス成分を持たせたことを特徴とする。
【００１３】
【作用】このように構成されたものにおいては、前記マ
イクロストリップ線路と前記接地用導体層を接続する前
記スル−ホ−ルに含まれるインダクタンス成分もしくは
キャパシタンス成分またはその両方を回路基板上の高周
波回路の回路定数の一部として用いることにより、全体
をマイクロストリップ線路で形成した場合よりも実装面
積が小さい高周波回路を実現することが可能であり、ま
た全体をチップ部品で構成した場合よりも精度の良い高
周波回路を実現することが可能となる。
イクロストリップ線路と前記接地用導体層を接続する前
記スル−ホ−ルに含まれるインダクタンス成分もしくは
キャパシタンス成分またはその両方を回路基板上の高周
波回路の回路定数の一部として用いることにより、全体
をマイクロストリップ線路で形成した場合よりも実装面
積が小さい高周波回路を実現することが可能であり、ま
た全体をチップ部品で構成した場合よりも精度の良い高
周波回路を実現することが可能となる。
【００１４】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。図１〜図３は本発明の高周波回路の第１の実施例を
説明するための図面である。絶縁性基板本体（１０１）
と、前記絶縁性基板本体（１０１）の一主面に形成され
たマイクロストリップ線路（１０２）と、前記絶縁性基
板本体（１０１）の他主面に形成された接地用導体層
（１０３）と、前記マイクロストリップ線路（１０２）
上に実装された所定の容量性集中定数素子（１０４）
と、前記マイクロストリップ線路（１０２）と前記接地
用導体層（１０３）を接続するスル−ホ−ル（１０５）
とを図１に示すように構成し、前記スル−ホ−ル（１０
５）のランド（１０６）を所定の大きさに形成すること
により、図２の等価回路で示される帯域通過フィルタを
実現することができる。ここでスルーホール内面には導
電製材料からなる接続路が設けられており、マイクロス
トリップ線路（１０２）と接地用導体層（１０３）とは
接続路を介して電気的に接続されている。この接続路は
ッチングを用いてスルーホール内面に形成できる。
る。図１〜図３は本発明の高周波回路の第１の実施例を
説明するための図面である。絶縁性基板本体（１０１）
と、前記絶縁性基板本体（１０１）の一主面に形成され
たマイクロストリップ線路（１０２）と、前記絶縁性基
板本体（１０１）の他主面に形成された接地用導体層
（１０３）と、前記マイクロストリップ線路（１０２）
上に実装された所定の容量性集中定数素子（１０４）
と、前記マイクロストリップ線路（１０２）と前記接地
用導体層（１０３）を接続するスル−ホ−ル（１０５）
とを図１に示すように構成し、前記スル−ホ−ル（１０
５）のランド（１０６）を所定の大きさに形成すること
により、図２の等価回路で示される帯域通過フィルタを
実現することができる。ここでスルーホール内面には導
電製材料からなる接続路が設けられており、マイクロス
トリップ線路（１０２）と接地用導体層（１０３）とは
接続路を介して電気的に接続されている。この接続路は
ッチングを用いてスルーホール内面に形成できる。
【００１５】従来、高周波回路基板上に帯域フィルタを
構成する場合、図１６に示すような約λ／２の長さ（λ
は波長）のマイクロストリップ線路を共振器として用い
た平行結合型フィルタを構成するのが一般的であるが、
このフィルタを実現するためには約λ／２の長さのマイ
クロストリップ線路共振器（１６０１）と、前記共振器
に信号を入力するための入力用マイクロストリップ線路
（１６０２）と、前記共振器から信号を出力するための
出力用マイクロストリップ線路（１６０３）と、前記共
振器と前記入出力線路との間の間隙（１６０４）が必要
であり、高周波回路基板上で大きな実装面積を必要と
し、高周波回路の規模が大きくなるという問題点があっ
た。図１６より明らかなように、平行結合型フィルタ全
体でλ程度の長さを必要とするため、誘電体による影響
を考慮すると、例えばｆ＝２ＧＨｚのとき１０ｃｍ程度
の大きさを必要とすることとなる。
構成する場合、図１６に示すような約λ／２の長さ（λ
は波長）のマイクロストリップ線路を共振器として用い
た平行結合型フィルタを構成するのが一般的であるが、
このフィルタを実現するためには約λ／２の長さのマイ
クロストリップ線路共振器（１６０１）と、前記共振器
に信号を入力するための入力用マイクロストリップ線路
（１６０２）と、前記共振器から信号を出力するための
出力用マイクロストリップ線路（１６０３）と、前記共
振器と前記入出力線路との間の間隙（１６０４）が必要
であり、高周波回路基板上で大きな実装面積を必要と
し、高周波回路の規模が大きくなるという問題点があっ
た。図１６より明らかなように、平行結合型フィルタ全
体でλ程度の長さを必要とするため、誘電体による影響
を考慮すると、例えばｆ＝２ＧＨｚのとき１０ｃｍ程度
の大きさを必要とすることとなる。
【００１６】一方、図１に示すように構成された帯域通
過フィルタは高周波回路基板上の高周波回路において、
帯域通過フィルタを必要とする機能ブロック間に配線さ
れるマイクロストリップ線路の任意の場所に、直線的
に、小さい実装面積で実現できるので高周波回路全体の
小形化が可能となる。
過フィルタは高周波回路基板上の高周波回路において、
帯域通過フィルタを必要とする機能ブロック間に配線さ
れるマイクロストリップ線路の任意の場所に、直線的
に、小さい実装面積で実現できるので高周波回路全体の
小形化が可能となる。
【００１７】図３は上記のように構成された帯域通過フ
ィルタの特性を示す。ここで用いた帯域通過フィルタの
誘電体には樹脂基板を、マイクロストリップ線路には銅
を用いており、またスルーホールの内径は０．３〜０．
５ｍｍ、スルーホールの長さはおよそ０．２ｍｍ、ラン
ド（１０６）の外径は０．５〜０．８ｍｍとしている。
ィルタの特性を示す。ここで用いた帯域通過フィルタの
誘電体には樹脂基板を、マイクロストリップ線路には銅
を用いており、またスルーホールの内径は０．３〜０．
５ｍｍ、スルーホールの長さはおよそ０．２ｍｍ、ラン
ド（１０６）の外径は０．５〜０．８ｍｍとしている。
【００１８】図４は本発明の高周波回路の第２の実施例
を説明するための図面である。絶縁性基板本体（４０
１）と、前記絶縁性基板本体（４０１）の一主面に形成
されたマイクロストリップ線路（４０２）と、前記絶縁
性基板本体（４０１）の他主面に形成された接地用導体
層（４０３）と、前記マイクロストリップ線路（４０
２）に形成された所定の容量性分布定数素子（４０４）
と、前記マイクロストリップ線路（４０２）と前記接地
用導体層（４０３）を接続するスル−ホ−ル（４０５）
とを図４に示すように構成し、前記スル−ホ−ル（４０
５）のランド（４０６）を所定の大きさに形成すること
により、図２の等価回路で示される帯域通過フィルタを
実現することができる。
を説明するための図面である。絶縁性基板本体（４０
１）と、前記絶縁性基板本体（４０１）の一主面に形成
されたマイクロストリップ線路（４０２）と、前記絶縁
性基板本体（４０１）の他主面に形成された接地用導体
層（４０３）と、前記マイクロストリップ線路（４０
２）に形成された所定の容量性分布定数素子（４０４）
と、前記マイクロストリップ線路（４０２）と前記接地
用導体層（４０３）を接続するスル−ホ−ル（４０５）
とを図４に示すように構成し、前記スル−ホ−ル（４０
５）のランド（４０６）を所定の大きさに形成すること
により、図２の等価回路で示される帯域通過フィルタを
実現することができる。
【００１９】このように構成された帯域通過フィルタは
高周波回路基板内の高周波回路において、帯域通過フィ
ルタを必要とする機能ブロックの前段または後段に接続
されるマイクロストリップ線路の任意の場所に、小さい
実装面積で実現できるので高周波回路全体の小形化が可
能となる。
高周波回路基板内の高周波回路において、帯域通過フィ
ルタを必要とする機能ブロックの前段または後段に接続
されるマイクロストリップ線路の任意の場所に、小さい
実装面積で実現できるので高周波回路全体の小形化が可
能となる。
【００２０】図５は本発明の高周波回路の第３の実施例
を説明するための図面である。図１の帯域通過フィルタ
において、図５に示すように前記集中定数素子（５０
１）を実装するためのランドと前記スル−ホ−ル（５０
２）を形成するためのランドを共用することによって、
前記集中定数素子（５０１）を前記共用ランド間に実装
し、前記共用ランド（５０３）を所定の大きさに形成す
ることにより、更に実装面積の小さい帯域通過フィルタ
を実現することができる。
を説明するための図面である。図１の帯域通過フィルタ
において、図５に示すように前記集中定数素子（５０
１）を実装するためのランドと前記スル−ホ−ル（５０
２）を形成するためのランドを共用することによって、
前記集中定数素子（５０１）を前記共用ランド間に実装
し、前記共用ランド（５０３）を所定の大きさに形成す
ることにより、更に実装面積の小さい帯域通過フィルタ
を実現することができる。
【００２１】また、図６は図５に示した帯域通過フィル
タを多段接続した場合の構成例であり、本構成を用いれ
ば高周波回路基板上において、小さい実装面積で多段の
帯域通過フィルタを容易に実現できる。
タを多段接続した場合の構成例であり、本構成を用いれ
ば高周波回路基板上において、小さい実装面積で多段の
帯域通過フィルタを容易に実現できる。
【００２２】図７〜図９は本発明の高周波回路の第４の
実施例を説明するための図面である。絶縁性基板本体
（７０１）と、前記絶縁性基板本体（７０１）の一主面
に形成された第一のマイクロストリップ線路（７０２）
と、同じく前記絶縁性基板本体（７０１）の一主面に形
成された所望の周波数の約λ／４の長さの第二のマイク
ロストリップ線路（７０３）と、前記絶縁性基板本体
（７０１）の他主面に形成された接地用導体層（７０
４）と、前記マイクロストリップ線路（７０２、７０
３）と前記接地用導体層（７０４）を接続するスル−ホ
−ル（７０５）とを図７に示すように構成し、前記スル
−ホ−ル（７０５）のランド（７０６）を所定の大きさ
にすることにより、図８の等価回路で示される帯域通過
フィルタを実現することができる。
実施例を説明するための図面である。絶縁性基板本体
（７０１）と、前記絶縁性基板本体（７０１）の一主面
に形成された第一のマイクロストリップ線路（７０２）
と、同じく前記絶縁性基板本体（７０１）の一主面に形
成された所望の周波数の約λ／４の長さの第二のマイク
ロストリップ線路（７０３）と、前記絶縁性基板本体
（７０１）の他主面に形成された接地用導体層（７０
４）と、前記マイクロストリップ線路（７０２、７０
３）と前記接地用導体層（７０４）を接続するスル−ホ
−ル（７０５）とを図７に示すように構成し、前記スル
−ホ−ル（７０５）のランド（７０６）を所定の大きさ
にすることにより、図８の等価回路で示される帯域通過
フィルタを実現することができる。
【００２３】このように構成された帯域通過フィルタは
高周波回路基板上の高周波回路において、部品点数を増
やすこと無く、所定の場所にスル−ホ−ルを形成するこ
とのみで容易に実現することができるので高周波回路全
体の小形化が可能となる。図９は上記のように構成され
た帯域通過フィルタの特性の一例を示す。
高周波回路基板上の高周波回路において、部品点数を増
やすこと無く、所定の場所にスル−ホ−ルを形成するこ
とのみで容易に実現することができるので高周波回路全
体の小形化が可能となる。図９は上記のように構成され
た帯域通過フィルタの特性の一例を示す。
【００２４】図１０〜図１２は本発明の高周波回路の第
５の実施例を説明するための図面である。絶縁性基板本
体（１００１）と、前記絶縁性基板本体（１００１）の
一主面に形成されたマイクロストリップ線路（１００
２）と、前記絶縁性基板本体（１００１）の他主面に形
成された接地用導体層（１００３）と、前記マイクロス
トリップ線路（１００２）上に実装された所定の集中定
数素子（１００４）と、前記マイクロストリップ線路
（１００２）と前記接地用導体層（１００３）を接続す
るスル−ホ−ル（１００５）を図１０に示すように構成
することにより、図１１の等価回路で示される高域通過
フィルタを実現することができる。
５の実施例を説明するための図面である。絶縁性基板本
体（１００１）と、前記絶縁性基板本体（１００１）の
一主面に形成されたマイクロストリップ線路（１００
２）と、前記絶縁性基板本体（１００１）の他主面に形
成された接地用導体層（１００３）と、前記マイクロス
トリップ線路（１００２）上に実装された所定の集中定
数素子（１００４）と、前記マイクロストリップ線路
（１００２）と前記接地用導体層（１００３）を接続す
るスル−ホ−ル（１００５）を図１０に示すように構成
することにより、図１１の等価回路で示される高域通過
フィルタを実現することができる。
【００２５】このように構成された高域通過フィルタは
高周波回路基板上の高周波回路において、高域通過フィ
ルタを必要とする機能ブロック間に配線されるマイクロ
ストリップ線路の任意の場所に、直線的に、小さい実装
面積で実現できるので高周波回路全体の小形化が可能と
なる。上記のように構成された高域通過フィルタの特性
の一例を図１２に示す。
高周波回路基板上の高周波回路において、高域通過フィ
ルタを必要とする機能ブロック間に配線されるマイクロ
ストリップ線路の任意の場所に、直線的に、小さい実装
面積で実現できるので高周波回路全体の小形化が可能と
なる。上記のように構成された高域通過フィルタの特性
の一例を図１２に示す。
【００２６】図１３は本発明の高周波回路の第６の実施
例を説明するための図面である。絶縁性基板本体（１３
０１）と、前記絶縁性基板本体（１３０１）の一主面に
形成されたマイクロストリップ線路（１３０２）と、前
記絶縁性基板本体（１３０１）の他主面に形成された接
地用導体層（１３０３）と、前記マイクロストリップ線
路（１３０２）に形成された所定の容量性分布定数素子
（１３０４）と、前記マイクロストリップ線路（１３０
２）と前記接地用導体層（１３０３）を接続するスル−
ホ−ル（１３０５）とを図１３に示すように構成するこ
とにより、同様に図１１の等価回路で示される高域通過
フィルタを実現することができる。
例を説明するための図面である。絶縁性基板本体（１３
０１）と、前記絶縁性基板本体（１３０１）の一主面に
形成されたマイクロストリップ線路（１３０２）と、前
記絶縁性基板本体（１３０１）の他主面に形成された接
地用導体層（１３０３）と、前記マイクロストリップ線
路（１３０２）に形成された所定の容量性分布定数素子
（１３０４）と、前記マイクロストリップ線路（１３０
２）と前記接地用導体層（１３０３）を接続するスル−
ホ−ル（１３０５）とを図１３に示すように構成するこ
とにより、同様に図１１の等価回路で示される高域通過
フィルタを実現することができる。
【００２７】このように構成された帯域通過フィルタは
高周波回路基板内の高周波回路において、高域通過フィ
ルタを必要とする機能ブロック間に配線されるマイクロ
ストリップ線路の任意の場所に、小さい実装面積で実現
できるので高周波回路全体の小形化が可能となる。
高周波回路基板内の高周波回路において、高域通過フィ
ルタを必要とする機能ブロック間に配線されるマイクロ
ストリップ線路の任意の場所に、小さい実装面積で実現
できるので高周波回路全体の小形化が可能となる。
【００２８】また図１〜図１３で説明した高周波フィル
タにおいて高周波線路を接地導体層で挟み込んだストリ
ップ線路（トリプレ−ト線路）で構成した場合において
も、同様の効果が得られることは明らかである。
タにおいて高周波線路を接地導体層で挟み込んだストリ
ップ線路（トリプレ−ト線路）で構成した場合において
も、同様の効果が得られることは明らかである。
【００２９】また以上の説明においては、誘電体基板の
外面に導体線路、接地用導体板を設けることとしている
が、誘電体基板と接地用導体板とを交互に積層すること
により、複数層の接地用導体板にスル−ホ−ルを設ける
ことによりフィルタ回路を構成することも可能である。
この場合には、異なる層の接地用導体板に対してスルー
ホールの長さ、内径等を調製することにより、スルーホ
ールによるキャパシタンス特性、インダクタンス特性の
変化させて、容易にフィルタ回路を所望の高周波特性に
調製することができる。
外面に導体線路、接地用導体板を設けることとしている
が、誘電体基板と接地用導体板とを交互に積層すること
により、複数層の接地用導体板にスル−ホ−ルを設ける
ことによりフィルタ回路を構成することも可能である。
この場合には、異なる層の接地用導体板に対してスルー
ホールの長さ、内径等を調製することにより、スルーホ
ールによるキャパシタンス特性、インダクタンス特性の
変化させて、容易にフィルタ回路を所望の高周波特性に
調製することができる。
【００３０】図１４〜図１５は本発明の高周波回路の第
７の実施例を説明するための図面である。例えば高周波
回路において、ある高周波ＩＣ（１４０１）の入力また
は出力のインピ−ダンスが高周波回路基板上のマイクロ
ストリップ線路（１４０２）のインピ−ダンスと異なる
場合においては、一般的に前記高周波ＩＣ（１４０１）
と前記マイクロストリップ線（１４０２）との間にイン
ピ−ダンス整合回路を設ける必要がある。このようなイ
ンピ−ダンス整合回路の一般的な構成を図１４に示す。
７の実施例を説明するための図面である。例えば高周波
回路において、ある高周波ＩＣ（１４０１）の入力また
は出力のインピ−ダンスが高周波回路基板上のマイクロ
ストリップ線路（１４０２）のインピ−ダンスと異なる
場合においては、一般的に前記高周波ＩＣ（１４０１）
と前記マイクロストリップ線（１４０２）との間にイン
ピ−ダンス整合回路を設ける必要がある。このようなイ
ンピ−ダンス整合回路の一般的な構成を図１４に示す。
【００３１】このインピ−ダンス整合回路（１４０３）
を高周波回路基板上に実現するためには図１４の各回路
素子を高周波ＩＣ（１４０１）内に形成して整合回路を
実現するのが一般的であるが、しかし、ＩＣ内に形成し
た素子の精度は一般的に±２０％程度と悪く、所望の整
合回路を精度良く実現することは非常に困難であった。
そこで、高周波ＩＣ（１４０１）の前段または後段に
チップ部品により整合回路を形成することも行われてい
るが、近年の搬送波周波数の高周波化にともなって、チ
ップ部品の形状が信号の波長に比べて無視できなくな
り、チップ部品自体が高周波特性を持ったり、また、チ
ップ部品を基板に実装する際の半田やランド形状が高周
波特性を持つことも生じてきた。特に、整合回路に必須
であるインダクタンス素子は一般的に他のチップ部品と
比べてその形状が大きいために、その形状によりチップ
部品自体が高周波特性を持ちやすくなり、整合回路の設
計を困難にしているとともに回路の実装面積が大きくな
るという問題点がある。さらに、インダクタンス素子は
他のチップ部品に比べて高価であるために、多くのイン
ダクタンス素子を必要とする整合回路などに用いること
は、高周波回路のコストアップに繋がるという問題点が
ある。
を高周波回路基板上に実現するためには図１４の各回路
素子を高周波ＩＣ（１４０１）内に形成して整合回路を
実現するのが一般的であるが、しかし、ＩＣ内に形成し
た素子の精度は一般的に±２０％程度と悪く、所望の整
合回路を精度良く実現することは非常に困難であった。
そこで、高周波ＩＣ（１４０１）の前段または後段に
チップ部品により整合回路を形成することも行われてい
るが、近年の搬送波周波数の高周波化にともなって、チ
ップ部品の形状が信号の波長に比べて無視できなくな
り、チップ部品自体が高周波特性を持ったり、また、チ
ップ部品を基板に実装する際の半田やランド形状が高周
波特性を持つことも生じてきた。特に、整合回路に必須
であるインダクタンス素子は一般的に他のチップ部品と
比べてその形状が大きいために、その形状によりチップ
部品自体が高周波特性を持ちやすくなり、整合回路の設
計を困難にしているとともに回路の実装面積が大きくな
るという問題点がある。さらに、インダクタンス素子は
他のチップ部品に比べて高価であるために、多くのイン
ダクタンス素子を必要とする整合回路などに用いること
は、高周波回路のコストアップに繋がるという問題点が
ある。
【００３２】そこで、図１４のインピ−ダンス整合回路
（１４０３）に対して、図１５に示すように高周波ＩＣ
（１５０１）の入出力整合回路の一部にスル−ホ−ル
（１５０２）のインダクタンス成分とキャパシタンス成
分を用い、直列のキャパシタンス成分に対してチップキ
ャパシタンス（１５０３）または容量性分布定数素子
（１５０４）を用いることによって、整合回路を小さい
実装面積で実現することができる。また、前記スル−ホ
−ルの持つインダクタンス成分とキャパシタンス成分の
精度はスル−ホ−ルの形状の精度にほぼ一致するので、
ＩＣ内に素子を形成する場合や、高周波特性を持ったチ
ップ部品により回路を形成する場合に比べて、精度の良
い整合回路を実現することが可能である。
（１４０３）に対して、図１５に示すように高周波ＩＣ
（１５０１）の入出力整合回路の一部にスル−ホ−ル
（１５０２）のインダクタンス成分とキャパシタンス成
分を用い、直列のキャパシタンス成分に対してチップキ
ャパシタンス（１５０３）または容量性分布定数素子
（１５０４）を用いることによって、整合回路を小さい
実装面積で実現することができる。また、前記スル−ホ
−ルの持つインダクタンス成分とキャパシタンス成分の
精度はスル−ホ−ルの形状の精度にほぼ一致するので、
ＩＣ内に素子を形成する場合や、高周波特性を持ったチ
ップ部品により回路を形成する場合に比べて、精度の良
い整合回路を実現することが可能である。
【００３３】
【発明の効果】本発明によれば、絶縁性基板本体と、前
記絶縁性基板本体の一主面に形成されたマイクロストリ
ップ線路と、前記絶縁性基板本体の他主面に形成された
接地用導体層と、前記マイクロストリップ線路と前記接
地用導体層を接続するスル−ホ−ルとを具備する高周波
回路用基板において、前記絶縁性基板の所定の場所に１
つもしくは複数の前記スルーホールを備え、前記スル−
ホ−ルに含まれるインダクタンス成分もしくはキャパシ
タンス成分またはその両方を回路定数の一部として用い
ることによって、高周波回路基板上の高周波回路を小さ
い実装面積で且つ精度良く実現することができる。
記絶縁性基板本体の一主面に形成されたマイクロストリ
ップ線路と、前記絶縁性基板本体の他主面に形成された
接地用導体層と、前記マイクロストリップ線路と前記接
地用導体層を接続するスル−ホ−ルとを具備する高周波
回路用基板において、前記絶縁性基板の所定の場所に１
つもしくは複数の前記スルーホールを備え、前記スル−
ホ−ルに含まれるインダクタンス成分もしくはキャパシ
タンス成分またはその両方を回路定数の一部として用い
ることによって、高周波回路基板上の高周波回路を小さ
い実装面積で且つ精度良く実現することができる。
【図１】 本発明の高周波回路の第１の実施例を示す
図。
図。
【図２】 図１の高周波回路の等価回路。
【図３】 図１の構成の高周波回路の周波数特性。
【図４】 本発明の高周波回路の第２の実施例を示す
図。
図。
【図５】 本発明の高周波回路の第３の実施例を示す
図。
図。
【図６】 本発明の高周波回路の第３の実施例に対する
応用例。
応用例。
【図７】 本発明の高周波回路の第４の実施例を示す
図。
図。
【図８】 図７の高周波回路の等価回路。
【図９】 図７の構成の高周波回路の周波数特性。
【図１０】 本発明の高周波回路の第５の実施例を示す
図。
図。
【図１１】 図１０の高周波回路の等価回路。
【図１２】 図１０の構成の高周波回路の周波数特性。
【図１３】 本発明の高周波回路の第６の実施例を示す
図。
図。
【図１４】 一般的なインピ−ダンス整合回路。
【図１５】 本発明の高周波回路の第７の実施例を示す
図。
図。
【図１６】 従来の帯域通過フィルタ。
１０１ 絶縁性基板本体、１０２ マイクロストリップ
線路 １０３ 接地用導体層、１０４ 容量性集中定数素子 １０５ スル−ホ−ル、１０６ ランド ４０１ 絶縁性基板本体、４０２ マイクロストリップ
線路 ４０３ 接地用導体層、４０４ 容量性分布定数素子 ４０５ スル−ホ−ル、４０６ ランド ５０１ 集中定数素子、５０２ スル−ホ−ル ５０３ 共用ランド、５０４ マイクロストリップ線路 ５０５ 絶縁性基板、５０６ 接地用導体 ６０１ 集中定数素子、６０２ スル−ホ−ル ６０３ ランド、６０４ マイクロストリップ線路 ６０５ 絶縁性基板、６０６ 接地用導体 ７０１ 絶縁性基板本体、７０２ 第１のマイクロスト
リップ線路 ７０３ 第２のマイクロストリップ線路、７０４ 接地
用導体層 ７０５ スル−ホ−ル、７０６ ランド １００１ 絶縁性基板本体、１００２ マイクロストリ
ップ線路 １００３ 接地用導体、１００４ 容量性集中定数素子 １００５ スル−ホ−ル、１３０１ 絶縁性基板本体 １３０２ マイクロストリップ線路、１３０３ 接地用
導体層 １３０４ 容量性分布定数素子、１３０５ スル−ホ−
ル １４０１ 高周波ＩＣ、１４０２ マイクロストリップ
線路 １４０３ インピ−ダンス整合回路、１５０１ 高周波
ＩＣ １５０２ スル−ホ−ル、１５０３ 容量性集中定数素
子 １５０４ 容量性分布定数素子、１５０５ マイクロス
トリップ線路 １５０６ 絶縁性基板、１５０７ 接地用導体 １６０１ λ／２共振器、１６０２ 入力用マイクロス
トリップ線路 １６０３ 出力用マイクロストリップ線路、１６０４
間隙
線路 １０３ 接地用導体層、１０４ 容量性集中定数素子 １０５ スル−ホ−ル、１０６ ランド ４０１ 絶縁性基板本体、４０２ マイクロストリップ
線路 ４０３ 接地用導体層、４０４ 容量性分布定数素子 ４０５ スル−ホ−ル、４０６ ランド ５０１ 集中定数素子、５０２ スル−ホ−ル ５０３ 共用ランド、５０４ マイクロストリップ線路 ５０５ 絶縁性基板、５０６ 接地用導体 ６０１ 集中定数素子、６０２ スル−ホ−ル ６０３ ランド、６０４ マイクロストリップ線路 ６０５ 絶縁性基板、６０６ 接地用導体 ７０１ 絶縁性基板本体、７０２ 第１のマイクロスト
リップ線路 ７０３ 第２のマイクロストリップ線路、７０４ 接地
用導体層 ７０５ スル−ホ−ル、７０６ ランド １００１ 絶縁性基板本体、１００２ マイクロストリ
ップ線路 １００３ 接地用導体、１００４ 容量性集中定数素子 １００５ スル−ホ−ル、１３０１ 絶縁性基板本体 １３０２ マイクロストリップ線路、１３０３ 接地用
導体層 １３０４ 容量性分布定数素子、１３０５ スル−ホ−
ル １４０１ 高周波ＩＣ、１４０２ マイクロストリップ
線路 １４０３ インピ−ダンス整合回路、１５０１ 高周波
ＩＣ １５０２ スル−ホ−ル、１５０３ 容量性集中定数素
子 １５０４ 容量性分布定数素子、１５０５ マイクロス
トリップ線路 １５０６ 絶縁性基板、１５０７ 接地用導体 １６０１ λ／２共振器、１６０２ 入力用マイクロス
トリップ線路 １６０３ 出力用マイクロストリップ線路、１６０４
間隙
Claims (4)
- 【請求項１】絶縁性基板と、この絶縁性基板の一面に形
成された導体層と、前記絶縁性基板の他面に導電線路を
形成した高周波回路において、前記絶縁性基板に設けら
れた空洞を介して前記導体層と前記導電線路とを電気的
に接続することにより特定周波数信号を遮断する機能を
備えたことを特徴とする高周波回路。 - 【請求項２】絶縁性基板と、この絶縁性基板の一面に形
成された導体層と、前記絶縁性基板の他面に導電線路を
形成した高周波回路において、前記絶縁性基板に設けら
れた空洞を介して前記導体層と前記導電線路とを電気的
に接続することによりインピーダンス整合機能を備えた
ことを特徴とする高周波回路。 - 【請求項３】絶縁性基板と、前記絶縁性基板の一面に形
成されたマイクロストリップ線路と、前記絶縁性基板の
他面に形成された接地用導体層と、前記マイクロストリ
ップ線路と前記接地用導体層を接続するスル−ホ−ルと
からなり、前記絶縁性基板の所定の場所に１つもしくは
複数の前記スルーホールを備え、前記スル−ホ−ルに含
まれるインダクタンス成分もしくはキャパシタンス成分
またはその両方を回路定数の一部として用いることを特
徴とする高周波回路。 - 【請求項４】前記絶縁性基板の一面に形成された集中定
数素子を実装するための１つもしくは複数の導電性領域
内の所定の位置に、前記導電性領域と前記接地用導体層
を接続するための１つもしくは複数のスル−ホ−ルを設
け、前記集中定数素子を実装するための前記導電性領域
にインダクタンス成分を持たせたことを特徴とする請求
項３記載の高周波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5229256A JPH0786802A (ja) | 1993-09-14 | 1993-09-14 | 高周波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5229256A JPH0786802A (ja) | 1993-09-14 | 1993-09-14 | 高周波回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786802A true JPH0786802A (ja) | 1995-03-31 |
Family
ID=16889266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5229256A Pending JPH0786802A (ja) | 1993-09-14 | 1993-09-14 | 高周波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786802A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1205999A2 (en) * | 2000-11-14 | 2002-05-15 | Murata Manufacturing Co., Ltd. | High frequency filter, filter device, and electronic apparatus incorporating the same |
| JP2012054890A (ja) * | 2010-09-03 | 2012-03-15 | Toshiba Corp | アッテネータ |
| CN113161705A (zh) * | 2021-06-11 | 2021-07-23 | 四川斯艾普电子科技有限公司 | 射频转接板及射频转接实现方法 |
-
1993
- 1993-09-14 JP JP5229256A patent/JPH0786802A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1205999A2 (en) * | 2000-11-14 | 2002-05-15 | Murata Manufacturing Co., Ltd. | High frequency filter, filter device, and electronic apparatus incorporating the same |
| EP1205999A3 (en) * | 2000-11-14 | 2003-07-16 | Murata Manufacturing Co., Ltd. | High frequency filter, filter device, and electronic apparatus incorporating the same |
| US6720849B2 (en) | 2000-11-14 | 2004-04-13 | Murata Manufacturing Co. Ltd. | High frequency filter, filter device, and electronic apparatus incorporating the same |
| JP2012054890A (ja) * | 2010-09-03 | 2012-03-15 | Toshiba Corp | アッテネータ |
| CN113161705A (zh) * | 2021-06-11 | 2021-07-23 | 四川斯艾普电子科技有限公司 | 射频转接板及射频转接实现方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7218186B2 (en) | Directional coupler | |
| US6819202B2 (en) | Power splitter having counter rotating circuit lines | |
| US7336144B2 (en) | Compact multilayer band-pass filter and method using interdigital capacitor | |
| US8536956B2 (en) | Directional coupler | |
| WO2000074142A1 (en) | Multiple level spiral inductors used to form a filter in a printed circuit board | |
| JP2002344347A (ja) | フロントエンドモジュール | |
| US6850127B2 (en) | Laminated electronic component | |
| US20060103488A1 (en) | Duplexer, and laminate-type high-frequency device and communication equipment using the same | |
| US6643924B2 (en) | Method of manufacturing a distributed constant filter circuit module | |
| US6633209B2 (en) | Filter | |
| US5949304A (en) | Multilayer ceramic package with floating element to couple transmission lines | |
| US5196813A (en) | Dielectric filter having a single multilayer substrate | |
| JP3482090B2 (ja) | 積層型フィルタ | |
| US6872962B1 (en) | Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate | |
| US7782157B2 (en) | Resonant circuit, filter circuit, and multilayered substrate | |
| JPH0786802A (ja) | 高周波回路 | |
| JP2001060809A (ja) | 回路素子およびプリント配線板 | |
| US7348866B2 (en) | Compact printed filters with self-connected LC resonators | |
| CN111697293A (zh) | 一种小型化低损耗的ltcc带通滤波器 | |
| JP2005333675A (ja) | モジュール | |
| US6881895B1 (en) | Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate | |
| JPS61123302A (ja) | フイルタ装置 | |
| JPH11340709A (ja) | 回路基板およびそれを用いた電子装置 | |
| JP3176859B2 (ja) | 誘電体フィルタ | |
| JPH09306738A (ja) | インダクタ素子 |