JPH0785117A - 配線処理装置 - Google Patents

配線処理装置

Info

Publication number
JPH0785117A
JPH0785117A JP5231433A JP23143393A JPH0785117A JP H0785117 A JPH0785117 A JP H0785117A JP 5231433 A JP5231433 A JP 5231433A JP 23143393 A JP23143393 A JP 23143393A JP H0785117 A JPH0785117 A JP H0785117A
Authority
JP
Japan
Prior art keywords
wiring
coordinates
terminal
parameter
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5231433A
Other languages
English (en)
Inventor
Ryusuke Masuoka
竜介 益岡
Nobuaki Suematsu
伸朗 末松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5231433A priority Critical patent/JPH0785117A/ja
Publication of JPH0785117A publication Critical patent/JPH0785117A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 本発明は配線処理装置に関し、実際に配線が
通る場所を考慮した評価を可能とし、実際の配線の形を
パラメータ等を使用して表現する場合、配線の形の表現
を、配線の変更に対して十分柔軟性を持たせて行えるよ
うにすることを目的とする。 【構成】 2つ以上の端子の座標Pが与えられ、それら
端子の座標間を1つの連結した配線で結ぶことにより、
配線処理を行う配線処理装置において、「各端子の座標
P」、「配線の中心の座標C」、及び「各端子に与えら
れる1つの数、或いは複数の数の組」をパラメータとし
て記憶するパラメータ記憶部2と、パラメータ記憶部2
に記憶された「各端子に与えられる1つの数、或いは複
数の数の組」のパラメータで決定される「各端子の座標
と、配線の中心の座標を結ぶ形」の和集合を、配線の形
として生成する配線生成部3を設けるように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば、LSIやプリ
ント基板の自動設計装置に利用可能な配線処理装置に関
する。
【0002】LSIやプリント基板の設計において、回
路の仕様、電気特性を満たし、かつ限られた面積の中で
セル等を配置し、前記セル等の端子間を配線することが
求められている。
【0003】この配置、或いは配線を決定する段階では
「制約緩和法」などの逐次型の配置、或いは配線改善法
を実行することが多い。その際、配線の形自体を幾つか
のパラメータによって表現する必要がある。
【0004】
【従来の技術】図13は、従来例を示した図であり、図
13中、Pは端子の座標を示す。従来、LSIやプリン
ト基板の設計において、セルの配置問題(配線問題では
ない)の解決には「制約緩和法」等が用いられていた。
【0005】この制約緩和法として用いられるものの
内、主なものには、「シミュレーテッドアニーリング
法」がある。このシミュレーテッドアニーリング法の概
要は、次の通りである。
【0006】先ず、配置の対象(LSIであれば、セル
などである)になるものを順番に選んでいく。ここで、
前記のように選んだものを、例えば{A1 ,A2 ,・・
・}とする。
【0007】そして、選ばれた配置の対象(ここでは、
仮にAi とする)に対して、移動先の候補をランダムに
選ぶ。次に、前記Ai を、現在位置から前記移動先の候
補に動かした際の配線のコストの変化を計算する。
【0008】もし、コストの変化が負であれば、Ai
移動先の候補の位置に動かす。また、前記コストの変化
が正であれば、そのコストの変化の量と温度(実際の熱
さとは全く無関係である)という名のパラメータによっ
て決まる確率で、移動先の候補の位置に動かす。
【0009】ただし、移動先の候補の位置に動かさない
ことになったら、Ai は、元いた位置に留まる。このシ
ミュレーテッドアニーリング法において、配線のコスト
を計算する部分は、各配線対象を動かすかどうかを決定
する重要なものである。配線のコストの計算は、実際に
配線を行ってみない限り、正確には行えない。しかし、
実際に配線をすることは、計算時間的に不可能である。
【0010】そこで、従来は、各端子の座標Pから計算
される量を、配線のコストとして用いてきた。従来用い
てきた各端子の座標Pから計算される配線のコストとし
ては、図示のような端子の座標Pを含む最も小さい長方
形(bounding box) の半周長(図示実線部分)を用いる
方法等があった。
【0011】
【発明が解決しようとする課題】上記のような従来のも
のにおいては、次のような課題があった。すなわち、前
記従来例のような制約緩和法では、実際に配線が通る詳
しい経路を考慮しないので、配線同士の細かい相互作用
等を、配線のコストとして評価するのは困難であった。
【0012】本発明は、このような従来の課題を解決
し、LSIやプリント板の設計に際し、各端子の座標か
ら計算される仮想的な量だけではなく、実際に配線が通
る場所を考慮した評価ができるようにすると共に、実際
の配線の形をパラメータ等を使用して表現する場合、配
線の形の表現を、配線の変更に対して十分柔軟性を持た
せて行えるようにすることを目的とする。
【0013】
【課題を解決するための手段】図1は本発明の原理説明
図であり、図1中、1は配線処理装置、2はパラメータ
記憶部、3は配線生成部、Pは端子の座標、Cは配線の
中心の座標を示す。本発明は上記の課題を解決するた
め、次のように構成した。
【0014】(a) :2つ以上の端子の座標Pが与えら
れ、それら端子の座標間を1つの連結した配線で結ぶこ
とにより、配線処理を行う配線処理装置において、「各
端子の座標P」、「配線の中心の座標C」、及び「各端
子に与えられる1つの数、或いは複数の数の組」をパラ
メータとして記憶するパラメータ記憶部2と、前記パラ
メータ記憶部2に記憶された「各端子に与えられる1つ
の数、或いは複数の数の組」のパラメータで決定される
「各端子の座標と、配線の中心の座標を結ぶ形」の和集
合を、配線の形として生成する配線生成部3を設けた配
線処理装置。
【0015】(b) :構成(a) において、パラメータで決
定される「各端子の座標と、配線の中心の座標を結ぶ
形」として、端子の座標(P)を(xp ,yp )、配線
の中心の座標Cを(xn ,yn )、パラメータをzとし
た時、パラメータzの値により、:パラメータzが、
0≦z<0.5の場合、(xp ,yp )→(xp +2z
(xn −xp ),yp )→(xp +2z(xn
p ),yn )→(xn ,yn)の経路を通り、:パ
ラメータzが、0.5≦z<1.0の場合、(xp ,y
p )→(xp ,yp +(2z−1)(yn −yp ))→
(xn ,yp +(2z−1)(yn −yp ))→
(xn ,yn )の経路を通り、かつ、z=1の場合、z
=0の場合と同一経路を通る配線の形(Z型配線)を用
いた配線処理装置。
【0016】(c) :構成(a) において、パラメータで決
定される「各端子の座標と、配線の中心の座標を結ぶ
形」として、配線の中心の座標Cと、端子の座標Pを結
ぶ直線を対角線とする長方形の内部を網状に分割し、
:前記網状の辺を、水平方向に、端子の座標Pから配
線の中心の座標Cに向かう場合を2進数の「0」に対応
させ、:前記網状の辺を、垂直方向に、端子の座標P
から配線の中心の座標Cに向かう場合を2進数の「1」
に対応させた配線の形(2進配線)を用いた配線処理装
置。
【0017】(d) :構成(a) において、パラメータで決
定される「各端子の座標と、配線の中心の座標を結ぶ
形」として、配線の中心の座標Cと、端子の座標Pを結
ぶ直線を対角線とする長方形の内部を網状に分割し、
:前記網状の辺を水平方向に、端子の座標Pから配線
の中心の座標Cに向かう場合(水平方向+側)を4進数
の「0」に対応させ、:前記網状の辺を垂直方向に、
端子の座標Pから配線の中心の座標Cに向かう場合(垂
直方向+側)を4進数の「1」に対応させ、:前記
「0」と逆の向きに向かう場合(水平方向−側)を、4
進数の「2」に対応させ、:前記「1」と逆の向きに
向かう場合(垂直方向−側)を、4進数の「3」に対応
させた配線の形(4進配線)を用いた配線処理装置。
【0018】
【作用】上記構成に基づく本発明の作用を、図1に基づ
いて説明する。図1Aにおいて、配線処理装置1が外部
からのパラメータを受け取ると、そのパラメータをパラ
メータ記憶部2に記憶しておく。その後、配線処理装置
1が、外部からの配線生成命令を受け取ると、配線生成
部3では、前記命令で指示されたパラメータを、パラメ
ータ記憶部2から読み出し、配線の形を生成して出力す
る。
【0019】この場合、例えば、前記のようなZ型配
線、2進配線、4進配線等の配線の形を生成する。この
ようにして、LSIやプリント基板の設計に際し、各端
子の座標から計算される仮想的な量だけではなく、実際
に配線が通る場所を考慮した評価ができる。また、実際
の配線の形をパラメータ等を使用して表現する場合、配
線の形の表現を、配線の変更に対して十分柔軟性を持た
せて行える。
【0020】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図2〜図12は、本発明の実施例を示した図であ
り、図2〜図12中、図1、図13と同じものは、同一
符号で示してある。
【0021】また、5はセル、11はリスト生成部、1
2は初期配置配線生成部、13はコンフィギュレーショ
ン記憶部、14はコンフィギュレーション変更部、15
は温度パラメータ生成記憶部、16は受理決定部、17
はコスト関数変化評価部、18は摂動生成記憶部を示
す。
【0022】なお、以下の説明では、用語を次の通り定
義して使用する。 :「セル」とは、一定の形を持ち、一定の機能を実現
する単位であり、配置問題の対象である。
【0023】:「端子」(ピン)は、セルの中で、外
部への配線を繋げる部分をいう。 :「ネット」は、論理的な端子の集合である。例え
ば、同じネットに含まれる端子が、配線によって結合さ
れる等電位になることにより、チップの機能が実現され
る。
【0024】§1:配線の形の基本的説明・・・図2参
照 図2は配線の形の説明図である。以下、図2に基づい
て、配線問題における配線の形の基本的説明をする。
【0025】配線問題、すなわち、2以上の端子の座標
Pが与えられた場合、それら端子の座標P間を1つの連
結した配線で結ぶ問題において、その配線の形を、幾つ
かのパラメータによって表現する。前記パラメータとし
ては、配線の中心の座標C、各端子の座標P、各端子に
与えられる1つの数、或いは複数の数の組とする。
【0026】配線の形は、その端子に与えられている1
つの数、或いは複数の数の組で決定される「各端子の座
標Pと、配線の中心の座標Cを結ぶ形」の和集合として
決定される。この場合、和集合であるから、端子と配線
の中心を結ぶ形が重なっていたら、重なっている部分
は、1重に数える。
【0027】前記1つの数、或いは複数の数の組で決定
される「各端子の座標Pと、配線の中心の座標Cを結ぶ
形」は、以下に説明するZ型配線、2進配線、4進配線
を含んでいる。
【0028】§2:Z型配線の説明・・・図3、図4参
照 図3はZ型配線の説明図1、図4はZ型配線の説明図2
である。以下、図3、図4に基づいて、前記Z型配線の
例を説明する。
【0029】Z型配線は、円周S1 =R/Z=[0,
1]/{0,1}をパラメータとする図3で表される配
線の形である。これは、円周から端子とネットを結ぶ配
線がなす空間へ連続な写像となっている。
【0030】この場合、端子とネットを結ぶ配線がなす
空間の距離としては、配線を配線領域の部分集合とし
て、部分集合間の距離とする。Z形配線を正確に述べる
と次のようになる。
【0031】:図3による説明 図3においては、各配線にその配線を表すパラメータ
(zの値)を添えてある。また、端子の座標をPで表
し、配線の中心の座標をCで表してある。
【0032】ここで、端子の座標を(xp ,yp )、ネ
ットの座標を(xn ,yn )、パラメータをzとした
時、パラメータzの値により、図示のような経路を通
る。図では、z=0.125、z=0.25、z=0.
375、z=0.5、z=0.625、z=0.75、
z=0.875、z=0.0=1.0と変化させた場合
の各経路を示してある。
【0033】これらの各経路は、略「Z字状」をしてい
るため、ここでは、「Z型配線」と呼んでいる。これを
一般的に表現すれば、次の通りである。すなわち、パラ
メータzが、0≦z<0.5の場合には、(xp
p )→(xp +2z(xn −xp ),yp )→(xp
+2z(xn −xp ),yn )→(xn ,yn )という
経路を通る。
【0034】また、0.5≦z<1.0の場合には、
(xp ,yp )→(xp ,yp +(2z−1)(yn
p ))→(xn ,yp +(2z−1)(yn
p ))→(xn ,yn )という経路を通る。更に、z
=1の場合、z=0の場合と同一経路を通る。
【0035】:図4による説明 以下、前記Z型配線を、図4に基づき更に具体的に説明
する。なお、図4においては、端子の座標をP、途中の
点(座標)をP1、P2、Q1、Q2で表し、配線の中
心の座標をCで表してある。
【0036】図4Aの例1では、パラメータzが、z=
0.125の場合の経路を図示してある。図示のよう
に、パラメータzが、0≦z<0.5の場合には、端子
の座標P=(xp ,yp )から、点P1=(xp +2z
(xn −xp ),yp )までの直線、その点P1から、
点P2=(xp +2z(xn −xp ),yn )までの直
線、最後に、点P2から、中心の座標C(xn ,yn
までの直線からなる経路とする。
【0037】また、図4Bの例2では、パラメータz
が、z=0.75の場合の経路を図示してある。前記パ
ラメータzが、0.5≦z<1.0の場合には、端子の
座標P=(xp,yp )から、点Q1(xp ,yp
(2z−1)(yn −yp ))までの直線、その点Q1
から点Q2=(xn ,yp +(2z−1)(yn
p ))までの直線、最後に、点P2から中心の座標C
=(xn ,yn )までの直線からなる経路とする。
【0038】§3:2進配線の説明・・・図5参照 図5は2進配線の説明図である。以下、図5に基づい
て、2進配線の例を説明する。この例は、以下に説明す
る2進数の「0,1」をパラメータとして配線の形を生
成するものである。
【0039】図5に示した配線のパラメトライズの方法
は、「2進配線」と名付けたものである。これは配線と
2進数を対応付けたものであり、図は、その1例を示し
てある。
【0040】この場合、配線の中心の座標C(ネットの
座標)と、端子の座標Pを結ぶ直線を対角線とする長方
形の内部は、必ずしも等間隔ではない網状に分割(図の
点線部分)されているとする。
【0041】図において、「0」は、前記網状の辺を水
平方向に、端子の座標Pから配線の中心の座標Cに向か
うことを表している。また、「1」は、網状の辺を垂直
方向に端子の座標Pから配線の中心の座標Cに向かうこ
とを表している。
【0042】このように、網状の辺を水平方向(座標の
+側)に進む場合を2進数の「0」に対応させ、網状の
辺を垂直方向(座標の+側)に進む場合を2進数の
「1」に対応させて、配線の形を表現する。
【0043】そして、「端子の座標Pと、配線の中心の
座標C間の水平方向の網状単位の数+垂直方向の網状単
位の数」桁の2進数で、1の数が水平方向の網状単位の
数のものと配線が対応付けられる。なお、ここでは、最
初の何桁かが0の場合も、それらの桁を含めて桁数とす
る。
【0044】図示の例(太い実線部分の経路)では、端
子の座標Pから配線の中心の座標Cまでの経路は、P→
00(水平方向に2つ)→1(垂直方向に1つ)→0
(水平方向に1つ)→1111(垂直方向に4つ)→0
00(水平方向に3つ)→11(垂直方向に2つ)→0
0(水平方向に2つ)→1(垂直方向に1つ)→Cとな
っており、2進数の「001011110001100
1」に対応する。
【0045】すなわち、パラメータとして、前記「00
10111100011001」が与えられると、図5
の配線(実線部分)の形が生成できることになる。 §4:4進配線の説明・・・図6参照 図6は4進配線の説明図である。以下、図6に基づい
て、4進配線の例について説明する。この例は、以下に
説明する4進数の「0,1,2,3」をパラメータとし
て配線の形を生成するものである。
【0046】前記の2進配線を発展させれば、必ずしも
端子の座標Pと、配線の中心の座標Cを結ぶ直線を対角
線とする長方形の内部に収まらない経路も表現すること
ができる。ここで、前記長方形を含む一定の広さの平面
は、必ずしも等間隔ではない網状に分割(図の点線部
分)されているとする。
【0047】ここで、4進数の可変長桁数のパラメータ
を考える。前記2進数の場合の「0は、網状の辺の水平
方向に端子の座標Pから、配線の中心の座標Cに向かう
ことを表す」、及び「1は、網状の辺の垂直方向に端子
の座標Pから配線の中心の座標Cに向かうことを表す」
に加えて、「2は、0と逆の向きに向かうことを表
す」、また「3は、1と逆の向きに向かうことを表す」
として、各桁の数字を4つの各方向に対応させる。
【0048】すなわち、水平方向、及び垂直方向を座標
の+−で表現すれば、水平方向の+側は「0」、垂直方
向の+側は「1」、水平方向の−側は「2」、垂直方向
の−側は「3」に対応させることができる。
【0049】この対応により、どんな経路でも、4進数
と対応付けることが可能となる。なお、ここでも最初の
何桁かが0の場合でも、それらの桁を含めて桁数とす
る。また、逆に、以下の〜の条件を満たす4進数
は、端子の座標Pと、配線の中心の座標Cを結ぶ経路と
対応付けられる。
【0050】:「4進数中の0の数」−「4進数中の
2の数」=「端子の座標Pと、配線の中心の座標C間の
水平方向の網状単位の数」。 :その4進数の上から何桁か取って作った4進数が、
以下を満たしている。すなわち、「N1は、端子の座標
Pから、網状に分割されている平面の領域の配線の中心
の座標Cとは逆側までの水平方向の網状単位の数」、
「N2は、4進数中の0の数」、「N3は、4進数中の
2の数」、「N4は、端子の座標Pから、網状に分割さ
れている平面の領域の配線の中心の座標C側までの水平
方向の網状単位の数」とした場合、−N1≦N2−N3
≦N4の関係が成り立つ。
【0051】:N5:4進数中の「1」の数、N6:
4進数中の「3」の数、N7:端子の座標Pと、配線の
中心の座標C間の垂直方向の網状単位の数とした場合、
N5−N6=N7の関係が成り立つ。
【0052】:その4進数の上から何桁か取って作っ
た4進数が、以下を満たしている。すなわち、「N8
は、端子の座標Pから、網状に分割されている平面の領
域の配線の中心の座標Cとは逆側の端までの垂直方向の
網状単位の数」、「N5は、4進数中の「1」の数」、
「N6は、4進数中の「3」の数」、「N9は、端子の
座標Pから、網状に分割されている平面の領域の配線の
中心の座標C側までの垂直方向の網状単位の数」とした
場合、−N8≦N5−N6≦N9の関係が成り立つ。
【0053】図示の例(実線部分)では、端子の座標P
から配線の中心の座標Cまでの経路は、P→000(水
平方向の+側に3つ)→33(垂直方向の−側に2つ)
→00(水平方向の+側に2つ)→1111(垂直方向
の+側に4つ)→000(水平方向の+側に3つ)→1
111(垂直方向の+側に4つ)→2(水平方向の−側
に1つ)→Cとなっており、4進数の「0003300
111100011112」に対応する。
【0054】すなわち、4進数の「000330011
1100011112」をパラメータとして与えると、
図6の配線の形が生成できることになる。Z型配線、2
進配線、及び4進配線は以上の通りであり、以下、これ
らを使用してLSI等の自動設計を行う装置の例につい
て説明する。
【0055】§5:実施例装置の構成の説明・・・図7
参照 図7は実施例の装置構成図である。以下、図7に基づい
て、前記装置の構成を説明する。この装置は、シミュレ
ーテッドアニーリング法を用いたゲートアレイ方式集積
回路の自動設計装置の例である。
【0056】図では、前記自動設計装置の一部の構成
(配置配線処理部)を示しており、リスト生成部11、
初期配置配線生成部12、コンフィギュレーション記憶
部13、コンフィギュレーション変更部14、温度パラ
メータ生成記憶部15、受理決定部16、コスト関数変
化評価部17、摂動生成記憶部18が設けてある。前記
各部の機能等は次の通りである。
【0057】:リスト生成部11は、論理設計情報か
ら、各種リスト(詳細は後述する)を生成し、コンフィ
ギュレーション記憶部13に記録するものである。 :初期配置配線生成部12は、リスト生成部11で生
成したリストの情報を基に、初期のセルの配置と、各配
線の形状(セルの座標等)を生成し、それをコンフィギ
ュレーション記憶部13に記憶させるものである。
【0058】:コンフィギュレーション記憶部13
は、セルのコンフィギュレーション(前記リスト生成部
11で生成したリスト、セルの座標等)を記憶するもの
である。
【0059】:コンフィギュレーション変更部14
は、コンフィギュレーションの変更処理を行うものであ
る。この場合、受理決定部16が、摂動の受理を決めれ
ば、摂動生成記憶部18に記憶されている摂動を、コン
フィギュレーション記憶部13に加え、そうでなけれ
ば、何もしない。
【0060】:温度パラメータ生成記憶部15は、温
度パラメータの値(実際の温度とは関係ない値)を生成
して、内部のメモリに記憶するものである。 :受理決定部16は、温度パラメータ生成記憶部15
に記憶されている温度パラメータと、コスト関数変化評
価部17に記憶されているコスト関数変化に基づいて、
摂動を受理するか否かを決定するものである。
【0061】:コスト関数変化評価部17は、コンフ
ィギュレーション記憶部13に記憶されているコンフィ
ギュレーションに、摂動生成記憶部18に記憶されてい
る摂動を加えた時のコスト関数の変化を計算し、記憶す
るものである。
【0062】:摂動生成記憶部18は、セルの配置及
び配線を記述するパラメータの内、或るパラメータに対
する摂動を生成し、内部のメモリに記憶するものであ
る。なお、図1のパラメータ記憶部2は、コンフィギュ
レーション記憶部13の一部に対応し、図1の配線生成
部3は、コンフィギュレーション変更部14、温度パラ
メータ生成記憶部15、コスト関数変化評価部17、摂
動生成記憶部18等の一部に対応している。
【0063】また、前記装置では次の特徴を持ってい
る。 (a) :配線が多様な形状をとれるにもかかわらず、少な
いパラメータで表現ができる。また、必要とされる記憶
容量は、非常に小さい。
【0064】(b) :配線の形状の変更を容易に表現する
ことができる。 (c) :配線の変更を、実際に反映するのが簡単である。 §6:実施例の処理説明・・・図8〜図11参照 図8はリスト構造説明図、図9は実施例の処理説明図
1、図10は実施例の処理説明図2、図11は実施例の
処理説明図3である。以下、図8〜図11に基づいて、
前記装置における処理を説明する。
【0065】前記自動設計装置(図7参照)では、前記
配線の形の表現方法(図2〜図6参照)を適用して処理
を行う。ゲートアレイ方式の集積回路は、セルと呼ばれ
る「基本機能を実現する配線のセット」を、予め素子の
ひとまとまり(ベーシックセル)をアレイ状に並べたマ
スタ基板上に配置し、セルの持つ端子の間を、論理設計
で定められたように、配線で結ぶことにより、全体の回
路を構成するものである。
【0066】ゲートアレイ方式の集積回路の設計は、論
理設計、配置、配線の3つの段階を経て行われる。論理
設計の段階で、全ての配置すべきセルと、配線で結ばれ
るべき端子が決められる。
【0067】この情報は、「セルリスト」、「ライブラ
リセルリスト」、「端子リスト」、「ネットリスト」、
「ネットコネクションリスト」の5つのリストによって
表現することができる。
【0068】前記「セルリスト」は図8Aに示し、「ラ
イブラリセルリスト」は図8Bに示し、「端子リスト」
は図8Cに示し、「ネットリスト」は図8Dに示し、
「ネットコネクションリスト」は図8Eに示す。前記各
リストを詳しく説明すると次の通りである。
【0069】「セルリスト」には、配置される全てのセ
ルが、「ライブラリセルリスト」には、使用されるセル
の全種類が、「端子リスト」には、全ての端子が、「ネ
ットリスト」には、全てのネットがそれぞれ含まれてお
り、それぞれ番号が付けられている。
【0070】セル、ライブラリセル、端子、ネットの関
係は、次のように表現される。 :セルリストの1番のセルは、ライブラリセルリスト
の「RLIBCELL1 」番に対応するセルであり、端子リスト
の「RPIN1 」番から「RPIN1 + NPIN1 - 1 」番までの端
子を持っている。
【0071】:端子リストの1番の端子は、ネットリ
ストの「RNET1 」番のネット、セルリストの「RCELL1」
番のセルに属している。 :ネットリストの1番のネットには、ネットコネクシ
ョンリストの「RNETCON1」番から「RNETCON1 + NPIN1´
- 1」番の端子参照番号欄に記録されている端子番号に
対応する端子が属している。
【0072】ところで、セルの自動配置は、セルが互い
に重ならず、配線が可能であり、全配線長を最短にでき
るようなセルの配置を探すという問題である。従って、
配線を考慮に入れて行わなければならず、「グローバル
配線」と呼ばれる大まかな配線を行いながら配置をす
る。
【0073】そのグローバル配線を行うために、本実施
例では、1つのネットの形状を、1つの座標(配線の中
心の座標)と、そのネットに属す全ての端子の座標間
を、前記「配線の形の表現」を用いて表す。この状況を
図9〜図11に示す。
【0074】図9は、セル1を動かした例(実線は移動
前、点線は移動後を示す)である。前記の説明で、セル
を動かすことは、セルリストの中の座標を変えるだけで
あるが、具体的には、図9に示したように、全体を変え
ることに対応する。
【0075】また、図10は、端子に与えるパラメータ
を変えた例(実線は移動前、点線は移動後を示す)であ
る。この場合、パラメータを変えることは、端子リスト
のパラメータを変えるだけであるが、具体的には、図1
0に示したように、全体を変えることに対応する。
【0076】更に、図11は、配線の中心の座標Cを動
かした例(実線は移動前、点線は移動後を示す)であ
る。この場合、配線の中心の座標Cを動かすことは、ネ
ットリストの中の座標(配線の中心の座標)を変えるだ
けであるが、具体的には、図11に示したように、全体
を変えることに対応する。
【0077】そして、前記の処理により、配線の局所的
な混み具合や、全配線長を見積もる。そのためには、先
の「セルリスト」に、「セルの位置」と「セルの向き」
の欄を、「端子リスト」に、「Z型配線パラメータ」の
欄を(この例では、Z型配線を用いる)、「ネットリス
ト」に「配線の中心の座標」の欄をそれぞれ設ければ、
配置及び配線の状態を表せるようになる。
【0078】これらの欄を加えた全てのリストの情報を
「コンフィギュレーション」と呼ぶことにする。本実施
例では、「シミュレーテッドアニーリング法」を用いた
自動配置を行っている。現在のコンフィギュレーション
に対応する「コスト関数」を、「セルの重なりの数」、
「局所的な配線の混み具合」、「全配線長」から定義
し、そのコスト関数を最小とするような配置を探索する
ことにより、望ましいセルの配置を求めるものである。
【0079】§7:フローチャートに基づく処理説明・
・・図12参照 図12は、実施例の処理フローチャートである。以下、
図12の処理フローチャートに基づいて、実施例の処理
を説明する。なお、S1〜S9は各処理番号を示す。
【0080】S1:この処理では、先ず、リスト生成部
11では、論理設計情報を受け取ると、セルリスト、ラ
イブラリセルリスト、端子リスト、ネットリスト、ネッ
トコネクションリストを生成する。これらのリストは、
コンフィギュレーション記憶部13に記憶しておく。
【0081】S2:次に、初期配置配線生成部12で
は、リスト生成部11で生成したリストを基に、各セル
の位置、各ネットのネット座標、各端子と、その端子が
属するネットのネット座標間の配線の形状表現パラメー
タを生成し、コンフィギュレーション記憶部13に記憶
する。
【0082】すなわち、前記リストを基に、セルの初期
配置と、初期配線を生成し、そのデータをコンフィギュ
レーション記憶部13に記憶する。 S3:また、この時、温度パラメータ生成記憶部15で
は、初期温度を生成して、内部のメモリに記憶してお
く。
【0083】S4:摂動生成記憶部18では、各セルの
位置、各ネットのネット座標、各端子と、その端子が属
するネットのネット座標の配線の形状表現パラメータの
内、1つのパラメータについて生成し、内部のメモリに
記憶する。
【0084】すなわち、配置、及び配線を記述するパラ
メータの内の或るパラメータに対する摂動を生成(配
置、及び配線を少し動かしてみる)する。 S5:コスト関数変化評価部17では、コンフィギュレ
ーション記憶部13に記憶してあるコンフィギュレーシ
ョンに、摂動生成記憶部18に記憶されている摂動を加
えた場合に生じるコスト関数の変化を計算し、計算結果
を内部のメモリに記憶する。
【0085】つまり、配置、及び配線を少し動かしてみ
た場合のコスト関数の変化を計算する。 S6:受理決定部16では、コスト関数変化評価部17
に記憶されているコスト関数変化ΔEが、ΔE<0であ
れば、受理を決定する。
【0086】しかし、前記の条件を満たしていない場合
には、温度パラメータ生成記憶部15に記憶されている
温度パラメータTを参照し、[0,1]区間の一様乱数
pを発生して、p<exp(−ΔE/T)であれば受理
を決定し、そうでなければ受理しない処理を行う。
【0087】S7:受理決定部16により受理が決定す
れば、コンフィギュレーション変更部14は、摂動生成
記憶部18に記憶されている摂動に基づき、コンフィギ
ュレーション記憶部13に記憶されているコンフィギュ
レーションを変更する。しかし、受理決定部16により
受理が決定しない場合には、何もしない。
【0088】S8:前記処理(S4〜S7の処理)を、
配置と配線を表現する全てのパラメータについて行った
か否かを判断する。この場合、終了条件を満たしていれ
ば、処理を終了する。
【0089】S9:しかし、S8の処理で、終了条件を
満たしていない場合には、温度パラメータ生成記憶部1
5により、現在記憶されている温度パラメータより低い
温度パラメータを生成し、内部のメモリに記憶する。そ
して、前記S4の処理から繰り返して行う。
【0090】(他の実施例)以上実施例について説明し
たが、本発明は次のようにしても実施可能である。 :前記自動設計装置に、2進配線、或いは4進配線を
適用しても前記実施例と同様に実施可能である。この場
合、図8Cの端子リストに設けたZ型配線パラメータの
欄を、2進配線パラメータの欄、或いは4進配線パラメ
ータの欄とすればよい。
【0091】:LSIやプリント基板の設計に限ら
ず、他の同様な設計等にも適用可能である。 :セルに限らず、他の同様な対象物間の配線にも適用
可能である。
【0092】
【発明の効果】以上説明したように、本発明によれば次
のような効果がある。 :前記「Z型配線」、「2進配線」、「4進配線」等
の配線の形の表現によって、配置の評価に実際に配線の
通る場所等の精密な情報を反映することができる。従っ
て、配置のより精密な評価ができ、効率的な制約緩和法
を実行することができる。
【0093】:LSIや、プリント基板の自動配置
や、自動配線の向上ができる。
【図面の簡単な説明】
【図1】本発明の原理説明図である。
【図2】実施例における配線の形の説明図である。
【図3】実施例におけるZ型配線の説明図1である。
【図4】実施例におけるZ型配線の説明図2である。
【図5】実施例における2進配線の説明図である。
【図6】実施例における4進配線の説明図である。
【図7】実施例の装置構成図である。
【図8】実施例におけるリスト構造説明図である。
【図9】実施例の処理説明図1(セル移動時)である。
【図10】実施例の処理説明図2(端子のパラメータ変
更時)である。
【図11】実施例の処理説明図3(配線の中心の座標移
動時)である。
【図12】実施例の処理フローチャートである。
【図13】従来技術の説明図である。
【符号の説明】
1 配線処理装置 2 パラメータ記憶部 3 配線生成部 P 端子の座標 C 配線の中心の座標

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 2つ以上の端子の座標(P)が与えら
    れ、それら端子の座標間を1つの連結した配線で結ぶこ
    とにより、配線処理を行う配線処理装置において、 「各端子の座標(P)」、「配線の中心の座標
    (C)」、及び「各端子に与えられる1つの数(z)、
    或いは複数の数の組」をパラメータとして記憶するパラ
    メータ記憶部(2)と、 前記パラメータ記憶部(2)に記憶された「各端子に与
    えられる1つの数、或いは複数の数の組」のパラメータ
    で決定される「各端子の座標と、配線の中心の座標を結
    ぶ形」の和集合を、配線の形として生成する配線生成部
    (3)を設けたことを特徴とする配線処理装置。
  2. 【請求項2】 前記パラメータで決定される「各端子の
    座標と、配線の中心の座標を結ぶ形」として、 端子の座標(P)を(xp ,yp )、配線の中心の座標
    (C)を(xn ,yn)、パラメータをzとした時、パ
    ラメータzの値により、 :パラメータzが、0≦z<0.5の場合、(xp
    p )→(xp +2z(xn −xp ),yp )→(xp
    +2z(xn −xp ),yn )→(xn ,yn)の経路
    を通り、 :パラメータzが、0.5≦z<1.0の場合、(x
    p ,yp )→(xp ,yp +(2z−1)(yn
    p ))→(xn ,yp +(2z−1)(yn
    p ))→(xn ,yn )の経路を通り、 かつ、z=1の場合、z=0の場合と同一経路を通る配
    線の形(Z型配線)を用いたことを特徴とする請求項1
    記載の配線処理装置。
  3. 【請求項3】 前記パラメータで決定される「各端子の
    座標と、配線の中心の座標を結ぶ形」として、 配線の中心の座標(C)と、端子の座標(P)を結ぶ直
    線を対角線とする長方形の内部を網状に分割し、 :前記網状の辺を、水平方向に、端子の座標(P)か
    ら配線の中心の座標(C)に向かう場合を2進数の
    「0」に対応させ、 :前記網状の辺を、垂直方向に、端子の座標(P)か
    ら配線の中心の座標(C)に向かう場合を2進数の
    「1」に対応させた配線の形(2進配線)を用いたこと
    を特徴とする請求項1記載の配線処理装置。
  4. 【請求項4】 前記パラメータで決定される「各端子の
    座標と、配線の中心の座標を結ぶ形」として、 配線の中心の座標(C)と、端子の座標(P)を結ぶ直
    線を対角線とする長方形の内部を網状に分割し、 :前記網状の辺を水平方向に、端子の座標(P)から
    配線の中心の座標(C)に向かう場合(水平方向+側)
    を4進数の「0」に対応させ、 :前記網状の辺を垂直方向に、端子の座標(P)から
    配線の中心の座標(C)に向かう場合(垂直方向+側)
    を4進数の「1」に対応させ、 :前記「0」と逆の向きに向かう場合(水平方向−
    側)を、4進数の「2」に対応させ、 :前記「1」と逆の向きに向かう場合(垂直方向−
    側)を、4進数の「3」に対応させた配線の形(4進配
    線)を用いたことを特徴とする請求項1記載の配線処理
    装置。
JP5231433A 1993-09-17 1993-09-17 配線処理装置 Withdrawn JPH0785117A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5231433A JPH0785117A (ja) 1993-09-17 1993-09-17 配線処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5231433A JPH0785117A (ja) 1993-09-17 1993-09-17 配線処理装置

Publications (1)

Publication Number Publication Date
JPH0785117A true JPH0785117A (ja) 1995-03-31

Family

ID=16923484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5231433A Withdrawn JPH0785117A (ja) 1993-09-17 1993-09-17 配線処理装置

Country Status (1)

Country Link
JP (1) JPH0785117A (ja)

Similar Documents

Publication Publication Date Title
US7089523B2 (en) Method and apparatus for using connection graphs with potential diagonal edges to model interconnect topologies during placement
US6516455B1 (en) Partitioning placement method using diagonal cutlines
Soukup Circuit layout
US6543043B1 (en) Inter-region constraint-based router for use in electronic design automation
US7155697B2 (en) Routing method and apparatus
US6966045B2 (en) Method and computer program product for estimating wire loads
US7143382B2 (en) Method and apparatus for storing routes
US6829757B1 (en) Method and apparatus for generating multi-layer routes
US6532572B1 (en) Method for estimating porosity of hardmacs
US10831972B2 (en) Capacity model for global routing
JP2601586B2 (ja) 配置要素の配置配線方法
US5835378A (en) Computer implemented method for leveling interconnect wiring density in a cell placement for an integrated circuit chip
US20230274067A1 (en) Using pixel-based definition of an integrated circuit design to perform machine-trained routing
US20230282635A1 (en) Integrated circuit with non-preferred direction curvilinear wiring
US6615401B1 (en) Blocked net buffer insertion
JPH0785117A (ja) 配線処理装置
US6951005B1 (en) Method and apparatus for selecting a route for a net based on the impact on other nets
US7228512B2 (en) Method of generating capacitance value rule table for extraction of wiring capacitance and capacitance value rule table generation program
US6189129B1 (en) Figure operation of layout for high speed processing
JPH09232436A (ja) 論理合成方法及び装置並びに半導体集積回路設計方法
US20230267261A1 (en) Design system, design method and method of manufacture of semiconductor device
De Schepper Layout generation using simulated annealing and A
JPH08167652A (ja) Lsiのレイアウト設計方法およびその装置
Chang et al. Physical design for system-on-a-chip
Rexach Ln Monterey, California

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001128