JPH0784941A - バス使用要求調整装置 - Google Patents
バス使用要求調整装置Info
- Publication number
- JPH0784941A JPH0784941A JP23059593A JP23059593A JPH0784941A JP H0784941 A JPH0784941 A JP H0784941A JP 23059593 A JP23059593 A JP 23059593A JP 23059593 A JP23059593 A JP 23059593A JP H0784941 A JPH0784941 A JP H0784941A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- common bus
- transfer
- time
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 バス使用要求調整装置に関し、優先順位の高
い機能単位のデータ転送処理効率を低下させないことを
目的とする。 【構成】 共通バス１３に接続され、データを所定長の
ブロックに分割し相互に非同期でブロック毎に共通バス
１３の使用要求を送出し使用許可を得てからブロック単
位でデータ転送を行う複数の機能単位２３〜２５と、複
数の機能単位が送出するバス使用要求に対し優先順位に
従って調停し使用許可を発行する調停機能単位２６とか
ら構成される装置において、最初に転送されたブロック
のバス使用要求送出時点から転送完了までの経過時間を
計測し、設定時間より経過時間が長い場合、共通バス使
用要求送出を遅延させる遅延手段２７を設け、共通バス
１３の使用順位が低い機能単位が最初に転送したブロッ
クの経過時間が設定時間より長い場合は、次に転送する
ブロックのバス使用要求送出を所定の時間遅延させる構
成とする。
い機能単位のデータ転送処理効率を低下させないことを
目的とする。 【構成】 共通バス１３に接続され、データを所定長の
ブロックに分割し相互に非同期でブロック毎に共通バス
１３の使用要求を送出し使用許可を得てからブロック単
位でデータ転送を行う複数の機能単位２３〜２５と、複
数の機能単位が送出するバス使用要求に対し優先順位に
従って調停し使用許可を発行する調停機能単位２６とか
ら構成される装置において、最初に転送されたブロック
のバス使用要求送出時点から転送完了までの経過時間を
計測し、設定時間より経過時間が長い場合、共通バス使
用要求送出を遅延させる遅延手段２７を設け、共通バス
１３の使用順位が低い機能単位が最初に転送したブロッ
クの経過時間が設定時間より長い場合は、次に転送する
ブロックのバス使用要求送出を所定の時間遅延させる構
成とする。
Description
【０００１】
【産業上の利用分野】本発明は共通バスに接続され、夫
々に付与された優先順位に従って、該共通バスの使用許
可を得てからデータ転送を行う複数の機能単位によって
構成される装置に係り、特に優先順位の高い機能単位
が、優先順位の低い機能単位の送出する共通バス使用要
求によって、データ転送処理効率が低下することを防止
するバス使用要求調整装置に関する。
々に付与された優先順位に従って、該共通バスの使用許
可を得てからデータ転送を行う複数の機能単位によって
構成される装置に係り、特に優先順位の高い機能単位
が、優先順位の低い機能単位の送出する共通バス使用要
求によって、データ転送処理効率が低下することを防止
するバス使用要求調整装置に関する。
【０００２】共通バスに接続された複数の機能単位によ
り構成される装置には、例えば、ＴＲＯＮプロジェクト
で規定されるＴＯＸーＢＵＳを用いたディスク制御装置
がある。このディスク制御装置はデータを送出する機能
単位がバスハンドラと呼ばれる調停機能単位に共通バス
使用要求信号を送出し、各機能単位に付与された優先順
位に基づいて、前記調停機能単位が送出する共通バスの
使用許可信号を受信してからデータを送出している。
り構成される装置には、例えば、ＴＲＯＮプロジェクト
で規定されるＴＯＸーＢＵＳを用いたディスク制御装置
がある。このディスク制御装置はデータを送出する機能
単位がバスハンドラと呼ばれる調停機能単位に共通バス
使用要求信号を送出し、各機能単位に付与された優先順
位に基づいて、前記調停機能単位が送出する共通バスの
使用許可信号を受信してからデータを送出している。
【０００３】ところで、各機能単位が送出する共通バス
使用要求信号は、同時に前記調停機能単位に送出された
時には、優先順位の高い機能単位の共通バス使用要求が
受入れられ、優先して共通バスの使用が可能となるが、
優先順位の低い機能単位が送出する共通バス使用要求信
号は、優先順位の高い機能単位のデータ転送が終了する
と、受付けられるために、優先順位の高い機能単位が次
のデータを転送するため送出する共通バス使用要求信号
は、優先順位が低い機能単位のデータ転送が終了するま
で待たされることとなる。
使用要求信号は、同時に前記調停機能単位に送出された
時には、優先順位の高い機能単位の共通バス使用要求が
受入れられ、優先して共通バスの使用が可能となるが、
優先順位の低い機能単位が送出する共通バス使用要求信
号は、優先順位の高い機能単位のデータ転送が終了する
と、受付けられるために、優先順位の高い機能単位が次
のデータを転送するため送出する共通バス使用要求信号
は、優先順位が低い機能単位のデータ転送が終了するま
で待たされることとなる。
【０００４】このため、複数のデータブロックを時分割
でデータ転送する場合、優先順位の高い機能単位のデー
タ転送処理効率が低下するが、このような状態は改善さ
れることが必要である。
でデータ転送する場合、優先順位の高い機能単位のデー
タ転送処理効率が低下するが、このような状態は改善さ
れることが必要である。
【０００５】
【従来の技術】図４はディスク制御装置の一例を示す回
路のブロック図で、図５は各機能単位の詳細ブロック図
である。
路のブロック図で、図５は各機能単位の詳細ブロック図
である。
【０００６】ディスク制御装置３は、複数の機能単位で
構成されており、チャネルアダプタ６と７は、図５(A)
に示す如き構成で、プロセッサ１６は制御記憶１７に格
納されたプログラムを読出して動作し、インタフェース
回路１４を経て、チャネル１又は２からのスタートＩ／
Ｏ命令の受領と、チャネル１又は２との間のデータ転送
を行うと共に、共通バス制御回路１５を制御して、共通
バス１３を経て他の機能単位との間のデータ転送を行
う。
構成されており、チャネルアダプタ６と７は、図５(A)
に示す如き構成で、プロセッサ１６は制御記憶１７に格
納されたプログラムを読出して動作し、インタフェース
回路１４を経て、チャネル１又は２からのスタートＩ／
Ｏ命令の受領と、チャネル１又は２との間のデータ転送
を行うと共に、共通バス制御回路１５を制御して、共通
バス１３を経て他の機能単位との間のデータ転送を行
う。
【０００７】デバイスアダプタ８と９は、図５(A) に示
す如き構成で、プロセッサ１６は制御記憶１７に格納さ
れたプログラムを読出して動作し、インタフェース回路
１４を経て、ディスク装置４又は５に命令を送出し、デ
ィスク装置４又は５との間のデータ転送を行うと共に、
共通バス制御回路１５を制御して、共通バス１３を経て
他の機能単位との間のデータ転送を行う。
す如き構成で、プロセッサ１６は制御記憶１７に格納さ
れたプログラムを読出して動作し、インタフェース回路
１４を経て、ディスク装置４又は５に命令を送出し、デ
ィスク装置４又は５との間のデータ転送を行うと共に、
共通バス制御回路１５を制御して、共通バス１３を経て
他の機能単位との間のデータ転送を行う。
【０００８】リソースマネージャ１０は、図５(B) に示
す如き構成で、プロセッサ１９は制御記憶１８に格納さ
れているプログラムを読出して動作し、共通バス制御回
路２０を制御して共通バス１３を経由し、チャネル１又
は２からの総てのスタートＩ／Ｏ命令を受領してＲＡＭ
２１に格納し、このスタートＩ／Ｏ命令を集中管理する
と共に、各スタートＩ／Ｏ命令毎に、チャネルアダプタ
６又は７と、デバイスアダプタ８又は９にデータ転送処
理の指示を行う。
す如き構成で、プロセッサ１９は制御記憶１８に格納さ
れているプログラムを読出して動作し、共通バス制御回
路２０を制御して共通バス１３を経由し、チャネル１又
は２からの総てのスタートＩ／Ｏ命令を受領してＲＡＭ
２１に格納し、このスタートＩ／Ｏ命令を集中管理する
と共に、各スタートＩ／Ｏ命令毎に、チャネルアダプタ
６又は７と、デバイスアダプタ８又は９にデータ転送処
理の指示を行う。
【０００９】又、受領した全スタートＩ／Ｏ命令毎の制
御情報や、チャネル経路毎の制御情報、ディスク装置４
及び５の制御情報をＲＡＭ２１に格納し、他の機能単位
がＲＡＭアクセス制御回路２２を経て、このＲＡＭ２１
をアクセスし、上記情報を読出すことを可能として、こ
の情報を集中管理する。
御情報や、チャネル経路毎の制御情報、ディスク装置４
及び５の制御情報をＲＡＭ２１に格納し、他の機能単位
がＲＡＭアクセス制御回路２２を経て、このＲＡＭ２１
をアクセスし、上記情報を読出すことを可能として、こ
の情報を集中管理する。
【００１０】バスハンドラ１２はハードウェアで構成さ
れたバスリクエスト調停機能を備えており、各機能単
位、即ち、チャネルアダプタ６及び７と、デバイスアダ
プタ８及び９と、リソースマネージャ１０から、各機能
単位とバスハンドラ１２間を夫々接続するで示す専用
のバスインタフェースを介して送出される共通バス使用
要求信号であるバスリクエストに対し、予め設定されて
いる優先順位に従って、このバスリクエストを調停し、
各機能単位とバスハンドラ１２間を夫々接続するで示
す専用のバスインタフェースを介して対応する機能単位
に対し共通バス使用許可信号であるバスグラントを送出
する。
れたバスリクエスト調停機能を備えており、各機能単
位、即ち、チャネルアダプタ６及び７と、デバイスアダ
プタ８及び９と、リソースマネージャ１０から、各機能
単位とバスハンドラ１２間を夫々接続するで示す専用
のバスインタフェースを介して送出される共通バス使用
要求信号であるバスリクエストに対し、予め設定されて
いる優先順位に従って、このバスリクエストを調停し、
各機能単位とバスハンドラ１２間を夫々接続するで示
す専用のバスインタフェースを介して対応する機能単位
に対し共通バス使用許可信号であるバスグラントを送出
する。
【００１１】従って、このバスグラントを受信した機能
単位は、各機能単位とバスハンドラ１２間を共通に接続
するで示す共用のバスインタフェースを介して、共通
バス１３の使用開始をバスハンドラ１２に通知する。
単位は、各機能単位とバスハンドラ１２間を共通に接続
するで示す共用のバスインタフェースを介して、共通
バス１３の使用開始をバスハンドラ１２に通知する。
【００１２】例えば、チャネル１がチャネルアダプタ６
にスタートＩ／Ｏ命令を送出し、ディスク装置４に対す
るデータの書込みを指示すると、チャネルアダプタ６は
バスハンドラ１２に対し、で示すバスインタフェース
を介して、前記の如くバスリクエストを送出し、で示
すバスインタフェースを介して、バスグラントを受信す
ると、で示すバスインタフェースを介して、共通バス
１３の使用開始をバスハンドラ１２に通知し、共通バス
１３を経てリソースマネージャ１０のＲＡＭ２１にディ
スク装置４の機番とシリンダアドレスとヘッドアドレス
とセクタアドレスを格納する。
にスタートＩ／Ｏ命令を送出し、ディスク装置４に対す
るデータの書込みを指示すると、チャネルアダプタ６は
バスハンドラ１２に対し、で示すバスインタフェース
を介して、前記の如くバスリクエストを送出し、で示
すバスインタフェースを介して、バスグラントを受信す
ると、で示すバスインタフェースを介して、共通バス
１３の使用開始をバスハンドラ１２に通知し、共通バス
１３を経てリソースマネージャ１０のＲＡＭ２１にディ
スク装置４の機番とシリンダアドレスとヘッドアドレス
とセクタアドレスを格納する。
【００１３】そして、チャネルアダプタ６はチャネル１
からデータを送出させると、共通バス１３を経て共用メ
モリ１１に書込む。リソースマネージャ１０は前記同
様、バスハンドラ１２から共通バス１３の使用権を得る
と、デバイスアダプタ８にデータの書込みが指示された
ことを通知し、リソースマネージャ１０のＲＡＭ２１に
格納された前記機番とシリンダアドレスとヘッドアドレ
スとセクタアドレスを読出させる。
からデータを送出させると、共通バス１３を経て共用メ
モリ１１に書込む。リソースマネージャ１０は前記同
様、バスハンドラ１２から共通バス１３の使用権を得る
と、デバイスアダプタ８にデータの書込みが指示された
ことを通知し、リソースマネージャ１０のＲＡＭ２１に
格納された前記機番とシリンダアドレスとヘッドアドレ
スとセクタアドレスを読出させる。
【００１４】デバイスアダプタ８は、前記機番により指
定されたディスク装置４を制御して、ヘッドを指定され
たシリンダに位置付けさせ、データの書込みが可能とな
ると、前記同様、バスハンドラ１２から共通バス１３の
使用権を得る。そして、前記機番とシリンダアドレスと
ヘッドアドレスとセクタアドレスとに基づき、共用メモ
リ１１からチャネルアダプタ６が格納したデータを読出
して、ディスク装置４の指定されたシリンダの指定され
たヘッドが追従するトラックの指定されたセクタから順
次書込む。
定されたディスク装置４を制御して、ヘッドを指定され
たシリンダに位置付けさせ、データの書込みが可能とな
ると、前記同様、バスハンドラ１２から共通バス１３の
使用権を得る。そして、前記機番とシリンダアドレスと
ヘッドアドレスとセクタアドレスとに基づき、共用メモ
リ１１からチャネルアダプタ６が格納したデータを読出
して、ディスク装置４の指定されたシリンダの指定され
たヘッドが追従するトラックの指定されたセクタから順
次書込む。
【００１５】チャネル２がチャネルアダプタ７と、デバ
イスアダプタ９を経てディスク装置５にデータを書込む
場合も、前記同様である。図６は図４の動作を説明する
タイムチャートである。
イスアダプタ９を経てディスク装置５にデータを書込む
場合も、前記同様である。図６は図４の動作を説明する
タイムチャートである。
【００１６】チャネルアダプタ６の共用メモリ１１に対
するデータ書込みのためのデータ転送を転送Ａとし、チ
ャネルアダプタ７の共用メモリ１１に対するデータ書込
みのためのデータ転送を転送Ｂとし、チャネルアダプタ
６がチャネルアダプタ７より共通バス１３の使用に対す
る優先度が高いものとする。
するデータ書込みのためのデータ転送を転送Ａとし、チ
ャネルアダプタ７の共用メモリ１１に対するデータ書込
みのためのデータ転送を転送Ｂとし、チャネルアダプタ
６がチャネルアダプタ７より共通バス１３の使用に対す
る優先度が高いものとする。
【００１７】このような条件でチャネルアダプタ６と７
が同時にバスハンドラ１２にバスリクエストを送出した
場合、バスハンドラ１２は優先度の高いチャネルアダプ
タ６にバスグラントを送出し、優先度の低いチャネルア
ダプタ７には送出しない。
が同時にバスハンドラ１２にバスリクエストを送出した
場合、バスハンドラ１２は優先度の高いチャネルアダプ
タ６にバスグラントを送出し、優先度の低いチャネルア
ダプタ７には送出しない。
【００１８】従って、優先度の高いチャネルアダプタ６
のデータ転送が、チャネルアダプタ７のデータ転送に対
し、優先して実行される。しかし、図６の転送Ａに示す
如く、チャネルアダプタ６がで示すタイミングでバス
リクエストを送出し、チャネルアダプタ７がで示すタ
イミングでバスリクエストを送出すると、先ずチャネル
アダプタ６にバスグラントが送出され、図６転送Ａに示
す最初のデータブロックＡ1 の転送が終了すると、この
時点ではチャネルアダプタ６からバスリクエストが送出
されていないため、次に待たされていたチャネルアダプ
タ７にバスグラントが送出され、図６転送Ｂに示す最初
のデータブロックＢ1 の転送が実行される。
のデータ転送が、チャネルアダプタ７のデータ転送に対
し、優先して実行される。しかし、図６の転送Ａに示す
如く、チャネルアダプタ６がで示すタイミングでバス
リクエストを送出し、チャネルアダプタ７がで示すタ
イミングでバスリクエストを送出すると、先ずチャネル
アダプタ６にバスグラントが送出され、図６転送Ａに示
す最初のデータブロックＡ1 の転送が終了すると、この
時点ではチャネルアダプタ６からバスリクエストが送出
されていないため、次に待たされていたチャネルアダプ
タ７にバスグラントが送出され、図６転送Ｂに示す最初
のデータブロックＢ1 の転送が実行される。
【００１９】このように、転送Ｂの共通バス１３の使用
権は転送Ａより低いが、転送Ｂのデータ転送中は、転送
Ａのバスリクエストが待たされ、転送Ｂのデータ転送が
終了した時点でバスグラントが与えられる。
権は転送Ａより低いが、転送Ｂのデータ転送中は、転送
Ａのバスリクエストが待たされ、転送Ｂのデータ転送が
終了した時点でバスグラントが与えられる。
【００２０】従って、図６のとに示す如く、バスリ
クエストの送出タイミングがずれて交互に送出される場
合、優先度の高い転送ＡのデータブロックＡ1 〜Ａ
4 と、優先度の低い転送ＢのデータブロックＢ1 〜Ｂ3
とは、交互に転送されることとなる。
クエストの送出タイミングがずれて交互に送出される場
合、優先度の高い転送ＡのデータブロックＡ1 〜Ａ
4 と、優先度の低い転送ＢのデータブロックＢ1 〜Ｂ3
とは、交互に転送されることとなる。
【００２１】
【発明が解決しようとする課題】上記の如く、従来は転
送Ａの優先度が高いにもかかわらず、バスリクエストが
同時にバスハンドラ１２に送出された時のみ、優先して
バスグラントを受けることが可能となるのみであり、共
通バス１３の使用が輻輳して、図６のとに示す如
く、データブロック毎に送出されるバスリクエストの送
出タイミングがずれて、交互に送出されるようになる
と、データブロックＡ1 〜Ａ4 とデータブロックＢ1 〜
Ｂ3 とが夫々交互に転送される。
送Ａの優先度が高いにもかかわらず、バスリクエストが
同時にバスハンドラ１２に送出された時のみ、優先して
バスグラントを受けることが可能となるのみであり、共
通バス１３の使用が輻輳して、図６のとに示す如
く、データブロック毎に送出されるバスリクエストの送
出タイミングがずれて、交互に送出されるようになる
と、データブロックＡ1 〜Ａ4 とデータブロックＢ1 〜
Ｂ3 とが夫々交互に転送される。
【００２２】これは、バスハンドラ１２には、バスリク
エストが同時に着信した時のみ、優先順位に応じてバス
グラントを送出する機能しか備えていないためであり、
優先度の高い転送Ａのデータ転送が優先度の低い転送Ｂ
のデータ転送の影響を受け、図６の転送Ａの所要時間に
示す如く、優先度の高い転送Ａの複数のデータブロック
Ａ1 〜Ａ4 の転送が完了するまでの時間が長くなり、共
通バス１３の使用権の高いことによるデータ転送の高速
化が実現しないという問題がある。
エストが同時に着信した時のみ、優先順位に応じてバス
グラントを送出する機能しか備えていないためであり、
優先度の高い転送Ａのデータ転送が優先度の低い転送Ｂ
のデータ転送の影響を受け、図６の転送Ａの所要時間に
示す如く、優先度の高い転送Ａの複数のデータブロック
Ａ1 〜Ａ4 の転送が完了するまでの時間が長くなり、共
通バス１３の使用権の高いことによるデータ転送の高速
化が実現しないという問題がある。
【００２３】本発明はこのような問題点に鑑み、優先度
の低い機能単位に共通バス１３の輻輳状態を判定して、
共通バス１３が輻輳している場合には、バスリクエスト
の送出を所定時間遅延させる機能を備えることにより、
優先度の高い機能単位のデータ転送を優先して実行させ
るようにすることを目的としている。
の低い機能単位に共通バス１３の輻輳状態を判定して、
共通バス１３が輻輳している場合には、バスリクエスト
の送出を所定時間遅延させる機能を備えることにより、
優先度の高い機能単位のデータ転送を優先して実行させ
るようにすることを目的としている。
【００２４】
【課題を解決するための手段】図１は本発明の原理を説
明するブロック図である。共通バス１３に接続され、夫
々が備えるプロセッサによって制御されてデータを複数
の所定長のブロックに分割し、相互に非同期で前記ブロ
ック毎に前記共通バス１３の使用要求を送出し、前記共
通バス１３の使用許可を得てから前記ブロック単位でデ
ータ転送を行う複数の機能単位２３〜２５と、この複数
の機能単位２３〜２５が夫々送出する前記共通バス１３
の使用要求に対し、予め定められた優先順位に従って、
この共通バス１３の使用要求を調停し、この調停結果に
基づき前記共通バス１３の使用許可を発行する調停機能
単位２６とから構成される装置は、前記各機能単位２３
〜２５に、最初に転送された前記ブロックのバス使用要
求送出時点から転送完了までの経過時間を計測し、予め
設定された時間と比較して、この設定時間より前記経過
時間が長い場合、前記共通バス使用要求の送出を所定の
時間遅延させる遅延手段２７を設けている。
明するブロック図である。共通バス１３に接続され、夫
々が備えるプロセッサによって制御されてデータを複数
の所定長のブロックに分割し、相互に非同期で前記ブロ
ック毎に前記共通バス１３の使用要求を送出し、前記共
通バス１３の使用許可を得てから前記ブロック単位でデ
ータ転送を行う複数の機能単位２３〜２５と、この複数
の機能単位２３〜２５が夫々送出する前記共通バス１３
の使用要求に対し、予め定められた優先順位に従って、
この共通バス１３の使用要求を調停し、この調停結果に
基づき前記共通バス１３の使用許可を発行する調停機能
単位２６とから構成される装置は、前記各機能単位２３
〜２５に、最初に転送された前記ブロックのバス使用要
求送出時点から転送完了までの経過時間を計測し、予め
設定された時間と比較して、この設定時間より前記経過
時間が長い場合、前記共通バス使用要求の送出を所定の
時間遅延させる遅延手段２７を設けている。
【００２５】そして、前記共通バス１３の使用順位が低
い機能単位が最初に転送した前記ブロックの前記経過時
間が前記設定時間より長い場合は、次に転送するブロッ
クのバス使用要求送出を前記所定の時間遅延させる。
い機能単位が最初に転送した前記ブロックの前記経過時
間が前記設定時間より長い場合は、次に転送するブロッ
クのバス使用要求送出を前記所定の時間遅延させる。
【００２６】
【作用】上記の如く構成することにより、例えば、共通
バス１３の使用権の優先順位が低い機能単位２４と２５
に設けた遅延手段２７が、優先度の高い機能単位２３の
データ転送を妨害していることを検出して、共通バス使
用要求の送出を所定時間遅延させることが可能となるた
め、この所定時間内に優先度の高い機能単位２３のデー
タ転送を優先して実行させることが出来る。
バス１３の使用権の優先順位が低い機能単位２４と２５
に設けた遅延手段２７が、優先度の高い機能単位２３の
データ転送を妨害していることを検出して、共通バス使
用要求の送出を所定時間遅延させることが可能となるた
め、この所定時間内に優先度の高い機能単位２３のデー
タ転送を優先して実行させることが出来る。
【００２７】従って、共通バス１３の使用に対する優先
度が高い機能単位のデータ転送効率を低下させないよう
にすることが出来る。
度が高い機能単位のデータ転送効率を低下させないよう
にすることが出来る。
【００２８】
【実施例】図２は本発明の一実施例を示す回路のブロッ
ク図で、図３は図２の動作を説明するタイムチャートで
ある。
ク図で、図３は図２の動作を説明するタイムチャートで
ある。
【００２９】図２は図４に示すチャネルアダプタ６，７
及びデバイスアダプタ８，９に夫々設けられ、図２のプ
ロセッサ１６は図５(A) に示すプロセッサ１６であり、
その他の回路は、図５(A) に示す共通バス制御回路１５
内に設けられる。
及びデバイスアダプタ８，９に夫々設けられ、図２のプ
ロセッサ１６は図５(A) に示すプロセッサ１６であり、
その他の回路は、図５(A) に示す共通バス制御回路１５
内に設けられる。
【００３０】例えば、図４に示す共通バス１３に対する
使用権の順位が、チャネルアダプタ６＞チャネルアダプ
タ７＞デバイスアダプタ８＞デバイスアダプタ９である
とする。
使用権の順位が、チャネルアダプタ６＞チャネルアダプ
タ７＞デバイスアダプタ８＞デバイスアダプタ９である
とする。
【００３１】そして、図３の転送Ａに示す如く、共通バ
ス１３の使用権が高いチャネルアダプタ６が、図６で説
明した如く、に示すタイミングでバスリクエストを送
出し、共通バス１３の使用権を獲得し、データブロック
Ａ1 を転送中に、共通バス１３の使用権がチャネルアダ
プタ６より低いチャネルアダプタ７のプロセッサ１６
が、図３転送Ｂのに示すタイミングで、レジスタ３２
を経て、前記の如く、に示すバスインタフェースを経
てバスリクエストを送出したとすると、このバスリクエ
ストは、カウンタ２８のスタート端子ＳＴとリセット端
子Ｒにも送出されるため、カウンタ２８はリセットされ
た後、ＣＬＯＣＫから供給されるクロックによって、計
数を開始する。
ス１３の使用権が高いチャネルアダプタ６が、図６で説
明した如く、に示すタイミングでバスリクエストを送
出し、共通バス１３の使用権を獲得し、データブロック
Ａ1 を転送中に、共通バス１３の使用権がチャネルアダ
プタ６より低いチャネルアダプタ７のプロセッサ１６
が、図３転送Ｂのに示すタイミングで、レジスタ３２
を経て、前記の如く、に示すバスインタフェースを経
てバスリクエストを送出したとすると、このバスリクエ
ストは、カウンタ２８のスタート端子ＳＴとリセット端
子Ｒにも送出されるため、カウンタ２８はリセットされ
た後、ＣＬＯＣＫから供給されるクロックによって、計
数を開始する。
【００３２】プロセッサ１６は図３転送Ｂに示すデータ
ブロックＢ1 の転送が完了すると、カウンタ２８のスト
ップ端子ＳＰに転送終了信号を送出するため、カウンタ
２８は計数動作を停止し、それまで計数した値を比較回
路３０に送出する。
ブロックＢ1 の転送が完了すると、カウンタ２８のスト
ップ端子ＳＰに転送終了信号を送出するため、カウンタ
２８は計数動作を停止し、それまで計数した値を比較回
路３０に送出する。
【００３３】レジスタ２９には、予めデータブロックＢ
1 の転送に競合が無いと判定し得る時間、即ち、バスリ
クエスト送出から転送完了までに要する時間に余裕を持
たせた時間が設定されており、比較回路３０によって、
この設定時間とカウンタ２８が計数した値とが比較され
る。即ち、図３転送Ｂに示す経過時間がレジスタ２９の
設定時間と比較される。
1 の転送に競合が無いと判定し得る時間、即ち、バスリ
クエスト送出から転送完了までに要する時間に余裕を持
たせた時間が設定されており、比較回路３０によって、
この設定時間とカウンタ２８が計数した値とが比較され
る。即ち、図３転送Ｂに示す経過時間がレジスタ２９の
設定時間と比較される。
【００３４】図３に示す状態は、転送Ａに示す如く、優
先度の高いチャネルアダプタ６が転送するデータブロッ
クＡ1 によって、データブロックＢ1 のバスリクエスト
に対するバスグラントの送出が待たされたことによっ
て、バスリクエスト送出から転送完了までの時間が長く
なっているため、レジスタ２９に格納されている設定時
間以上の時間が経過していることとなる。
先度の高いチャネルアダプタ６が転送するデータブロッ
クＡ1 によって、データブロックＢ1 のバスリクエスト
に対するバスグラントの送出が待たされたことによっ
て、バスリクエスト送出から転送完了までの時間が長く
なっているため、レジスタ２９に格納されている設定時
間以上の時間が経過していることとなる。
【００３５】従って、比較回路３０はカウンタ２８の計
数値が大きいことをレジスタ３１に記録する。プロセッ
サ１６はレジスタ３１の記録を読取り、バスリクエスト
送出から転送完了までの時間が設定時間より長いことか
ら、優先度の高いチャネルアダプタ６のデータ転送と競
合していると判定し、レジスタ３２に予め指定されてい
る遅延時間を設定する。
数値が大きいことをレジスタ３１に記録する。プロセッ
サ１６はレジスタ３１の記録を読取り、バスリクエスト
送出から転送完了までの時間が設定時間より長いことか
ら、優先度の高いチャネルアダプタ６のデータ転送と競
合していると判定し、レジスタ３２に予め指定されてい
る遅延時間を設定する。
【００３６】プロセッサ１６が送出するバスリクエスト
は、レジスタ３２を経て、前記の如く、で示すバスイ
ンタフェースを介して図４に示すバスハンドラ１２に送
出されるため、このバスリクエストはレジスタ３２に設
定された遅延時間が経過した後、バスインタフェース
に送出される。
は、レジスタ３２を経て、前記の如く、で示すバスイ
ンタフェースを介して図４に示すバスハンドラ１２に送
出されるため、このバスリクエストはレジスタ３２に設
定された遅延時間が経過した後、バスインタフェース
に送出される。
【００３７】従って、図３転送Ｂの遅延時間で示す如
く、次のデータブロックＢ2 を転送するためのバスリク
エストは、所定時間遅延して図４に示すバスハンドラ
１２に送出される。
く、次のデータブロックＢ2 を転送するためのバスリク
エストは、所定時間遅延して図４に示すバスハンドラ
１２に送出される。
【００３８】このため、チャネルアダプタ６が送出する
バスリクエストに対し、バスハンドラ１２からのバス
グラントが直ちに送出されるため、データブロックＡ2
の転送は待たされても、データブロックＡ3 〜Ａ4 の転
送は待たされないため、図３転送Ａの所要時間に示す如
く、総てのデータブロックＡ1 〜Ａ4 を転送し終わるた
めのデータ転送時間を短縮することが出来る。
バスリクエストに対し、バスハンドラ１２からのバス
グラントが直ちに送出されるため、データブロックＡ2
の転送は待たされても、データブロックＡ3 〜Ａ4 の転
送は待たされないため、図３転送Ａの所要時間に示す如
く、総てのデータブロックＡ1 〜Ａ4 を転送し終わるた
めのデータ転送時間を短縮することが出来る。
【００３９】図３転送Ｂの遅延時間が経過すると、チャ
ネルアダプタ７のプロセッサ１６が送出したバスリクエ
ストは、に示すタイミングでバスハンドラ１２に送出
され、このバスリクエストは前記の如く、カウンタ２８
のスタート端子ＳＴとリセット端子Ｒにも送出されるた
め、カウンタ２８はリセットされた後、ＣＬＯＣＫから
供給されるクロックによって、計数を開始する。
ネルアダプタ７のプロセッサ１６が送出したバスリクエ
ストは、に示すタイミングでバスハンドラ１２に送出
され、このバスリクエストは前記の如く、カウンタ２８
のスタート端子ＳＴとリセット端子Ｒにも送出されるた
め、カウンタ２８はリセットされた後、ＣＬＯＣＫから
供給されるクロックによって、計数を開始する。
【００４０】この時、チャネルアダプタ６のデータ転送
が、データブロックＡ4 で終了すると、転送Ｂに示すデ
ータブロックＢ2 の転送が開始される。データブロック
Ｂ2 の転送が完了すると、前記の如く、プロセッサ１６
はカウンタ２８のストップ端子ＳＰに転送終了信号を送
出するため、カウンタ２８は計数動作を停止し、それま
で計数した値を比較回路３０に送出する。
が、データブロックＡ4 で終了すると、転送Ｂに示すデ
ータブロックＢ2 の転送が開始される。データブロック
Ｂ2 の転送が完了すると、前記の如く、プロセッサ１６
はカウンタ２８のストップ端子ＳＰに転送終了信号を送
出するため、カウンタ２８は計数動作を停止し、それま
で計数した値を比較回路３０に送出する。
【００４１】前記の如く、比較回路３０によって、レジ
スタ２９に設定された設定時間とカウンタ２８が計数し
た値とが比較される。この場合、転送Ａのデータ転送が
データブロックＡ4 で終了しているため、カウンタ２８
の計数値はレジスタ２９の設定値より小さく、プロセッ
サ１６はチャネルアダプタ６とのデータ転送が競合して
いないと判定し、レジスタ３２に設定した遅延時間をリ
セットする。
スタ２９に設定された設定時間とカウンタ２８が計数し
た値とが比較される。この場合、転送Ａのデータ転送が
データブロックＡ4 で終了しているため、カウンタ２８
の計数値はレジスタ２９の設定値より小さく、プロセッ
サ１６はチャネルアダプタ６とのデータ転送が競合して
いないと判定し、レジスタ３２に設定した遅延時間をリ
セットする。
【００４２】従って、プロセッサ１６がデータブロック
Ｂ3 を転送するために送出するバスリクエストは、直
ちにバスハンドラ１２に送出され、データブロックＢ3
はデータブロックＢ2 に続いて遅延することなく転送さ
れる。
Ｂ3 を転送するために送出するバスリクエストは、直
ちにバスハンドラ１２に送出され、データブロックＢ3
はデータブロックＢ2 に続いて遅延することなく転送さ
れる。
【００４３】若しデータブロックＡ1 〜Ａ4 の後、続い
てデータブロックＡ5 〜Ａn が継続している場合は、図
３のデータブロックＡ1 をＡ5 に、データブロックＡ2
〜Ａ 4 をデータブロックＡ6 〜Ａ8 に、データブロック
Ｂ1 〜Ｂ3 をＢ2 〜Ｂ4 に置き換えたタイムチャートと
なり、このような処理が転送Ａの継続する間繰り返され
る。
てデータブロックＡ5 〜Ａn が継続している場合は、図
３のデータブロックＡ1 をＡ5 に、データブロックＡ2
〜Ａ 4 をデータブロックＡ6 〜Ａ8 に、データブロック
Ｂ1 〜Ｂ3 をＢ2 〜Ｂ4 に置き換えたタイムチャートと
なり、このような処理が転送Ａの継続する間繰り返され
る。
【００４４】尚、優先権が一番高いチャネルアダプタ６
は、図２に示す回路を動作させないため、常にバスリク
エスト送出時間を遅延させることは無い。しかし、チャ
ネルアダプタ６より優先権の低い他のチャネルアダプタ
７及びデバイスアダプタ８と９の相互間においては、図
２の回路を動作させているため、バスリクエストの送出
タイミングによっては、図３に示す転送Ａが転送Ｂより
共通バス１３の使用権が低い場合、例えば、転送Ａがチ
ャネルアダプタ７より優先権が低いデバイスアダプタ８
のデータ転送であった場合でも、優先権の高いチャネル
アダプタ７が転送Ｂの遅延時間に示す如くバスリクエス
トの送出を遅延させる。
は、図２に示す回路を動作させないため、常にバスリク
エスト送出時間を遅延させることは無い。しかし、チャ
ネルアダプタ６より優先権の低い他のチャネルアダプタ
７及びデバイスアダプタ８と９の相互間においては、図
２の回路を動作させているため、バスリクエストの送出
タイミングによっては、図３に示す転送Ａが転送Ｂより
共通バス１３の使用権が低い場合、例えば、転送Ａがチ
ャネルアダプタ７より優先権が低いデバイスアダプタ８
のデータ転送であった場合でも、優先権の高いチャネル
アダプタ７が転送Ｂの遅延時間に示す如くバスリクエス
トの送出を遅延させる。
【００４５】但し、図３のとに示す如く、チャネル
アダプタ７のバスリクエスト送出タイミングが、デバ
イスアダプタ８又は９のバスリクエスト送出タイミング
より速かった場合には、常に転送Ｂに示す遅延時間バ
スリクエストを遅延させることなくデータブロックの転
送を行うことが出来る。
アダプタ７のバスリクエスト送出タイミングが、デバ
イスアダプタ８又は９のバスリクエスト送出タイミング
より速かった場合には、常に転送Ｂに示す遅延時間バ
スリクエストを遅延させることなくデータブロックの転
送を行うことが出来る。
【００４６】
【発明の効果】以上説明した如く、本発明は優先度の低
い機能単位が共通バスの輻輳状態を判定して、共通バス
が輻輳している場合は、バスリクエストの送出を所定時
間遅延させるため、優先度の高い機能単位のデータ転送
を優先して実行させることが出来る。
い機能単位が共通バスの輻輳状態を判定して、共通バス
が輻輳している場合は、バスリクエストの送出を所定時
間遅延させるため、優先度の高い機能単位のデータ転送
を優先して実行させることが出来る。
【００４７】従って、優先度の高い機能単位のデータ転
送処理効率の低下を防止することが出来る。
送処理効率の低下を防止することが出来る。
【図１】 本発明の原理を説明するブロック図
【図２】 本発明の一実施例を示す回路のブロック図
【図３】 図２の動作を説明するタイムチャート
【図４】 ディスク制御装置の一例を示す回路のブロッ
ク図
ク図
【図５】 各機能単位の詳細ブロック図
【図６】 図４の動作を説明するタイムチャート
１、２ チャネル ３ ディスク制御装置 ４、５ ディスク装置 ６、７ チャネルアダプタ ８、９ デバイスアダプタ 10 リソースマネージャ 11 共用メモリ 12 バスハンドラ 13 共通バス 14 インタフェース回路 15、20 共通バス制御回路 16、19 プロセッサ 17、18 制御記憶 21 ＲＡＭ 22 ＲＡＭアクセス制御回路 23〜25 機能単位 26 調停機能単位 27 遅延手段 28 カウンタ 29、31、32 レジスタ 30 比較回路
Claims (1)
- 【請求項１】 共通バス(13)に接続され、夫々が備える
プロセッサによって制御されてデータを複数の所定長の
ブロックに分割し、相互に非同期で該ブロック毎に該共
通バス(13)の使用要求を送出して、該共通バス(13)の使
用許可を得てから該ブロック単位でデータ転送を行う複
数の機能単位(23)〜(25)と、該複数の機能単位(23)〜(2
5)が夫々送出する前記共通バス(13)の使用要求に対し、
予め定められた優先順位に従って、該共通バス(13)の使
用要求を調停し、該調停結果に基づき前記共通バス(13)
の使用許可を発行する調停機能単位(26)とから構成され
る装置において、 前記各機能単位(23)〜(25)には、最初に転送された前記
ブロックのバス使用要求送出時点から転送完了までの経
過時間を計測し、予め設定された時間と比較して、該設
定時間より前記経過時間が長い場合、前記共通バス使用
要求の送出を所定の時間遅延させる遅延手段(27)を設
け、 前記共通バス(13)の使用順位が低い機能単位が、最初に
転送した前記ブロックの前記経過時間が前記設定時間よ
り長い場合は、次に転送するブロックのバス使用要求送
出を前記所定の時間遅延させることを特徴とするバス使
用要求調整装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23059593A JPH0784941A (ja) | 1993-09-17 | 1993-09-17 | バス使用要求調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23059593A JPH0784941A (ja) | 1993-09-17 | 1993-09-17 | バス使用要求調整装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0784941A true JPH0784941A (ja) | 1995-03-31 |
Family
ID=16910209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23059593A Withdrawn JPH0784941A (ja) | 1993-09-17 | 1993-09-17 | バス使用要求調整装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0784941A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8190022B2 (en) | 2007-12-26 | 2012-05-29 | Fujitsu Limited | Optical transmission apparatus |
-
1993
- 1993-09-17 JP JP23059593A patent/JPH0784941A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8190022B2 (en) | 2007-12-26 | 2012-05-29 | Fujitsu Limited | Optical transmission apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5469548A (en) | Disk array controller having internal protocol for sending address/transfer count information during first/second load cycles and transferring data after receiving an acknowldgement | |
| US5613162A (en) | Method and apparatus for performing efficient direct memory access data transfers | |
| US4831523A (en) | Multiple DMA controller chip sequencer | |
| US5448709A (en) | Disk array controller having command descriptor blocks utilized by bus master and bus slave for respectively performing data transfer operations | |
| US5515523A (en) | Method and apparatus for arbitrating conflicts by monitoring number of access requests per unit of time in multiport memory systems | |
| EP0378070A2 (en) | Method and apparatus for limiting the utilization of an asynchronous bus with distributed controlled access | |
| US5717873A (en) | Deadlock avoidance mechanism and method for multiple bus topology | |
| JPS61109164A (ja) | バス制御方法 | |
| WO1994009435A9 (en) | Disk array controller utilizing command descriptor blocks for control information | |
| KR930002787B1 (ko) | 주변 제어기와 어댑터 인터페이스 | |
| US6055598A (en) | Arrangement and method for allowing sequence-independent command responses across a computer bus bridge | |
| US5813024A (en) | Disk control method for use with a data storage apparatus having multiple disks | |
| US4896266A (en) | Bus activity sequence controller | |
| US5948094A (en) | Method and apparatus for executing multiple transactions within a single arbitration cycle | |
| US5544333A (en) | System for assigning and identifying devices on bus within predetermined period of time without requiring host to do the assignment | |
| US6532507B1 (en) | Digital signal processor and method for prioritized access by multiple core processors to shared device | |
| US5787263A (en) | Method of an apparatus for controlling data transfer | |
| US6728813B1 (en) | Method and apparatus for converting non-burst write cycles to burst write cycles across a bus bridge | |
| JPH0784941A (ja) | バス使用要求調整装置 | |
| US5293493A (en) | Preemption control for central processor with cache | |
| EP0425194B1 (en) | Computer system | |
| US5446847A (en) | Programmable system bus priority network | |
| JPS594733B2 (ja) | キヨウツウバスセイギヨカイロ | |
| US5193196A (en) | Process request arbitration system which preferentially maintains previously selected process request upon receipt of a subsequent request of identical priority | |
| US20040123006A1 (en) | Process and apparatus for managing use of a peripheral bus among a plurality of controllers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |