JPH0782337B2 - Electronic musical instrument - Google Patents
Electronic musical instrumentInfo
- Publication number
- JPH0782337B2 JPH0782337B2 JP60258965A JP25896585A JPH0782337B2 JP H0782337 B2 JPH0782337 B2 JP H0782337B2 JP 60258965 A JP60258965 A JP 60258965A JP 25896585 A JP25896585 A JP 25896585A JP H0782337 B2 JPH0782337 B2 JP H0782337B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- conversion
- digital signal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、楽器音，人声音等の様々な音を入力し、これ
を所望の音高の音として出力するいわゆるサンプリング
キーボードあるいはサンプラーと呼ばれる電子楽器に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic musical instrument called a so-called sampling keyboard or sampler which inputs various sounds such as musical instrument sounds and human voice sounds and outputs the sounds as desired pitches. It is about.
従来の技術 近年、半導体特にメモリ技術が進歩し、多量のメモリを
低価格で使用できるようになってきた。このような背景
の中で、一般にサンプリングキーボードあるいはサンプ
ラーと呼ばれる電子楽器が多くのメーカから商品化され
ている。このような電子楽器では、使用者が任意に選ん
だ音を録音しておき、これを様々な音高の音として再生
するという使い方ができる。言い換えるならば、いわゆ
る鍵盤楽器において、ピアノあるいはギターなどの音色
を指示するように、使用者が自分で録音した音をその鍵
盤楽器の音色として演奏できるような電子楽器である。2. Description of the Related Art In recent years, semiconductors, in particular, memory technology has advanced, and a large amount of memory can be used at low cost. Against this background, many manufacturers have commercialized electronic musical instruments generally called sampling keyboards or samplers. Such an electronic musical instrument can be used in such a manner that a sound arbitrarily selected by the user is recorded and reproduced as sounds of various pitches. In other words, in a so-called keyboard instrument, it is an electronic musical instrument that allows a user to play a sound recorded by himself / herself as the tone color of the keyboard instrument so as to instruct the tone color of a piano or a guitar.
このような技術を例えばコンピュータを使って開示した
ものとして、Mr.FREEDMANの文献「ジャーナル オブ
ザ オーディオ エンジニアリング ササィェティ」 （Journal of the Audio Engineering Society,J.A.E.
S.Volume 15,Numbler 1 January 1967 page 43〜50）が
ある。As a technique disclosed by using a computer, for example, a document “Journal of
The Audio Engineering Society, JAE
S.Volume 15, Numbler 1 January 1967 pages 43-50).
又、鍵盤を用いたこのような電子楽器としては、フェア
ライト社のフェアライトC.M.I.がある。As such an electronic musical instrument using a keyboard, there is Fairlight CMI manufactured by Fairlight Company.
（AUSTRALIA,Fairlight Instruments Pty.Ltd Fairligh
t C.M.I.−Ready Reference Guide） サンプリングキーボードの概説書としては、次のものが
ある。「ハイテクノロジー楽器の分類」（古山俊一著
ミュージックトレード誌 1985年１月号 ページ38〜43
ミュージックトレード（株）出版） 以下、図面を参照しながら上述の電子楽器について説明
する。(AUSTRALIA, Fairlight Instruments Pty.Ltd Fairligh
t CMI-Ready Reference Guide) The following is an overview of sampling keyboards. "Classification of high-tech instruments" (by Shunichi Furuyama)
Music Trade Magazine January 1985 Page 38-43
Published by Music Trade Co., Ltd.) The above electronic musical instrument will be described below with reference to the drawings.
第６図は上述の電子楽器の構成を示すものである。FIG. 6 shows the configuration of the electronic musical instrument described above.
第６図において、１はアナログ信号をｍビットからなる
語長のデジタル信号に変換（以下AD変換と呼ぶ）するAD
変換部、２はｍビットからなる語長のデジタル信号を記
憶出力するメモリ、３はｍビットからなる語長のデジタ
ル信号をアナログ信号に変換（以下DA変換と呼ぶ）する
DA変換部、４と５はクロックを発生する第１と第２のク
ロック発生部、６は乗算器、７は制御部、９はAD変換あ
るいはDA変換即ち録音あるいは再生に関する指示を入力
する為の入力部である。In FIG. 6, reference numeral 1 denotes an AD that converts an analog signal into a digital signal having a word length of m bits (hereinafter referred to as AD conversion).
A conversion unit 2, a memory for storing and outputting a m-bit word-length digital signal, and 3 for converting an m-bit word-length digital signal into an analog signal (hereinafter referred to as DA conversion)
DA converters 4 and 5 are first and second clock generators for generating clocks, 6 is a multiplier, 7 is a control unit, and 9 is a command for inputting AD conversion or DA conversion, that is, recording or reproducing instructions. It is an input part.
以上のように構成された電子楽器について、以下その動
作について説明する。The operation of the electronic musical instrument configured as described above will be described below.
まず、入力部８にAD変換即ち録音を指示すると、入力部
８は制御部７へAD変換開始を指示する信号を出力する。
制御部７は第１のクロック発生部４へAD変換の為のクロ
ック発生開始信号を出力すると共にメモリ２へメモリア
ドレス“0"（零）番地を示すアドレス信号を出力する。
第１のクロック発生部４は前記AD変換の為のクロック発
生開始信号が入力された後に、AD変換部１と制御部７と
へ一定周期のAD変換クロック信号いわゆるサンプリング
クロックを出力する。AD変換部１は入力されたアナログ
信号をサンプリングクロック毎にデジタル信号へ変換す
るが、一般に、サンプリング定理を満足する為の低域通
過フィルタとサンプルホールドとAD変換器とから作られ
る。AD変換部１は前記AD変換クロック信号が入力される
毎に、入力されたアナログ信号をデジタル信号に変換
し、これをメモリ２へ出力する。他方において、制御部
７は前記AD変換クロック信号が入力されると、メモリ２
へ書込み信号を出力した後に前記メモリアドレスを１だ
け増加するアドレス信号を出力する。即ちメモリアドレ
スは１番地となる。メモリ２は制御部７から入力される
アドレス信号に対応するメモリアドレスへ、AD変換部１
から入力されるデジタル信号を前記書込み信号のタイミ
ングに従って書込むつまり記憶する。結局、最初にAD変
換されたデジタル信号がメモリ２のメモリアドレス“0"
番地へ記憶されることになる。制御部７は出力するアド
レス信号の示すメモリアドレスがメモリ２の記憶可能な
メモリアドレスの最大値よりも大きくなった時にAD変換
終了の即ちAD変換の為のクロック発生停止信号を出力す
るが、アドレス信号の示すメモリアドレスがメモリ２の
記憶可能なメモリアドレスの最大値よりも大きくない時
は、上述の動作をくり返す。第１のクロック発生部４
は、前記AD変換の為のクロック発生停止信号が入力され
ると前記AD変換クロックの出力を停止する。以上の動作
によって、AD変換開始後にAD変換部１へ入力されたアナ
ログ信号は第１のクロック発生部４から出力されるAD変
換クロック信号の周期毎のデジタル信号としてメモリ２
のメモリアドレス“0"番地から順次に記憶可能なメモリ
アドレス全てに記憶されることになる。First, when the input unit 8 is instructed to perform AD conversion, that is, recording, the input unit 8 outputs a signal instructing the control unit 7 to start AD conversion.
The control unit 7 outputs a clock generation start signal for AD conversion to the first clock generation unit 4 and outputs an address signal indicating the memory address “0” (zero) to the memory 2.
After the clock generation start signal for the AD conversion is input, the first clock generation unit 4 outputs an AD conversion clock signal of a constant cycle, so-called sampling clock, to the AD conversion unit 1 and the control unit 7. The AD conversion unit 1 converts an input analog signal into a digital signal at each sampling clock, but is generally made up of a low pass filter, a sample hold, and an AD converter for satisfying the sampling theorem. Each time the AD conversion clock signal is input, the AD conversion unit 1 converts the input analog signal into a digital signal and outputs it to the memory 2. On the other hand, when the AD conversion clock signal is input, the controller 7 receives the memory 2
After outputting the write signal to, an address signal for increasing the memory address by 1 is output. That is, the memory address is the first address. The memory 2 stores the memory address corresponding to the address signal input from the control unit 7 into the AD conversion unit 1
The digital signal input from is written or stored according to the timing of the write signal. After all, the first digital signal converted from AD is the memory address “0” of the memory 2.
It will be stored in the address. The control unit 7 outputs a clock generation stop signal for AD conversion completion, that is, AD conversion when the memory address indicated by the output address signal becomes larger than the maximum memory address storable in the memory 2. When the memory address indicated by the signal is not larger than the maximum storable memory address of the memory 2, the above operation is repeated. First clock generator 4
Stops the output of the AD conversion clock when the clock generation stop signal for the AD conversion is input. By the above operation, the analog signal input to the AD conversion unit 1 after the AD conversion is started is stored in the memory 2 as a digital signal for each cycle of the AD conversion clock signal output from the first clock generation unit 4.
The memory addresses are sequentially stored from the memory address "0" of the memory.
次に、入力部８にDA変換即ち出力楽音を指示すると、入
力部８は制御部７へ指示された出力楽音の音高と強弱
（以下タッチと呼ぶ）に関する楽音情報信号を出力す
る。制御部７は前記楽音情報信号が入力されると、第２
のクロック発生部５へ前記指示された出力楽音の音高に
比例した時間周期のクロック信号を発生する為の時間周
期信号とDA変換の為のクロック発生開始信号を出力する
と共に、メモリ２へメモリアドレス“0"番地を示すアド
レス信号を出力し、乗算器６へ前記指示された出力楽音
のタッチに対応した乗数値を出力する。第２のクロック
発生部５は前記DA変換の為のクロック発生信号が入力さ
れた後に、前記時間周期信号に従った時間周期のDA変換
クロック信号いわゆるサンプリングクロックを制御部７
とDA変換部３へ出力する。Next, when DA conversion, that is, an output musical tone is instructed to the input unit 8, the input unit 8 outputs a musical tone information signal regarding the pitch and strength (hereinafter referred to as touch) of the instructed output musical tone. When the musical tone information signal is inputted, the control unit 7
The clock generation unit 5 outputs a time period signal for generating a clock signal having a time period proportional to the pitch of the instructed output musical tone and a clock generation start signal for DA conversion, and stores it in the memory 2. An address signal indicating the address "0" is output, and a multiplier value corresponding to the touch of the instructed output tone is output to the multiplier 6. After the clock generation signal for the DA conversion is input, the second clock generation unit 5 outputs the DA conversion clock signal of a time period according to the time period signal, that is, a so-called sampling clock, to the control unit 7.
And output to the DA converter 3.
制御部７は前記DA変換クロック信号が入力されると、メ
モリ２へ読出し信号を出力した後に前記メモリアドレス
を１だけ増加するアドレス信号を出力する。即ちメモリ
アドレスは１番地となる。メモリ２は制御部７から入力
されるアドレス信号に対応するメモリアドレスにあるデ
ジタル信号を前記読出し信号のタイミングに従って読出
し、これを出力する。制御部７は出力するアドレス信号
の示すメモリアドレスがメモリ２の記憶可能なメモリア
ドレスの最大値よりも大きくなった時にDA変換終了の即
ちDA変換の為のクロック発生停止信号を出力するが、ア
ドレス信号の示すメモリアドレスがメモリ２の記憶可能
なメモリアドレスの最大値よりも大きくない時は、上述
の動作をくり返す。When the DA conversion clock signal is input, the control unit 7 outputs a read signal to the memory 2 and then outputs an address signal that increments the memory address by one. That is, the memory address is the first address. The memory 2 reads the digital signal at the memory address corresponding to the address signal input from the control unit 7 according to the timing of the read signal and outputs it. When the memory address indicated by the output address signal becomes larger than the maximum storable memory address of the memory 2, the control unit 7 outputs the clock generation stop signal for ending the DA conversion, that is, the DA conversion. When the memory address indicated by the signal is not larger than the maximum storable memory address of the memory 2, the above operation is repeated.
一方、メモリ２から出力されたデジタル信号は、乗算器
６において前記指示された出力楽音のタッチに対応した
乗数値と乗算された後にDA変換部３へ出力される。乗算
器６も前記DA変換クロック信号のタイミング毎に動作す
るものとする。On the other hand, the digital signal output from the memory 2 is multiplied by a multiplier value corresponding to the touch of the output musical tone instructed in the multiplier 6, and then output to the DA conversion unit 3. The multiplier 6 also operates at each timing of the DA conversion clock signal.
DA変換部３は一般にデジタル信号を保持するラッチとDA
変換器と折り返し周波数成分を除去する低域通過フィル
タとから作られており、サンプリングクロック毎に更新
されたデジタル信号がラッチで保持され、保持されたデ
ジタル信号はDA変換器でアナログ信号に変換された後
に、低域通過フィルタで折り返し周波数成分が除去され
る。The DA conversion unit 3 generally includes a latch for holding a digital signal and a DA.
It is made up of a converter and a low-pass filter that removes aliasing frequency components.The digital signal updated every sampling clock is held by the latch, and the held digital signal is converted to an analog signal by the DA converter. After that, the aliasing frequency component is removed by the low pass filter.
DA変換部３は乗算器６から出力されたデジタル信号を前
記DA変換クロック信号に従ったタイミングでアナログ信
号に変換して楽音信号として出力する。The DA converter 3 converts the digital signal output from the multiplier 6 into an analog signal at a timing according to the DA conversion clock signal and outputs the analog signal as a tone signal.
第２のクロック発生部５は前記DA変換の為のクロック停
止信号が入力されると前記DA変換クロックの出力を停止
する。以上の動作によって、DA変換開始後、メモリ２に
記憶されたデジタル信号はメモリアドレス“0"番地に記
憶されたデジタル信号から順次に全て、第２のクロック
発生部５から出力されるDA変換クロック信号の周期毎に
出力された後に乗算器６でタッチに応じた乗算を施され
て、DA変換部３でアナログ信号即ち楽音信号として出力
されることになる。The second clock generator 5 stops the output of the DA conversion clock when the clock stop signal for the DA conversion is input. By the above operation, after the DA conversion is started, all the digital signals stored in the memory 2 are sequentially output from the second clock generator 5 from the digital signal stored in the memory address “0”. After being output in each signal cycle, the multiplier 6 performs multiplication according to the touch, and the DA converter 3 outputs the analog signal, that is, a tone signal.
以上のDA変換動作中において、入力部８へ楽音出力の停
止が指示されると、入力部８は楽音出力停止信号を制御
部７へ出力する。制御部７は前記楽音出力停止信号が入
力されると、前記DA変換の為のクロック発生停止信号を
出力し、DA変換を終了する。During the above DA conversion operation, when the input section 8 is instructed to stop the musical sound output, the input section 8 outputs a musical sound output stop signal to the control section 7. When the musical sound output stop signal is input, the control unit 7 outputs the clock generation stop signal for the DA conversion, and ends the DA conversion.
発明が解決しようとする問題点 しかしながら、上記のような構成では、録音する入力の
アナログ信号を音質の異なる楽音として出力させたい時
にはDA変換部３から出力されるアナログ信号あるいはDA
変換部３へ入力されるデジタル信号に対して、さらにフ
ィルタリング処理を付加しなければならない。また、録
音する入力のアナログ信号を有限の語長からなるデジタ
ル信号に変換するので、アナログ信号のピーク値に合わ
せてAD変換を実施しても、得られる有限語長のデジタル
信号のビットの使用効率が非常に悪くなるために、必要
以上の語長のデジタル信号により電子楽器を構成する必
要があった。Problems to be Solved by the Invention However, with the above-described configuration, when it is desired to output an analog signal of an input to be recorded as a musical sound having a different sound quality, the analog signal output from the DA converter 3 or the DA signal is output.
Filtering processing must be added to the digital signal input to the conversion unit 3. In addition, since the input analog signal to be recorded is converted into a digital signal with a finite word length, even if AD conversion is performed according to the peak value of the analog signal, the bit of the finite word length digital signal obtained can be used. Since the efficiency is very poor, it is necessary to construct an electronic musical instrument with a digital signal having an unnecessarily long word length.
本発明は上記問題点に鑑みて、簡単な構成により、音質
の加工と有限語長のデジタル信号のビット使用効率を高
めて相対的にSN比（信号／雑音比）を高めることのでき
る電子楽器を提供するものである。In view of the above problems, the present invention is an electronic musical instrument capable of relatively improving the SN ratio (signal / noise ratio) by processing the sound quality and increasing the bit usage efficiency of a digital signal of finite word length with a simple configuration. Is provided.
問題点を解決するための手段 この目的を達成するために本発明の電子楽器は、入力信
号に従って語長ｎビットのデジタル信号を出力する信号
入力部と、 信号の圧縮特性と音色加工特性とを有するテーブルによ
りテーブルルックアップ変換（以下、数値変換）によっ
て前記語長ｎビットのデジタル信号を語長ｍビット（ｎ
＞ｍ）のデジタル信号に変換する信号加工部と、 前記語長ｍビットのデジタル信号を記憶するメモリと、 前記信号加工部における変換特性を指示入力する信号加
工指示入力部と、 前記メモリに記憶した語長ｍビットのデジタル信号をア
ナログ信号に変換するDA変換部とから構成される。Means for Solving the Problems To achieve this object, an electronic musical instrument of the present invention comprises a signal input section for outputting a digital signal having a word length of n bits in accordance with an input signal, a signal compression characteristic and a tone color processing characteristic. A table having a word length of n bits is used to convert the digital signal having a word length of n bits to a word length of m bits (n
> M) a signal processing unit for converting into a digital signal, a memory for storing the word-length m-bit digital signal, a signal processing instruction input unit for inputting conversion characteristics in the signal processing unit, and a memory for storing in the memory. And a DA converter that converts a digital signal having a word length of m bits into an analog signal.
作用 この構成によって、信号入力部は入力される信号に従っ
て語長ｎビットのデジタル信号を出力する。前記語長が
ｎビットのデジタル信号は信号加工部において語長がｍ
ビットからなるデジタル信号に変換されて出力される
が、この変換は信号加工指示入力部からの入力に対応し
た数値変換として為される。但し、ｎ＞ｍとする。信号
加工部から出力された前記ｍビットのデジタル信号はメ
モリに書込まれる。Operation With this configuration, the signal input unit outputs a digital signal having a word length of n bits according to the input signal. The digital signal having a word length of n bits has a word length of m in the signal processing unit.
The signal is converted into a digital signal composed of bits and is output. This conversion is performed as a numerical conversion corresponding to the input from the signal processing instruction input unit. However, n> m. The m-bit digital signal output from the signal processing unit is written in the memory.
メモリに記憶された語長ｍビットのデジタル信号は、所
望の音高に対応するクロックに従ってDA変換部において
デジタル信号からアナログ信号に変換されて所望の音と
して出力される。The m-bit digital signal stored in the memory is converted from a digital signal to an analog signal in the DA converter according to the clock corresponding to the desired pitch, and is output as the desired sound.
以上において信号加工部では、信号加工指示入力部から
指示される所望の特性に従った変換が為されるので、AD
変換部から出力される語長ｎビットのデジタル信号に対
して、語長ｍビットにおいて相対的にSN比を向上させ
る、あるいは、音質を加工する為の変換処理が為された
語長ｍビットのデジタルデータが得られることとなる。In the above, the signal processing unit performs conversion according to the desired characteristics instructed from the signal processing instruction input unit, so
A m-bit word-length m-bit digital signal output from the conversion unit is subjected to conversion processing to improve the signal-to-noise ratio or to process the sound quality relative to the m-bit word length. Digital data will be obtained.
実施例 以下、本発明の一実施例について、図面を参照しながら
説明する。Embodiment One embodiment of the present invention will be described below with reference to the drawings.
第１図は本発明の一実施例における電子楽器の構成を示
すものである。第１図において、10はSN比の向上又は音
質の加工の指示入力に対応する数値変換を指示出力する
信号加工指示入力部、11はAD変換部12から出力される語
長ｎビットからなるデジタル信号を信号加工指示入力部
10から出力される数値変換の指示に対応して語長ｍビッ
トからなるデジタル信号へ、第１のクロック発生部104
から出力されるクロック信号のタイミングで変換する信
号加工部、12はｎビットからなる語長のデジタル信号を
出力するAD変換部である。なお、２はメモリ、３はDA変
換部、４と５は第１と第２クロック発生部、７は制御
部、８は入力部で、これらは従来例の構成と同じもので
ある。FIG. 1 shows the structure of an electronic musical instrument according to an embodiment of the present invention. In FIG. 1, 10 is a signal processing instruction input unit for instructing and outputting numerical conversion corresponding to an instruction input for improving the SN ratio or processing of sound quality, and 11 is a digital signal output from the AD converting unit 12 and having a word length of n bits. Signal processing instruction input section
In response to the numerical conversion instruction output from 10, the first clock generation unit 104 converts the digital signal having a word length of m bits into a digital signal.
A signal processing unit for converting at a timing of a clock signal output from the device, and an AD conversion unit 12 for outputting a digital signal having a word length of n bits. Reference numeral 2 is a memory, 3 is a DA converter, 4 and 5 are first and second clock generators, 7 is a control unit, and 8 is an input unit, which have the same configurations as those of the conventional example.
以上のように構成された一実施例について、以下にその
動作について説明する。The operation of the embodiment configured as described above will be described below.
まず、信号加工指示入力部10へ所望の入出力特性を入力
する。入力形態としては様々な形態が考えられるが、本
実施例においては入出力特性を折れ線近似として数値入
力するものとする。例えば第２図のような入出力特性も
入力するには、開始座標と折れ点座標とをそれぞれ、
（−N,−Ｍ）と（Ｎ−1,M−１）とに入力する。原点を
折れ点として（−N,−Ｍ），（0,0），（Ｎ−1,M−１）
として入力しても同じ特性を得ることになる。このよう
な信号加工指示入力部10としては例えばキーボード（端
末）を用いることができる。ここで、ＮとＭとは予じめ
定められた定数であり、信号加工部11への入力と出力の
デジタル信号の語長がそれぞれｎビットとｍビットから
なり、数値を２の補数表示するものとした時には次のよ
うな関係式となる。First, desired input / output characteristics are input to the signal processing instruction input unit 10. Although various forms can be considered as the input form, in the present embodiment, the input / output characteristics are numerically input as a polygonal line approximation. For example, to input the input / output characteristics as shown in FIG. 2, the start coordinate and the break point coordinate are respectively set.
Input to (-N, -M) and (N-1, M-1). The origin is the break point (-N, -M), (0,0), (N-1, M-1)
You can get the same characteristics by typing as. As such a signal processing instruction input unit 10, for example, a keyboard (terminal) can be used. Here, N and M are predetermined constants, the word lengths of the input and output digital signals to the signal processing unit 11 are n bits and m bits, respectively, and the numerical value is displayed in 2's complement. When it is assumed, it becomes the following relational expression.
信号加工指示入力部10は、入力された座標を出力する。
信号加工部11は信号加工指示入力部10から出力された座
標に対応した数値変換処理を入力されたｎビットからな
る語長のデジタル信号をｍビットからなる語長のデジタ
ル信号に変換するように施こす。例えば、入力された開
始座標と折れ点座標とを順次直線補間することにより入
力されるｎビットからなる語長のデジタル信号が表現で
きる数値範囲、即ち−N,−（Ｎ−１），−（Ｎ−２），
……，（Ｎ−２），（Ｎ−１）の各数値に対して、各々
に対応して出力されるｍビットからなる語長のデジタル
信号で求める。直線補間は次のようにして実現できる。
まず、直線補間すべき２つの座標を（x1，y1）と（x2，
y2）として次式を得る。 The signal processing instruction input unit 10 outputs the input coordinates.
The signal processing unit 11 converts the input n-bit word length digital signal into the m-bit word length digital signal by performing the numerical conversion processing corresponding to the coordinates output from the signal processing instruction input unit 10. Give. For example, a numerical range in which a digital signal having a word length of n bits, which is input by linearly interpolating the input start coordinates and break point coordinates, can be expressed, that is, -N,-(N-1),-( N-2),
.., (N-2), and (N-1) are calculated by a digital signal having a word length of m bits output corresponding to each numerical value. Linear interpolation can be realized as follows.
First, the two coordinates to be linearly interpolated are (x 1 , y 1 ) and (x 2 ,
We obtain the following equation as y 2 ).
但し、ａとｂとは未知数とする。 However, a and b are unknown numbers.
（２）式よりａとｂとは次のように決定される。From equation (2), a and b are determined as follows.
但し、x1＝x2の時は次式の（４）式で表わされる。 However, when x 1 = x 2 , it is represented by the following equation (4).
従って、直線補間を実施する次式を得る。 Therefore, we obtain the following equation that implements linear interpolation.
ｙ≒ax＋ｂ ……（５） 但し、ｘは入力数値、ｙは出力数値であり共に整数値と
する。y≈ax + b (5) However, x is an input numerical value and y is an output numerical value, both of which are integer values.
（５）式において、入力数値ｘの値をx1からx2までの整
数値として変化させて、出力数値ｙを得るようにする。In the equation (5), the value of the input numerical value x is changed as an integer value from x 1 to x 2 to obtain the output numerical value y.
信号加工部11は、入力されるｎビットからなる語長のデ
ジタル信号の数値を前記入力数値ｘとして、（５）式に
従ってｍビットからなる語長のデジタル信号即ち前記出
力数値ｙを算出する。しかしながら、入力されるデジタ
ル信号に対して遂次上述のような演算処理を施こすには
演算処理時間を要するので、座標が入力された時に予じ
め上述のような直線補間の演算処理を施こした入出力特
性の算出結果を表として貯えておき、入力されるデジタ
ル信号の数値に対応してその表を参照するだけで出力数
値が決定できるいわゆるテーブルルックアップ方式とす
る方が好ましい。又、信号加工部11は以上のような信号
変換処理動作を入力される各々のデジタル信号に対して
遂次、第１のクロック発生部４から供給されりるAD変換
クロックのタイミングに従って実施するものとする。The signal processing unit 11 calculates the m-bit word-length digital signal, that is, the output numerical value y according to the equation (5), using the input numerical value of the word-length digital signal of n bits as the input numerical value x. However, since it takes a calculation processing time to successively perform the calculation processing as described above on the input digital signal, the calculation processing of the linear interpolation as described above is performed in advance when the coordinates are input. It is preferable to use a so-called table lookup method in which the calculation result of the input / output characteristics is stored as a table and the output numerical value can be determined only by referring to the table corresponding to the numerical value of the input digital signal. Further, the signal processing unit 11 sequentially performs the above-described signal conversion processing operation on each input digital signal in accordance with the timing of the AD conversion clock supplied from the first clock generation unit 4. And
以上のように動作する信号加工部11に対して、従来例と
同じ構成と動作によって、その語長だけが異なるAD変換
部12から出力されるｎビットからなる語長のデジタル信
号が入力されるので、メモリ２へ入力されるｍビットか
らなる語長のデジタル信号は信号加工部11で信号加工処
理を施こされたものとなる。With the same configuration and operation as the conventional example, the signal processing unit 11 that operates as described above receives the n-bit word-length digital signal output from the AD conversion unit 12 that differs only in the word length. Therefore, the word-length digital signal composed of m bits input to the memory 2 is the signal processed by the signal processing unit 11.
第２図に示すような直線的な入出力特性を持つ信号加工
部11は単純に語長ｎビットのデジタル信号を語長ｍビッ
トのデジタル信号に線形圧縮することとなるので、メモ
リ２の記憶語長をｍとして１語あたり（ｎ−ｍ）ビット
だけメモリを減らせるがSN比は6dB落ちることとなり、
音質加工も為されない。The signal processing unit 11 having a linear input / output characteristic as shown in FIG. 2 simply linearly compresses a word-length n-bit digital signal into a word-length m-bit digital signal. The memory can be reduced by (nm) bits per word with the word length as m, but the S / N ratio drops by 6 dB,
No sound quality processing is done.
第３図に示すような折れ線的な入出力特性を持つ信号加
工部11は比線形圧縮により語長ｍビットからなるデジタ
ル信号のビット使用効率を高めて相対的にSN比を向上さ
せる。The signal processing unit 11 having a polygonal input / output characteristic as shown in FIG. 3 increases the bit use efficiency of a digital signal having a word length of m bits by relative linear compression and relatively improves the SN ratio.
第４図に示すような不連続な入出力特性を持つ信号加工
部11は音質加工の一例を実施する。The signal processing unit 11 having discontinuous input / output characteristics as shown in FIG. 4 carries out an example of sound quality processing.
第５図に示すような入出力特性を持つ信号加工部11は第
３図と第４図との入出力特性を同時に実施する。The signal processing section 11 having the input / output characteristics as shown in FIG. 5 simultaneously implements the input / output characteristics shown in FIGS. 3 and 4.
なお、以上において、信号加工部11の入出力特性は、折
れ線近似として、折れ点座標入力とそれらの直線補間に
よるものとしたが、入出力特性の決定方法はこれに限定
されるものでなく、折れ線でなく曲線とするあるいは全
座標空間の対応関係を指示入力する等が可能であること
を付け加えておく。In the above, the input / output characteristic of the signal processing unit 11 is, as the polygonal line approximation, based on polygonal coordinate input and linear interpolation thereof, but the method for determining the input / output characteristic is not limited to this. It should be added that it is possible to use a curved line instead of a polygonal line, or to specify and input the correspondence of all coordinate spaces.
以上のように本実施例によれば、メモリ２に格納するｍ
ビットからなる語長のデジタル信号よりも語長の大きな
ｎビットのデジタル信号をAD変換部12で得ておいて、こ
れをｍビットの語長のデジタル信号に非線形圧縮するの
で、同じｍビットの語長のデジタル信号を格納するメモ
リ２を用いた従来例よりもSN比を向上できる。又、折れ
線近似による任意の入出力特性を信号加工部11に付与で
きるので、任意な音質加工を実現することも可能とな
る。さらに、SN比向上と任意な音質加工との入出力特性
を合成した入出力特性を信号加工部11に付与することに
より、これらを同時に実現できる。As described above, according to this embodiment, m stored in the memory 2
Since the AD conversion unit 12 obtains an n-bit digital signal having a larger word length than the word-length digital signal made up of bits and nonlinearly compresses this into an m-bit word-length digital signal, the same m-bit The SN ratio can be improved as compared with the conventional example using the memory 2 which stores a word-length digital signal. Further, since it is possible to give an arbitrary input / output characteristic by the line approximation to the signal processing unit 11, it is possible to realize arbitrary sound quality processing. Furthermore, by giving the signal processing section 11 an input / output characteristic that combines the input / output characteristics of the improvement of the SN ratio and the arbitrary sound quality processing, these can be realized at the same time.
さらに、信号加工を数値変換として処理するので簡単に
低価格で信号加工を実現できる。Further, since the signal processing is processed as a numerical conversion, the signal processing can be easily realized at a low price.
なお、第３図に示すような入出力特性の非線型圧縮によ
るSN比の向上は、特にピアノやシンバル等のパーカッシ
ブ音と呼ばれる楽音時間波形のピーク性の高い音に有効
であることをつけ加えておく。It should be noted that the improvement of the SN ratio by the non-linear compression of the input / output characteristics as shown in FIG. 3 is particularly effective for the sound with high peak of the musical time waveform called percussive sound such as piano and cymbal. deep.
発明の効果 本発明は、メモリに記憶するデジタル信号の語長ｍビッ
トよりも大きな語長ｎビットのデジタル信号を信号入力
部から出力し、メモリに記憶するデジタル信号へ信号加
工をする為の信号加工指示入力部と信号加工部とを設け
ることにより、任意な信号加工を可能としたのでSN比向
上又は音質加工を各々、あるいは同時に実現できる即ち
SN比向上又は音質加工を実現する為のコストアップを小
さくすることが可能となる。EFFECTS OF THE INVENTION The present invention outputs a digital signal having a word length of n bits, which is larger than the word length of m bits of a digital signal stored in a memory, from a signal input unit, and a signal for processing the digital signal stored in the memory. By providing the processing instruction input section and the signal processing section, it is possible to perform arbitrary signal processing, so that it is possible to improve the SN ratio or realize sound quality processing individually or simultaneously.
It is possible to reduce the cost increase for improving the SN ratio or realizing sound quality processing.
第１図は本発明の一実施例における電子楽器のブロック
図、第２図〜第５図はこの発明に係る信号加工部の例示
的入出力特性図、第６図は従来技術における電子楽器の
ブロック図である。 ２……メモリ、10……信号加工指示入力部、11……信号
加工部、12……AD変換部。FIG. 1 is a block diagram of an electronic musical instrument according to an embodiment of the present invention, FIGS. 2 to 5 are exemplary input / output characteristic diagrams of a signal processing unit according to the present invention, and FIG. It is a block diagram. 2 ... Memory, 10 ... Signal processing instruction input section, 11 ... Signal processing section, 12 ... AD conversion section.
Claims (1)
信号を出力する信号入力部と、 前記語長ｎビットのデジタル信号を語長ｍビット（ｎ＞
ｍ）のデジタル信号に変換する信号加工部と、 前記語長ｍビットのデジタル信号を記憶するメモリと、 前記信号加工部における変換特性を指示入力する信号加
工指示入力部と、 前記メモリに記憶した語長ｍビットのデジタル信号をア
ナログ信号に変換するDA変換部とから構成され、前記信
号加工部における信号の加工処理は圧縮特性と音色加工
特性とを示す変換特性を有するテーブルによるテーブル
ルックアップ変換（数値変換）であることを特徴とする
電子楽器。1. A signal input unit for outputting a digital signal having a word length of n bits in accordance with an input signal, and a digital signal having a word length of n bits for word length m bits (n>
m) a signal processing unit for converting into a digital signal, a memory for storing the word-length m-bit digital signal, a signal processing instruction input unit for inputting conversion characteristics in the signal processing unit, and a memory for storing in the memory. A table look-up conversion by a table having a conversion characteristic indicating a compression characteristic and a tone color processing characteristic, which is composed of a DA conversion section for converting a digital signal having a word length of m bits into an analog signal. An electronic musical instrument characterized by being (numerical conversion).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60258965A JPH0782337B2 (en) | 1985-11-19 | 1985-11-19 | Electronic musical instrument |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60258965A JPH0782337B2 (en) | 1985-11-19 | 1985-11-19 | Electronic musical instrument |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62118393A JPS62118393A (en) | 1987-05-29 |
| JPH0782337B2 true JPH0782337B2 (en) | 1995-09-06 |
Family
ID=17327479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60258965A Expired - Lifetime JPH0782337B2 (en) | 1985-11-19 | 1985-11-19 | Electronic musical instrument |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0782337B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6456791A (en) * | 1987-08-28 | 1989-03-03 | Japan Synthetic Rubber Co Ltd | Slurry composition of solid fuel |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51130211A (en) * | 1975-05-06 | 1976-11-12 | Ikuo Tagusari | Musical sound synthesizer |
| JPS56168448A (en) * | 1980-05-29 | 1981-12-24 | Victor Co Of Japan Ltd | Digital signal transmitting system |
| JPS5911027A (en) * | 1982-07-10 | 1984-01-20 | Fujitsu Ltd | Adaptive differential pcm system |
| JPS59131226A (en) * | 1983-01-17 | 1984-07-28 | Oki Electric Ind Co Ltd | Adaptive quantizer |
-
1985
- 1985-11-19 JP JP60258965A patent/JPH0782337B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51130211A (en) * | 1975-05-06 | 1976-11-12 | Ikuo Tagusari | Musical sound synthesizer |
| JPS56168448A (en) * | 1980-05-29 | 1981-12-24 | Victor Co Of Japan Ltd | Digital signal transmitting system |
| JPS5911027A (en) * | 1982-07-10 | 1984-01-20 | Fujitsu Ltd | Adaptive differential pcm system |
| JPS59131226A (en) * | 1983-01-17 | 1984-07-28 | Oki Electric Ind Co Ltd | Adaptive quantizer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62118393A (en) | 1987-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0642148B2 (en) | Music signal processor | |
| JPH0782337B2 (en) | Electronic musical instrument | |
| JPH0145078B2 (en) | ||
| JP3527396B2 (en) | Waveform recording device and waveform reproducing device | |
| JPH0782338B2 (en) | Electronic musical instrument | |
| JPS5975294A (en) | Music tone synthesizer | |
| JP2712200B2 (en) | Electronic musical instrument | |
| JP2705063B2 (en) | Music signal generator | |
| JP2712199B2 (en) | Electronic musical instrument | |
| JP2576614B2 (en) | Processing equipment | |
| JP2790160B2 (en) | Waveform generation device and waveform storage device | |
| JPH043556B2 (en) | ||
| JPH0760311B2 (en) | Electronic musical instrument | |
| JP2900076B2 (en) | Waveform generator | |
| JP2993344B2 (en) | Waveform generation device, waveform storage device, waveform generation bubble, and waveform storage method | |
| JP2784399B2 (en) | Tone generator | |
| JP2594782B2 (en) | Electronic musical instrument | |
| JP3116381B2 (en) | Musical sound compression method | |
| JP2800623B2 (en) | Coefficient storage method and musical tone waveform generator | |
| JPH0560118B2 (en) | ||
| JPH07244487A (en) | Music signal generating device | |
| JP2900077B2 (en) | Waveform recording / playback method and waveform playback device | |
| KR950007857B1 (en) | Reverse sound generating device of electron musical instruments | |
| JPS62267798A (en) | Electronic musical instrument | |
| JP3651675B2 (en) | Electronic musical instruments |