JPH0781873B2 - Musical sound generator - Google Patents
Musical sound generatorInfo
- Publication number
- JPH0781873B2 JPH0781873B2 JP61287392A JP28739286A JPH0781873B2 JP H0781873 B2 JPH0781873 B2 JP H0781873B2 JP 61287392 A JP61287392 A JP 61287392A JP 28739286 A JP28739286 A JP 28739286A JP H0781873 B2 JPH0781873 B2 JP H0781873B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- integrating
- acceleration
- musical sound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、例えば、人間が右手を動かしたときの手の
速度、移動量等に基づいて楽音を制御する楽音発生装置
に関する。Description: TECHNICAL FIELD The present invention relates to a musical sound generating apparatus that controls musical sounds based on, for example, the speed and movement amount of a hand when a human moves his right hand.
［従来技術］ 近年、電子楽器等の演奏方法を豊富にするために、人間
の手や足の動きを検出し、これら人間の動作に基づいて
楽音を制御する楽音発生装置が作られている。[Prior Art] In recent years, in order to enrich the playing methods of electronic musical instruments and the like, there has been made a musical sound generating device which detects movements of human hands and feet and controls musical sounds based on these human movements.
［発明が解決しようとする課題］ ところで、人間の動きによって楽音を制御する場合、ど
のような楽音を発音しようとしているかは人間の動き始
めに顕著に現れる。言い換えると、動き始めは、人間の
意図（速く動かす、遅く動かす、大きく動かす、小さく
動かす等）が顕著に反映される期間である。しかしなが
ら、従来の楽音発生装置では、人の動き始めを検出し、
該動き始めの情報に基づいて楽音を制御するものはなか
った。この結果、従来の楽音発生装置では、人間の意図
を反映する楽音制御が極めて困難、またはそのような楽
音制御ができないという問題が生じた。[Problems to be Solved by the Invention] By the way, when a musical sound is controlled by the movement of a human, what kind of musical sound is to be pronounced becomes prominent at the beginning of the human movement. In other words, the movement start is a period in which the human intention (moving fast, moving slowly, moving largely, moving small, etc.) is significantly reflected. However, in the conventional musical sound generator, the movement start of a person is detected,
There was no control of the musical sound based on the information of the movement start. As a result, in the conventional tone generator, there is a problem that it is extremely difficult to control the tone reflecting the human intention, or such tone control cannot be performed.
そこでこの発明は、人間の意図に忠実な楽音制御ができ
る楽音発生装置を提供することを目的としている。Therefore, an object of the present invention is to provide a musical tone generating device capable of performing musical tone control faithful to a human intention.
［課題を解決するための手段］ この請求項１記載の発明は、加速度センサから出力され
る加速度情報を含む加速度信号を積分して速度情報を含
む速度信号に変換して出力する第１の積分手段と、前記
加速度信号の増加期間を検出する検出手段と、前記検出
手段によって検出された増加期間に基づいて前記第１の
積分手段の積分動作を制御する制御手段と、前記第１の
積分手段から出力された速度信号に基づき楽音を形成す
る楽音発生手段とを備えたことを特徴とする。[Means for Solving the Problem] The invention according to claim 1 is a first integration in which an acceleration signal including acceleration information output from an acceleration sensor is integrated and converted into a speed signal including speed information for output. Means, detecting means for detecting an increasing period of the acceleration signal, control means for controlling an integrating operation of the first integrating means based on the increasing period detected by the detecting means, and the first integrating means. And a tone generating means for forming a tone based on the speed signal output from the.
また、請求項２記載の発明は、請求項１記載の楽音発生
手段において、前記第１の積分手段が出力する速度信号
を積分して距離情報を含む距離信号に変換して出力する
第２の積分手段を有し、前記楽音発生手段は前記第１の
積分手段の出力および前記第２の積分手段の出力に基づ
いて、楽音を形成することを特徴とする。According to a second aspect of the present invention, in the musical tone generating means according to the first aspect, the second speed signal output from the first integrating means is integrated and converted into a distance signal including distance information and output. It is characterized in that it has an integrating means, and the musical sound generating means forms a musical sound based on the output of the first integrating means and the output of the second integrating means.
［作用］ 上記請求項１記載の構成によれば、検出手段によって検
出された加速度信号の増加期間において、制御手段は第
１の積分手段を制御し、第１の積分手段は加速度センサ
から出力される加速度情報を含む加速度信号を積分して
速度情報を含む速度信号に変換する。そして、楽音発生
手段は第１の積分手段から出力された速度信号に基づい
て楽音信号を発生する。[Operation] According to the configuration of the above-mentioned claim 1, the control means controls the first integration means, and the first integration means outputs from the acceleration sensor during the increasing period of the acceleration signal detected by the detection means. The acceleration signal containing the acceleration information is converted into a speed signal containing the speed information. Then, the musical sound generating means generates a musical sound signal based on the speed signal output from the first integrating means.
また、上記請求項２記載の構成によれば、請求項１記載
の楽音発生装置において、第２の積分手段は第１の積分
手段が出力する速度信号を積分して距離情報を含む距離
信号に変換し、楽音発生手段はその距離信号に基づいて
楽音信号を発生する。According to the configuration of claim 2, in the tone generating device of claim 1, the second integrating means integrates the speed signal output from the first integrating means into a distance signal including distance information. After conversion, the musical tone generating means generates a musical tone signal based on the distance signal.
［実施例］ 以下、図面を参照して、この発明の一実施例について説
明する。[Embodiment] An embodiment of the present invention will be described below with reference to the drawings.
第１図は、この発明の一実施例の構成の一部を示すブロ
ック図である。この図に示す実施例は、加速度センサか
ら供給される出力信号を積分することで被測定物の速度
や移動距離に応じた信号を出力する回路である。FIG. 1 is a block diagram showing a part of the configuration of an embodiment of the present invention. The embodiment shown in this figure is a circuit that outputs a signal according to the speed and movement distance of the object to be measured by integrating the output signal supplied from the acceleration sensor.
第１図において、１は加速度センサSa（圧電型等）から
出力される加速度信号AIが供給される入力端子である。In FIG. 1, reference numeral 1 is an input terminal to which an acceleration signal AI output from an acceleration sensor Sa (piezoelectric type or the like) is supplied.
３は演算増幅器であり、この演算増幅器３の反転入力端
と入力端子１との間には抵抗４が介挿され、また、この
反転入力端と演算増幅器３の出力端との間にはコンデン
サ５が介挿されている。演算増幅器３は、非反転入力端
が接地されており、その出力端が抵抗11を介して演算増
幅器９の反転入力端に接続されるとともに端子７に接続
されている。上記した演算増幅器３、抵抗４およびコン
デンサ５は積分回路２（第１の積分手段）を構成してい
る。また、コンデンサ５の両端には、リードリレー６
（制御手段）の接点部が並列に接続されている。Reference numeral 3 denotes an operational amplifier, a resistor 4 is interposed between the inverting input terminal of the operational amplifier 3 and the input terminal 1, and a capacitor is provided between the inverting input terminal and the output terminal of the operational amplifier 3. 5 is inserted. The non-inverting input terminal of the operational amplifier 3 is grounded, and its output terminal is connected to the inverting input terminal of the operational amplifier 9 via the resistor 11 and the terminal 7. The operational amplifier 3, the resistor 4, and the capacitor 5 described above constitute an integrating circuit 2 (first integrating means). In addition, a reed relay 6 is provided on both ends of the capacitor 5.
The contact parts of (control means) are connected in parallel.
次に、８は、演算増幅器９、抵抗11およびコンデンサ12
とから成る積分回路であり、前述した積分回路２と同様
の回路構成をなしている。この積分回路８（第２の積分
手段）の出力端は端子14に接続されている。また、コン
デンサ12の両端にリードリレー13の接点部が並列に接続
されている。このリードリレー13と前記したリードリレ
ー６の各リレーコイルの一端は遅延回路22（制御手段）
の出力端に接続されており、他端は接地されている。な
お、リードリレー６および13に代えて半導体スイッチを
用いてもよい。Next, 8 is an operational amplifier 9, a resistor 11 and a capacitor 12
And has a circuit configuration similar to that of the above-described integrating circuit 2. The output terminal of the integrating circuit 8 (second integrating means) is connected to the terminal 14. Further, the contact portions of the reed relay 13 are connected in parallel to both ends of the capacitor 12. One end of each relay coil of the reed relay 13 and the reed relay 6 is provided with a delay circuit 22 (control means).
Is connected to the output end and the other end is grounded. A semiconductor switch may be used instead of the reed relays 6 and 13.
上記した積分回路２および８はデータ変換部CHNを構成
する。The integrating circuits 2 and 8 described above form a data conversion unit CHN.
次に、17は比較器であり、この比較器17は非反転入力端
が抵抗18を介して入力端子１に接続され、反転入力端が
コンデンサ20を介して接地されるとともに抵抗19を介し
て入力端子１に接続されている。この場合、抵抗19、コ
ンデンサ20は積分回路を構成し、加速度信号AIを遅延し
て信号AIdを作成する。比較器17の出力端は、フリップ
フロップ21の入力端Ｔに接続されるとともに遅延回路22
の入力端に接続されている。Next, 17 is a comparator, the non-inverting input terminal of which is connected to the input terminal 1 through the resistor 18, the inverting input terminal of which is grounded through the capacitor 20 and the resistor 19 It is connected to the input terminal 1. In this case, the resistor 19 and the capacitor 20 form an integrating circuit and delay the acceleration signal AI to create the signal AId. The output terminal of the comparator 17 is connected to the input terminal T of the flip-flop 21 and the delay circuit 22.
Is connected to the input end of.
上記した比較器17、抵抗18、19およびコンデンサ20は位
相シフト／ピーク検波回路16（検出手段）を構成する。The above-mentioned comparator 17, resistors 18 and 19, and capacitor 20 constitute a phase shift / peak detection circuit 16 (detection means).
この位相シフト／ピーク検波回路16は、入力端子１に供
給された加速度信号AIと、この加速度信号AIを遅延した
信号AIdとを比較して、この比較結果に対応するパルス
信号を出力するものである。例えば、第２図（イ）で示
すように時刻t0にて入力端子１に加速度信号AIが供給さ
れると、この加速度信号AIは、抵抗18と介して比較器17
の非反転入力端に供給されるとともに、抵抗器19とコン
デンサ20とから成る積分回路によって遅延され、信号AI
dとなって比較器17の反転入力端に供給される。この結
果、加速度信号AIと信号AIdとが比較器17により比較さ
れ、加速度信号AIが信号AIdより大となる時刻t0からt1
までの間、"1"信号になる。この場合、時刻t1は図に示
すように、加速度信号AIのピーク時に極めて近接した時
刻である。すなわち、信号AIdは加速度信号AIの遅延信
号であるから、信号AIdが加速度信号AIより大となるの
は加速度信号AIのピーク時より遅れた時刻となるが、信
号AIdの遅延時間を小さく適切に選ぶことにより、信号A
Idが信号AIより大となる時刻を加速度信号AIのピーク時
にほぼ等しくすることができる。The phase shift / peak detection circuit 16 compares the acceleration signal AI supplied to the input terminal 1 with a signal AId obtained by delaying the acceleration signal AI and outputs a pulse signal corresponding to the comparison result. is there. For example, as shown in FIG. 2A, when the acceleration signal AI is supplied to the input terminal 1 at time t 0 , the acceleration signal AI is supplied to the comparator 17 via the resistor 18.
The signal AI is supplied to the non-inverting input terminal and delayed by an integrating circuit consisting of a resistor 19 and a capacitor 20.
It becomes d and is supplied to the inverting input terminal of the comparator 17. As a result, the acceleration signal AI and the signal AId are compared by the comparator 17, and the acceleration signal AI becomes larger than the signal AId from time t 0 to t 1
Until then, it becomes a "1" signal. In this case, the time t 1 is a time very close to the peak of the acceleration signal AI as shown in the figure. That is, since the signal AId is a delay signal of the acceleration signal AI, the signal AId becomes larger than the acceleration signal AI at a time later than the peak time of the acceleration signal AI, but the delay time of the signal AId is small and appropriate. By choosing signal A
The time when Id becomes larger than the signal AI can be made almost equal at the peak of the acceleration signal AI.
このようにして、加速度信号AIの立上がりからその振幅
が最大となる間において第２図（ロ）で示す比較器17の
出力信号Ｕが“1"に立上がる。In this way, the output signal U of the comparator 17 shown in FIG. 2 (b) rises to "1" between the rising of the acceleration signal AI and its maximum amplitude.
次に、フリップフロップ21は、入力信号が立下がる毎に
出力が反転するものである。このフリップフロップ21
は、その出力端Ｑが端子23に接続され、リセット入力端
Ｒが端子24に接続されている。この場合、フリップフロ
ップ21の出力端Ｑから出力される信号IRは外部装置に供
給されるようになっている。また、外部装置は、信号IR
が“1"信号に立上がるとリセット信号RESを出力してフ
リップフロップ21をリセットするようになっている。Next, the flip-flop 21 has its output inverted every time the input signal falls. This flip-flop 21
Has its output Q connected to terminal 23 and its reset input R connected to terminal 24. In this case, the signal IR output from the output terminal Q of the flip-flop 21 is supplied to the external device. Also, the external device is the signal IR
When the signal rises to the "1" signal, the reset signal RES is output and the flip-flop 21 is reset.
遅延回路22は、出力信号Ｕの立下がり時刻を遅延させて
パルス幅を広げる回路である。この場合、遅延回路22か
ら出力される出力信号DLは、入力信号の立下がり時刻よ
り20〜100μsec遅れるように設定されている。The delay circuit 22 is a circuit that delays the falling time of the output signal U and widens the pulse width. In this case, the output signal DL output from the delay circuit 22 is set to be delayed by 20 to 100 μsec from the falling time of the input signal.
上記した位相シフト／ピーク検波回路16、遅延回路22お
よびフリップフロップ21はデータ制御部CTLを構成す
る。The phase shift / peak detection circuit 16, the delay circuit 22 and the flip-flop 21 described above form a data control unit CTL.
次に、この実施例の動作について第２図の波形図を参照
して説明する。Next, the operation of this embodiment will be described with reference to the waveform chart of FIG.
入力端子１に加速度信号AIが供給されると、この加速度
信号AIはデータ制御部CTLとデータ変換部CHNへ同時に供
給される。When the acceleration signal AI is supplied to the input terminal 1, the acceleration signal AI is simultaneously supplied to the data control unit CTL and the data conversion unit CHN.
まず、データ制御部CTLについてその回路動作を説明す
る。First, the circuit operation of the data control unit CTL will be described.
第２図（イ）で示す時刻t0にて加速度信号AIが入力端子
１を介して位相シフト／ピーク検波回路16に供給される
と、この加速度信号AIの立上がりと同時刻t0にて位相シ
フト／ピーク検波回路16からの出力信号Ｕが“1"信号に
立上がり、加速度信号AIの振幅が最大値となる時刻t1に
て出力信号Ｕは“0"に立下がる。この出力信号Ｕが“0"
信号に立下がるのと同時刻t1に、フリップフロップ21の
出力端Ｑの信号IRが“1"信号に立上がり、出力端子23を
介して外部装置へ供給される。この結果、外部装置から
リセット信号RESが入力端子24を介してフリップフロッ
プ21のリセット端Ｒへ供給され、フリップフロップ21の
信号IRは“0"信号に立下がる。また、出力信号Ｕが“1"
信号に立上がると、遅延回路22の出力信号DLが“1"信号
に立上がる。この出力信号DLの“1"信号期間は、出力信
号Ｕが立上がった後、20〜100μsec続く。リードリレー
６および13のリレーコイルは出力信号DLが“1"信号の間
（時刻t0−t3）に励磁される。これにより、リードリレ
ー６および13の接点は時刻t0−t3の間開状態となる。When the acceleration signal AI is supplied to the phase shift / peak detection circuit 16 via the input terminal 1 at time t 0 shown in FIG. 2 (a), the phase is shifted at the same time t 0 as the rising of this acceleration signal AI. shift / output signal U from the peak detection circuit 16 rises to "1" signal, the output signal U at time t 1 the amplitude of the acceleration signal AI becomes the maximum value falls to "0". This output signal U is "0"
At the same time t 1 when the signal falls, the signal IR at the output terminal Q of the flip-flop 21 rises to the “1” signal and is supplied to the external device via the output terminal 23. As a result, the reset signal RES is supplied from the external device to the reset terminal R of the flip-flop 21 via the input terminal 24, and the signal IR of the flip-flop 21 falls to the "0" signal. Also, the output signal U is "1"
When the signal rises, the output signal DL of the delay circuit 22 rises to the "1" signal. The “1” signal period of the output signal DL continues for 20 to 100 μsec after the output signal U rises. Relay coil of the reed relay 6 and 13 are energized between the output signal DL is "1" signal (at time t 0 -t 3). As a result, the contacts of the reed relays 6 and 13 are open during the time t 0 -t 3 .
次に、データ変換部CHNについてその回路動作を説明す
る。Next, the circuit operation of the data conversion unit CHN will be described.
データ変換部CHN内の積分回路２および８は、リードリ
レー６および13が閉状態の間は積分回路として動作しな
いが、時刻t0にて加速度信号AIが供給されるとリードリ
レー６および13の接点が開状態となるので、積分回路２
と積分回路８は積分動作を開始する。すなわち積分回路
２は時刻t0−t3間にて加速度信号AIを積分して出力信号
DVを出力する。この出力信号DVは加速度信号AIを加速度
増加期間t0−t1に渡って積分するので、被測定物の加速
度増加期間終了時の最大速度を示す。また、積分回路８
は出力信号DLが“1"信号となっている期間に、積分回路
２の出力信号DVを積分して出力信号DDを出力する。この
出力信号DDは速度信号DVを積分するので、加速度が最大
となるまでの被測定物の移動距離を示す。The integrating circuits 2 and 8 in the data conversion unit CHN do not operate as an integrating circuit while the reed relays 6 and 13 are closed, but when the acceleration signal AI is supplied at time t 0 , the reed relays 6 and 13 are not operated. Since the contact is open, the integration circuit 2
And the integrating circuit 8 starts the integrating operation. That is, the integrating circuit 2 integrates the acceleration signal AI during the time t 0 -t 3 and outputs the output signal.
Output DV. Since this output signal DV integrates the acceleration signal AI over the acceleration increasing period t 0 −t 1 , it indicates the maximum velocity at the end of the acceleration increasing period of the measured object. In addition, the integration circuit 8
Outputs the output signal DD by integrating the output signal DV of the integrating circuit 2 while the output signal DL is the "1" signal. Since this output signal DD integrates the speed signal DV, it indicates the moving distance of the object to be measured until the acceleration becomes maximum.
以上のように、この実施例によれば、被測定物に取り付
けた加速度センサSaから出力される加速度信号からその
特徴期間をとらえ、この特徴期間（加速度増加期間）に
おいて積分するので動作の特徴を検出することができ
る。As described above, according to this embodiment, the characteristic period is detected from the acceleration signal output from the acceleration sensor Sa attached to the object to be measured, and integration is performed in this characteristic period (acceleration increasing period). Can be detected.
また、上記した被測定物の移動速度と移動距離を求める
に当たり、簡単な回路（本発明の実施例では三個の演算
増幅器と一個のフリップフロップとその他数個の抵抗、
コンデンサ、リードリレー）で実現することができ、費
用の低価格化も図れる。Further, in obtaining the moving speed and moving distance of the above-described object to be measured, a simple circuit (in the embodiment of the present invention, three operational amplifiers, one flip-flop, and several other resistors,
It can be realized with capacitors and reed relays, and the cost can be reduced.
上述した速度信号DVおよび出力信号DDは、各々、図３に
示すA/Dコンバータ26,27へ供給される。また、リセット
信号RESおよび出力信号IRはCPU30へ供給されるようにな
っている。CPU30は楽音信号の制御を行う。The speed signal DV and the output signal DD described above are respectively supplied to the A / D converters 26 and 27 shown in FIG. Further, the reset signal RES and the output signal IR are supplied to the CPU 30. The CPU 30 controls the tone signal.
図において、フリップフロップ21から出力信号IRがCPU3
0に割り込み信号として供給されると、CPU30はフリップ
フロップ21へリセット信号RESを供給する。一方、A/Dコ
ンバータ（アナログ／デジタル変換回路）26,27は、リ
セット信号RESの出力時刻（第２図で示す時刻t2）と同
様の時刻で出力信号DV,DDをホールドし、変換を開始す
るようになっており、A/Dコンバータ26,27によりデジタ
ル値に変換された出力信号DV,DDはレジスタ28、29に記
憶されたのちデータバス31を介してCPU30に読み込まれ
る。CPU30はレジスタ28、29内のデータをリードし、こ
れらのリードデータをデータバス31を介してサウンドジ
ェネレータ32（楽音発生手段）へ供給する。この場合、
CPU30は、レジスタ28内のデータを音量制御データとし
て、レジスタ29内のデータを音高制御データとして、サ
ウンドジェネレータ32へ供給する。この結果、サウンド
ジェネレータ32は出力信号DV,DDに対応した音量および
音高を有する楽音信号をサウンドシステム33（楽音発生
手段）へ供給する。これにより、サウンドシステム33は
スピーカ34（楽音発生手段）から出力信号DV,DDに対応
する楽音を発生する。In the figure, the output signal IR from the flip-flop 21 is CPU3.
When supplied as an interrupt signal to 0, the CPU 30 supplies the reset signal RES to the flip-flop 21. On the other hand, the A / D converters (analog / digital conversion circuits) 26 and 27 hold the output signals DV and DD at the same time as the output time of the reset signal RES (time t 2 shown in FIG. 2 ) to perform conversion. The output signals DV and DD converted into digital values by the A / D converters 26 and 27 are stored in the registers 28 and 29 and then read into the CPU 30 via the data bus 31. The CPU 30 reads the data in the registers 28 and 29, and supplies these read data to the sound generator 32 (tone generating means) via the data bus 31. in this case,
The CPU 30 supplies the data in the register 28 as volume control data and the data in the register 29 as pitch control data to the sound generator 32. As a result, the sound generator 32 supplies to the sound system 33 (tone generating means) a tone signal having a volume and pitch corresponding to the output signals DV and DD. As a result, the sound system 33 causes the speaker 34 (tone generating means) to generate a tone corresponding to the output signals DV and DD.
また、出力信号DV,DDの意味付けとしては、他に次のよ
うな応用例が挙げられる。例えば、出力信号DVをレジス
トを制御する信号とし、出力信号DDを音色（フルート、
ピアノ等）を制御する信号とする。In addition, as the meaning of the output signals DV and DD, the following application examples can be given. For example, the output signal DV is a signal for controlling the resist, and the output signal DD is a tone color (flute,
It is used as a signal to control a piano, etc.).
なお、レジストとは、楽音の音色を決定するために操作
パネル上で行う各種レバー等のプリセットのことであ
る。The term "registration" refers to presetting of various levers or the like performed on the operation panel to determine the tone color of a musical tone.
また、出力信号DVの信号の変化によりレジストを制御す
ると、人間の動作の変化などによって異なるレジストに
変更されるので、手動操作による作意的なレジストとは
異なった新たな楽音効果が得られる。Further, if the resist is controlled by the change in the signal of the output signal DV, the resist is changed to a different resist due to a change in human motion, so that a new musical tone effect different from the intentional resist by the manual operation can be obtained.
［発明の効果］ 以上説明したように請求項１記載の発明によれば、楽音
信号から発生する楽音発生手段と、加速度センサから出
力される加速度情報を含む加速度信号を積分して速度情
報を含む速度信号に変換して出力する積分手段と、前記
加速度信号の増加期間を検出する検出手段と、前記検出
手段によって検出された増加期間に基づいて前記積分手
段の積分動作を制御する第１の制御手段と、前記積分手
段から出力された速度信号に基づき前記楽音発生手段で
発生される楽音信号を制御する第２の制御手段とを備え
るようにしたため、人間の動作の動き始めの速度情報に
基づいて楽音を制御することができ、人間の意図に忠実
な楽音制御ができるという利点が得られる。[Effect of the Invention] As described above, according to the first aspect of the invention, the musical tone generating means for generating a musical tone signal and the acceleration signal including the acceleration information output from the acceleration sensor are integrated to include the velocity information. Integrating means for converting and outputting the speed signal, detecting means for detecting an increasing period of the acceleration signal, and first control for controlling an integrating operation of the integrating means based on the increasing period detected by the detecting means. Means and the second control means for controlling the musical tone signal generated by the musical tone generating means based on the velocity signal output from the integrating means. Thus, there is an advantage that the musical tone can be controlled by the user and the musical tone can be controlled faithfully to the human intention.
また、請求項２記載の発明によれば、第２の制御手段
は、前記積分手段が出力する速度信号を積分して距離情
報を含む距離信号に変換し、該距離信号に基づいて前記
楽音発生手段によって発生される楽音信号を制御するよ
うにしたため、人間の動作の動き始めの距離情報に基づ
いて楽音を制御することができ、人間の意図に忠実な楽
音制御ができるという利点が得られる。According to a second aspect of the present invention, the second control means integrates the speed signal output by the integration means to convert it into a distance signal containing distance information, and generates the musical tone based on the distance signal. Since the musical tone signal generated by the means is controlled, the musical tone can be controlled based on the distance information of the movement start of the human motion, and the musical tone can be controlled faithfully to the human intention.
第１図は、この発明の一実施例の構成を示すブロック
図、第２図は、同実施例の動作を説明するための波形
図、第３図は、同実施例の構成を示すブロック図であ
る。 ２、８……積分回路（第１の積分回路、第２の積分回
路）、６、13……リードリレー、16……位相シフト／ピ
ーク検波回路、22……遅延回路（以上６、13、16、22は
積分期間制御回路）、32……サウンドジェネレータ、33
……サウンドシステム、34……スピーカ（以上32、33、
34は楽音発生手段）AI……加速度信号、Sa……加速度セ
ンサ。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention, FIG. 2 is a waveform diagram for explaining the operation of the same embodiment, and FIG. 3 is a block diagram showing the configuration of the same embodiment. Is. 2, 8 ... Integrator circuit (first integrator circuit, second integrator circuit), 6, 13 ... Reed relay, 16 ... Phase shift / peak detection circuit, 22 ... Delay circuit (above 6, 13, 16 and 22 are integration period control circuits), 32 ... Sound generator, 33
…… Sound system, 34 …… Speaker (32, 33,
34 is a musical tone generating means) AI ... acceleration signal, Sa ... acceleration sensor.
Claims (2)
含む加速度信号を積分して速度情報を含む速度信号に変
換して出力する第１の積分手段と、 前記加速度信号の増加期間を検出する検出手段と、 前記検出手段によって検出された増加期間に基づいて前
記第１の積分手段の積分動作を制御する制御手段と、 前記第１の積分手段から出力された速度信号に基づき楽
音を形成する楽音発生手段と を備えたことを特徴とする楽音発生装置。1. A first integrating means for integrating an acceleration signal including acceleration information output from an acceleration sensor to convert the acceleration signal to a speed signal including speed information and outputting the speed signal, and detection for detecting an increasing period of the acceleration signal. Means, control means for controlling the integrating operation of the first integrating means based on the increasing period detected by the detecting means, and a musical sound forming a musical sound based on the speed signal output from the first integrating means. A musical tone generating device comprising: a generating unit.
積分して距離情報を含む距離信号に変換して出力する第
２の積分手段を有し、前記楽音発生手段は前記第１の積
分手段の出力および前記第２の積分手段の出力に基づい
て、楽音を形成することを特徴とする請求項１記載の楽
音発生装置。2. A second integration means for integrating the speed signal output from the first integration means to convert it into a distance signal containing distance information and outputting the distance signal, wherein the tone generation means includes the first tone generation means. 2. The musical sound generating apparatus according to claim 1, wherein a musical sound is formed based on the output of the integrating means and the output of the second integrating means.
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61287392A JPH0781873B2 (en) | 1986-12-02 | 1986-12-02 | Musical sound generator |
| DE3752000T DE3752000T2 (en) | 1986-10-14 | 1987-10-13 | Musical tone control device using a detector |
| DE3750868T DE3750868T2 (en) | 1986-10-14 | 1987-10-13 | Sound control device using a detector. |
| EP87114944A EP0264782B1 (en) | 1986-10-14 | 1987-10-13 | Musical tone control apparatus using a detector |
| SG1995904447A SG26374G (en) | 1986-10-14 | 1987-10-13 | Musical tone control apparatus using a detector |
| EP92110153A EP0507355B1 (en) | 1986-10-14 | 1987-10-13 | Musical tone control apparatus using detector |
| CN87107710A CN1020354C (en) | 1986-10-14 | 1987-10-14 | Musical tone generating apparatus with a detector |
| US07/943,128 US5290964A (en) | 1986-10-14 | 1992-09-10 | Musical tone control apparatus using a detector |
| HK67195A HK67195A (en) | 1986-10-14 | 1995-05-04 | Musical tone control apparatus using a detector |
| HK97101862A HK1000333A1 (en) | 1986-10-14 | 1997-09-26 | Musical tone control apparatus using detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61287392A JPH0781873B2 (en) | 1986-12-02 | 1986-12-02 | Musical sound generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63139208A JPS63139208A (en) | 1988-06-11 |
| JPH0781873B2 true JPH0781873B2 (en) | 1995-09-06 |
Family
ID=17716752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61287392A Expired - Fee Related JPH0781873B2 (en) | 1986-10-14 | 1986-12-02 | Musical sound generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0781873B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1144703A (en) * | 1997-07-25 | 1999-02-16 | Matsushita Electric Ind Co Ltd | Hand swing input device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0721711B2 (en) * | 1988-05-18 | 1995-03-08 | ヤマハ株式会社 | Music control device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS617414A (en) * | 1984-06-21 | 1986-01-14 | Gokou Shoji Kk | Dynamic state measuring apparatus of transportation machine |
-
1986
- 1986-12-02 JP JP61287392A patent/JPH0781873B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1144703A (en) * | 1997-07-25 | 1999-02-16 | Matsushita Electric Ind Co Ltd | Hand swing input device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63139208A (en) | 1988-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0659900U (en) | Electronic song accompaniment score evaluation display device | |
| JPS581795B2 (en) | electronic musical instruments | |
| US5654517A (en) | Automatic performance device having a function of modifying tone generation timing | |
| JPH0781873B2 (en) | Musical sound generator | |
| US5144876A (en) | Electronic musical instrument capable of performing a tone control responsive to an after-touch operation | |
| JPH06161440A (en) | Automatic playing device | |
| JPH0526639Y2 (en) | ||
| JPS604994A (en) | Tube synthesizer | |
| JPS63132295A (en) | Tone controller | |
| JP2844621B2 (en) | Electronic wind instrument | |
| JP3223282B2 (en) | Sound signal generator | |
| JP3217813B2 (en) | Electronic musical instrument | |
| JP2594656Y2 (en) | Electronic keyboard instrument touch data processing device | |
| JPS636781Y2 (en) | ||
| JPH0417986Y2 (en) | ||
| JPH113078A (en) | Automatic playing device | |
| KR930003228Y1 (en) | Speed synthesis circuit | |
| JPS61183695A (en) | Musical sound generator | |
| JPS5815984Y2 (en) | Musical tone conversion device | |
| KR940008698Y1 (en) | Sampling frequency multipling device of sound source reproducing | |
| JPS5943598Y2 (en) | Effect device for electric piano | |
| JPS5853597Y2 (en) | electronic musical instruments | |
| JPS5882298A (en) | Envelope control circuit for electronic musical instrument | |
| JPS5837115Y2 (en) | Envelope detection processing circuit for electronic musical instruments | |
| JPH052999B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |