JPH0779255B2 - Quantizer - Google Patents

Quantizer

Info

Publication number
JPH0779255B2
JPH0779255B2 JP9242090A JP9242090A JPH0779255B2 JP H0779255 B2 JPH0779255 B2 JP H0779255B2 JP 9242090 A JP9242090 A JP 9242090A JP 9242090 A JP9242090 A JP 9242090A JP H0779255 B2 JPH0779255 B2 JP H0779255B2
Authority
JP
Japan
Prior art keywords
output
quantizer
local
local quantizer
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9242090A
Other languages
Japanese (ja)
Other versions
JPH03289809A (en
Inventor
哲彦 金秋
強之 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9242090A priority Critical patent/JPH0779255B2/en
Priority to US07/680,668 priority patent/US5124703A/en
Priority to DE69127491T priority patent/DE69127491T2/en
Priority to EP91303041A priority patent/EP0450984B1/en
Publication of JPH03289809A publication Critical patent/JPH03289809A/en
Publication of JPH0779255B2 publication Critical patent/JPH0779255B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は語長の長いデジタル信号を高速サンプリングさ
れた語長の短いデジタル信号に変換する量子化器に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a quantizer for converting a digital signal having a long word length into a digital signal having a short word length sampled at high speed.

従来の技術 近年、デジタル信号処理技術の向上により従来アナログ
処理されていた信号がデジタル処理化されてきている。
これに伴い、デジタルアナログ変換器の高性能化,ロー
コスト化がさらに重要となってきている。これら目的の
ために、ノイズシェーピング型の量子化器がよく用いら
れている。ノイズシェーピングを用いた量子化器として
は、例えば、特開昭63−209334号公報に多段ノイズシェ
ーピング型による量子化器が示されている。この量子化
器を用いると、発振等を起こすことのない安定な高次の
ノイズシェーピングを行うことができる。しかし、一方
で量子化器出力の階調が増えるという課題もあった。そ
こで、この量子化器に改良を施し、量子化器出力の階調
増加を抑える手法が提案されている。第5図にそのブロ
ック図を示し、その説明を行う(例えば、アイイーイー
イー ジャーナル オブ ソリッド ステート サーキ
ット(IEEE Journal of solid state circuit,Au
g.1989,Vol.24,No.4)。
2. Description of the Related Art In recent years, with the improvement of digital signal processing technology, signals that have been conventionally analog processed have been digitally processed.
Along with this, higher performance and lower cost of digital-analog converters have become more important. Noise-shaping quantizers are often used for these purposes. As a quantizer using noise shaping, for example, Japanese Patent Laid-Open No. 63-209334 discloses a quantizer of a multi-stage noise shaping type. By using this quantizer, stable high-order noise shaping can be performed without causing oscillation or the like. However, on the other hand, there is also a problem that the gradation of the quantizer output increases. Therefore, a method has been proposed in which this quantizer is improved so as to suppress an increase in gradation of the quantizer output. The block diagram is shown in FIG. 5 and is explained (for example, IEEE Journal of solid state circuit, Au).
g.1989, Vol.24, No.4).

遅延回路127,加算器126により積分器102が構成されてい
る。局部量子化器103,加算器128,遅延回路4,減算器101,
積分器102により1次のシェーピング次数を有する単積
分型ノイズシェーピング量子化器となるメインループ10
0が構成されている。また、加算器120と遅延回路121に
より積分器108が加算器122と遅延回路123により積分器1
10が構成されている。減算器107,109、局部量子化器
6、積分器108,110、遅延器112により2次のシェーピン
グ次数を有する二重積分型ノイズシェーピング量子化器
となるサブループ106が構成されている。サブループ106
には、減算器2により、局部量子化器103の入出力の差
が与えられている。また、積分器108の出力が乗算器130
により係数aが掛け合わされた後加算器128を介して局
部量子化器103入力に加算されている。なお、ここでは
入力Xは16ビットのデジタル信号であり、局部量子化器
103,6は第1表および第2表に示すとおりの量子化を行
っている。なお、出力は16384で規格化している。
The delay circuit 127 and the adder 126 form an integrator 102. Local quantizer 103, adder 128, delay circuit 4, subtractor 101,
Main loop 10 which is a single integral type noise shaping quantizer having a first-order shaping order by integrator 102
0 is configured. Further, the adder 120 and the delay circuit 121 configure the integrator 108, and the adder 122 and the delay circuit 123 configure the integrator 1.
10 are configured. The subtractors 107 and 109, the local quantizer 6, the integrators 108 and 110, and the delay device 112 constitute a sub-loop 106 which is a double integral type noise shaping quantizer having a quadratic shaping order. Subloop 106
Is given to the input / output difference of the local quantizer 103 by the subtractor 2. The output of the integrator 108 is the multiplier 130.
After being multiplied by the coefficient a, it is added to the input of the local quantizer 103 via the adder 128. Here, the input X is a 16-bit digital signal, and the local quantizer
103 and 6 perform the quantization as shown in Tables 1 and 2. The output is standardized at 16384.

ここで、局部量子化器103により発生される量子化誤差
をVq1、局部量子化器6により発生される量子化誤差をV
q2とすると、メインループ100の入力X、出力Wの関係
は(1)式のとおり表される。
Here, the quantization error generated by the local quantizer 103 is Vq1, and the quantization error generated by the local quantizer 6 is Vq1.
If q2, the relationship between the input X and the output W of the main loop 100 is expressed by the equation (1).

W=X+(1−z-1)・Vq1 …(1) 一方、サブループ106の入力X′,出力W′の関係より
(2)式が成り立つ。
W = X + (1−z −1 ) · Vq1 (1) On the other hand, the equation (2) is established from the relationship between the input X ′ and the output W ′ of the subloop 106.

W′=X′+(1−z-1・Vq2 …(2) ここで、加算器2の出力は局部量子化器103の入出力差
であるので、 X′=−Vq1 …(3) よってサブループ106の出力W′を減算器13,遅延器14に
より構成される微分器10にて微分した後、加算器12によ
りメインループ100の出力Wと加算すると、(1)式に
示すVq1の項が打ち消され、全体としての入出力X,Yの関
係は(4)式に示すとおりとなる。
W ′ = X ′ + (1−z −1 ) 2 · Vq2 (2) Since the output of the adder 2 is the input / output difference of the local quantizer 103, X ′ = − Vq1 (3) Therefore, after the output W'of the sub-loop 106 is differentiated by the differentiator 10 composed of the subtracter 13 and the delayer 14, and then added by the output W of the main loop 100 by the adder 12, Vq1 shown in the equation (1) is obtained. The term of is canceled out, and the relation between input and output X, Y as a whole is as shown in equation (4).

Y=X+(1−z-1・Vq2 …(4) ここで、サブループの階調の±05であるにも関わらずこ
の回路が安定に動作するのは以下の理由による。すなわ
ち、乗算器130により積分器108の値が加算器128を介し
て局部量子化器103にフィードバックされている。よっ
て、積分器108の値が大きな値のときは局部量子化器103
の入力も大きくなるため、減算器2の値は負の大きな値
となる。この値が減算器107を介して積分器108に与えら
れているが、減算器107のもう一方の入力は、高々0.5で
あるので、積分器108には負の大きな値が入力され、徐
々に積分器108の出力は小さくなる。
Y = X + (1−z −1 ) 3 · Vq2 (4) Here, the reason why this circuit operates stably despite the gradation of the sub-loop is ± 05 is as follows. That is, the value of the integrator 108 is fed back by the multiplier 130 to the local quantizer 103 via the adder 128. Therefore, when the value of the integrator 108 is large, the local quantizer 103
Since the input of is also large, the value of the subtractor 2 becomes a large negative value. This value is given to the integrator 108 via the subtractor 107, but since the other input of the subtractor 107 is 0.5 at the most, a large negative value is input to the integrator 108 and gradually increases. The output of the integrator 108 becomes small.

このように、積分器108の値が小さくなる方向でメイン
ループ100に対してフィードバックをかけてやることで
積分器110の値も小さく抑えることができ、局部量子化
器6の出力階調を低くすることができるものである。
In this way, the value of the integrator 110 can be suppressed to a small value by feeding back to the main loop 100 in the direction in which the value of the integrator 108 is decreased, and the output gray level of the local quantizer 6 is lowered. Is what you can do.

ここで、Wの取り得る値、すなわち階調は−2,−1,…,
+2の5通り(5値)であり、W′の取り得る値は−0.
5,+0.5の2値であるので、Yの取り得る値は−3,−2,
…,+3の7値となる。すなわち、入力信号が7値(3
ビット弱)に圧縮されることを示している。また、
(4)式は低域の量子化誤差が高域に追いやられること
を示しており、よって第5図のように構成することによ
り、入力されるディジタル信号のダイナミックレンジを
損うことなく出力するディジタル信号のビット数を圧縮
することができ、64倍オーバサンプリングでこの回路を
動作させると約118dBのダイナミックレンジが得られる
ものである。
Here, the possible values of W, that is, the gradation is −2, −1, ...,
There are 5 ways of +2 (5 values), and the possible value of W'is -0.
Since it is a binary value of 5, +0.5, the possible values of Y are -3, -2,
…, 7 values of +3. That is, the input signal is 7-valued (3
It shows that it is compressed to a little bit). Also,
Equation (4) shows that the quantization error in the low frequency band is driven to the high frequency band. Therefore, by configuring as shown in FIG. 5, the output is made without damaging the dynamic range of the input digital signal. The bit number of the digital signal can be compressed, and a dynamic range of about 118 dB can be obtained by operating this circuit with 64 times oversampling.

発明が解決しようとする課題 しかしながら上記のような構成では、サブループ106内
の積分器108の値が確定した後、積分器108出力→乗算器
130→加算器128→局部量子化器103→減算器2→減算器1
07→積分器108→減算器109→積分器110→局部量子化器
6の経路を通って再度演算を行わなければならず、非常
に多くの演算時間を要する。しかも、帰還が初段の積分
器108出力より掛かっており、以降の積分器110について
は無帰還であるため、積分器110については発振、ある
いは、オーバフローの防止策がないに等しい。よって、
例えばサブループとして3次以上のシェーピング次数を
有するものを用いることが困難となるという問題点があ
った。
However, in the above configuration, after the value of the integrator 108 in the subloop 106 is determined, the output of the integrator 108 → the multiplier
130 → adder 128 → local quantizer 103 → subtractor 2 → subtractor 1
The calculation must be performed again through the path of 07 → integrator 108 → subtractor 109 → integrator 110 → local quantizer 6, which requires a very long calculation time. Moreover, since the feedback is applied from the output of the integrator 108 in the first stage, and the integrator 110 after that has no feedback, it is almost impossible to prevent the integrator 110 from oscillating or overflowing. Therefore,
For example, there is a problem that it is difficult to use a sub-loop having a shaping order of 3 or higher.

本発明は上記の問題点に鑑み、より少ない演算時間で、
同様の効果を得ることができる量子化器を提供すること
を目的とする。
In view of the above problems, the present invention requires less calculation time,
It is an object to provide a quantizer that can obtain the same effect.

課題を解決するための手段 上記目的を達成するため本発明による量子化器は、入力
信号の量子化を行う第1の局部量子化器を有し、与えら
れた入力のノイズシェーピングを行う第1のノイズシェ
ーピング型量子化器と、入力信号の量子化を行う第2の
局部量子化器と、前記第2の局部量子化器の発生する量
子化誤差を検出する検出手段と、この検出手段の出力に
所定の伝達関数を乗じて帰還させる帰還回路とを有し、
第1のノイズシェーピング型量子化器が発生する量子化
誤差と前記帰還回路の出力とを加算して第2の局部量子
化器に入力するようにし、 前記帰還回路の出力の極性と第1の局部量子化器が発生
する量子化誤差の極性とに基づき前記第1の局部量子化
器の出力値と所定の値とを加減算する制御手段を備え、
前記第2の局部量子化器の出力を第1のノイズシェーピ
ング型量子化器の次数に応じて微分し、その微分出力を
前記制御手段の出力と加算し、その加算結果を出力とし
て取り出すようにしたものである。
Means for Solving the Problems To achieve the above object, a quantizer according to the present invention comprises a first local quantizer for quantizing an input signal, and a first local quantizer for noise shaping of a given input. Noise shaping type quantizer, a second local quantizer for quantizing an input signal, a detecting means for detecting a quantization error generated by the second local quantizer, and a detecting means for detecting the quantizing error. A feedback circuit for multiplying the output by a predetermined transfer function and feeding it back,
The quantization error generated by the first noise shaping quantizer and the output of the feedback circuit are added and input to the second local quantizer, and the polarity of the output of the feedback circuit and the first A control means for adding / subtracting the output value of the first local quantizer and a predetermined value based on the polarity of the quantization error generated by the local quantizer,
The output of the second local quantizer is differentiated according to the order of the first noise shaping quantizer, the differential output is added to the output of the control means, and the addition result is taken out as an output. It was done.

作用 上記のように、帰還回路の出力に応じて、メインループ
における局部量子化器の出力を+1または−1するよう
にしたので、メインループの発生する量子化誤差が必ず
帰還回路の出力と逆極性になる。よって、この値と帰還
回路の出力との加算結果が入力されるサブループにおけ
る局部量子化器の入力レベルの絶対値は常に帰還回路の
出力のそれより小さくなり、サブループにおける局部量
子化器の階調を少なくすることができる。また、帰還回
路の出力が予め確定しているため、演算に要する時間も
少なくて済むものである。
Function As described above, the output of the local quantizer in the main loop is incremented by +1 or -1 according to the output of the feedback circuit. Therefore, the quantization error generated by the main loop must be the same as the output of the feedback circuit. Become polar. Therefore, the absolute value of the input level of the local quantizer in the sub-loop to which the addition result of this value and the output of the feedback circuit is input is always smaller than that of the output of the feedback circuit, and the gradation of the local quantizer in the sub-loop is reduced. Can be reduced. Further, since the output of the feedback circuit is fixed in advance, the time required for the calculation can be shortened.

実施例 以下、図面に基づき本発明の説明を行う。Examples Hereinafter, the present invention will be described with reference to the drawings.

第1図は本発明による量子化器の実施例である。この図
を説明すると、1は局部量子化器であり、入力される信
号の量子化を行う。入力と出力の関係は第3表に示すと
おりである。
FIG. 1 shows an embodiment of a quantizer according to the present invention. Referring to this figure, 1 is a local quantizer, which quantizes an input signal. The relationship between input and output is as shown in Table 3.

なお、出力は11264で規格化している。5は制御回路で
あり、後述の符号検出器11の出力に応じて、局部量子化
器1の出力を+1または−1するもので、ここでは第2
図に示すとおりの構成となっている。すなわち、加算器
20により符号検出器11の出力Cと局部量子化器1の出力
Q1とを加算し、リミッタ21によりその結果が−3〜+3
を超えないようにしている。6は局部量子化器であり、
入力と出力の関係は第4表に示すとおりである。
The output is standardized by 11264. Reference numeral 5 denotes a control circuit, which adds +1 or -1 to the output of the local quantizer 1 according to the output of the code detector 11 which will be described later.
The configuration is as shown in the figure. That is, the adder
20 the output of the code detector 11 and the output of the local quantizer 1
Add Q1 and the limiter 21 gives a result of -3 to +3
I try not to exceed. 6 is a local quantizer,
The relationship between the input and output is shown in Table 4.

9は帰還回路であり、その伝達関数H(z)は(5)式
に示されるとおりであり、具体的には第3図に示すとお
りの構成となっている。
Reference numeral 9 is a feedback circuit, and its transfer function H (z) is as shown in the expression (5), and specifically has a configuration as shown in FIG.

H(z)=−2z-1+z-2 …(5) つまり、入力が遅延回路41に与えられ、乗算器44によっ
て2倍された出力と、遅延回路42の出力との差を減算器
43により求めている。11は符号検出器であり、減算器2
の出力、すなわち、メインループの出力である−Vq1と
帰還回路9の出力βを入力とし、それらの符号に応じて
2ビットの信号C(C1,C0)を出力する。実際には、こ
の符号検出器11には減算器2の出力の最上位ビット(以
下、MSBと称す。)と、帰還回路9の出力MSBが与えら
れ、第4図に示すとおりの構成となっている。ここで、
30は排他的論理和ゲートである。31はANDゲートであ
り、信号βは、ANDゲート31に対して極性反転されて入
力されるようになっている。このように構成することに
より、 −Vq1≧0、かつ、β<0、ならば、C=0 −Vq1<0、かつ、β≧0、ならば、C=0 −Vq1≧0、かつ、β≧0、ならば、C=1 −Vq1<0、かつ、β<0、ならば、C=−1 が出力されるようになっている。
H (z) = − 2z −1 + z −2 (5) That is, the input is given to the delay circuit 41, the difference between the output doubled by the multiplier 44 and the output of the delay circuit 42 is subtracted.
43 required. 11 is a code detector, which is a subtractor 2
Of the main loop, that is, -Vq1 which is the output of the main loop and the output β of the feedback circuit 9, are input, and a 2-bit signal C (C1, C0) is output according to the signs of these inputs. Actually, the most significant bit (hereinafter referred to as MSB) of the output of the subtractor 2 and the output MSB of the feedback circuit 9 are given to the code detector 11, and the configuration is as shown in FIG. ing. here,
30 is an exclusive OR gate. Reference numeral 31 is an AND gate, and the signal β is input to the AND gate 31 with its polarity inverted. With this configuration, if −Vq1 ≧ 0 and β <0, then C = 0 −Vq1 <0 and β ≧ 0, then C = 0 −Vq1 ≧ 0 and β If ≧ 0, C = 1−Vq1 <0, and if β <0, C = −1 is output.

次に、第1図に示す回路の動作について説明する。加算
器3,局部量子化器1,制御回路5,減算器2,遅延器4により
単積分型ノイズシェーピングのメインループが構成され
る。局部量子化器1および制御回路5の双方により発生
される量子化誤差をVq1とすると、減算器2の出力は−V
q1となる。この値が遅延器4を介して入力にフィードバ
ックされるため、この制御回路の5の出力Wは(6)式
のとおりとなる。
Next, the operation of the circuit shown in FIG. 1 will be described. The adder 3, the local quantizer 1, the control circuit 5, the subtractor 2, and the delay unit 4 constitute a main loop of single integration type noise shaping. If the quantization error generated by both the local quantizer 1 and the control circuit 5 is Vq1, the output of the subtractor 2 is -V.
It becomes q1. Since this value is fed back to the input via the delay unit 4, the output W of the control circuit 5 is as shown in the equation (6).

W=X+(1−z-1)・Vq1 …(6) 一方、局部量子化器6,加算器7,減算器8,帰還回路9によ
り二重積分型ノイズシェーピングのサブループが構成さ
れる。この実施例で用いている局部量子化器6は先に述
べたように±0.5を出力する。また帰還回路9による帰
還量βは、その伝達関数より明らかなように、局部量子
化器6による量子化誤差の最大3倍である。通常動作時
には局部量子化器6の発生する量子化誤差は0.5以下で
あるので、帰還回路9による帰還量βの最大値は1.5で
ある。
W = X + (1−z −1 ) · Vq1 (6) On the other hand, the local quantizer 6, the adder 7, the subtractor 8, and the feedback circuit 9 constitute a double integral type noise shaping subloop. The local quantizer 6 used in this embodiment outputs ± 0.5 as described above. Further, the feedback amount β by the feedback circuit 9 is up to three times the quantization error by the local quantizer 6, as is clear from the transfer function. Since the quantization error generated by the local quantizer 6 is 0.5 or less during normal operation, the maximum value of the feedback amount β by the feedback circuit 9 is 1.5.

ここで、局部量子化器6への入力について考えると、こ
の値は帰還回路9による帰還量βから前述のメインルー
プの発生する量子化誤差Vq1を引いたものとなる。
Here, considering the input to the local quantizer 6, this value is obtained by subtracting the quantization error Vq1 generated by the main loop from the feedback amount β by the feedback circuit 9.

d号検出器11により、帰還量βと、サブループの入力
(−Vq1)の符号が一致するときには、 符号が正の場合、局部量子化器1に1が加算され、減算
器2の出力(−Vq1)の値は負になる。
When the feedback amount β and the sign of the input (-Vq1) of the sub-loop are matched by the No. d detector 11, if the sign is positive, 1 is added to the local quantizer 1 and the output of the subtracter 2 (- The value of Vq1) becomes negative.

符号が負の場合、局部量子化器1に1が減算され、減算
器2の出力(−Vq1)の値は正になる。
If the sign is negative, 1 is subtracted from the local quantizer 1, and the value of the output (-Vq1) of the subtractor 2 becomes positive.

このように、加算器7の入力(−Vq1)とβの符号が必
ず異なるようになる。Vq1の値の絶対値は平均すると0.5
であるので、よって局部量子化器6の入力は±1.0以内
になり、歪の発生を抑えることができる。よって、この
回路においても従来例の場合と同様、局部量子化器6が
発生する量子化誤差をVq2として、 W′=−Vq1+(1−z-1・Vq2 …(7) となり、加算器12の出力Yは Y=W+(1−z-1)・W1 =X+(1−z-1・Vq2 …(8) となり、3次のノイズシェーピングが得られることにな
る。この場合、局部量子化器1の出力が−3〜+3の7
値であり、局部量子化器6の出力が±0.5の2値である
ので、最終出力Yは、−4〜+4の9値となり、従来例
と同様のシェーピング効果を得ることができる。
Thus, the input (-Vq1) of the adder 7 and the sign of β are always different. The absolute value of the value of Vq1 is 0.5 on average.
Therefore, the input of the local quantizer 6 is within ± 1.0, and the occurrence of distortion can be suppressed. Therefore, as in the prior also in this circuit example, the quantization error local quantizer 6 is generated as Vq2, W '= - Vq1 + (1-z -1) 2 · Vq2 ... (7) , and the sum the output Y of the vessel 12 will be Y = W + (1-z -1) · W 1 = X + (1-z -1) 3 · Vq2 ... (8) , and the third-order noise shaping obtained. In this case, the output of the local quantizer 1 is 7 from -3 to +3.
Since this is a value, and the output of the local quantizer 6 is a binary value of ± 0.5, the final output Y is a nine value from -4 to +4, and the same shaping effect as in the conventional example can be obtained.

ここで、信号の伝達経路について考えると、第3図より
わかるとおり、帰還回路9の出力は符号検出器11出力の
如何に関わらず確定しており、減算器2の出力の符号だ
けが問題になる。ここで、仮に帰還回路9の出力と減算
器2の出力の符号が異なった場合であっても、信号の伝
達経路は、符号検出器11→制御回路5→減算器2→加算
器7→減算器8または局部量子化器6と大幅に短くな
る。また、メインループに対する帰還についても、局部
量子化器6の入力となる値が小さくなるように帰還を掛
けているため、サブループ全体に対しての帰還が掛か
り、帰還回路9の設計の自由度が高くなり、例えば、帰
還回路9の特性が3次以上のものであっても回路が安定
に動作させることができる。すなわち、例えば、局部量
子化器6として第4表に示したものを用い、また、帰還
回路9の伝達関数として(9)式に示すような高次のも
のを用いてもよいものである。
Here, considering the signal transmission path, as can be seen from FIG. 3, the output of the feedback circuit 9 is fixed regardless of the output of the code detector 11, and only the sign of the output of the subtractor 2 matters. Become. Here, even if the output of the feedback circuit 9 and the output of the subtractor 2 have different signs, the signal transmission path is as follows: the sign detector 11 → the control circuit 5 → the subtractor 2 → the adder 7 → the subtraction It is significantly shorter than that of the device 8 or the local quantizer 6. As for the feedback to the main loop, the feedback is applied so that the value to be input to the local quantizer 6 becomes small, so that the feedback is applied to the entire sub loop, and the degree of freedom in designing the feedback circuit 9 is increased. Therefore, even if the characteristic of the feedback circuit 9 is a third order or higher, the circuit can operate stably. That is, for example, the local quantizer 6 shown in Table 4 may be used, and the transfer function of the feedback circuit 9 may be of a higher order as shown in the equation (9).

この伝達関数を用いると低域で4次のノイズシェーピン
グ効果が得られ、32倍オーバサンプリングでこの回路を
動作させると約118dBのダイナミックレンジを得ること
ができる。
If this transfer function is used, a fourth-order noise shaping effect can be obtained in the low frequency range, and a dynamic range of about 118 dB can be obtained by operating this circuit with 32 times oversampling.

なお、以上の実施例において、局部量子化器1としては
−3〜+3の5値を出力するものを用いたが、無論これ
に限ったものではなく、6値以上、あるいは、5値以下
のものであっても良い。また、帰還回路9の伝達関数と
して(5)式あるいは(9)式に示すものを用い、ま
た、局部量子化器6として2値、あるいは3値出力のも
のを用いた場合について示したが、無論これに限定され
たものでないことは言うまでもない。さらに、メインル
ープについても単積分型のノイズシェーピング回路であ
る必要はなく、要は、このループで発生される量子化誤
差がサブループに入力され、サブループにおける量子化
誤差の帰還量とサブループに入力されるメインループか
らの値が逆極性になれば良いものである。
In the above embodiments, the local quantizer 1 which outputs 5 values from -3 to +3 is used, but of course, the present invention is not limited to this, and 6 values or more or 5 values or less are used. It may be one. Further, the case where the transfer function of the feedback circuit 9 shown in the equation (5) or (9) is used and the local quantizer 6 having a binary or ternary output is shown. Of course, it is not limited to this. Furthermore, the main loop does not have to be a single-integration type noise shaping circuit, in short, the quantization error generated in this loop is input to the sub-loop, and the feedback amount of the quantization error in the sub-loop and the sub-loop are input. It is good if the values from the main loop have opposite polarities.

発明の効果 以上述べたように本発明は、入力信号の量子化を行う第
1の局部量子化器を有し、与えられた入力のノイズシェ
ーピングを行う第1のノイズシェーピング型量子化器
と、入力信号の量子化を行う第2の局部量子化器と、前
記第2の局部量子化器の発生する量子化誤差を検出する
検出手段と、前記検出手段の出力に所定の伝達関数を乗
じて帰還させる帰還回路とを有し、前記第1のノイズシ
ェーピング型量子化器が発生する量子化誤差と前記帰還
回路の出力とを加算して前記第2の局部量子化器に入力
するようにし、前記帰還回路の出力の極性と前記第1の
局部量子化器が発生する量子化誤差の極正とに基づき前
記第1の局部量子化器の出力値と所定の値とを加減算す
る制御手段を備え、前記第2の局部量子化器の出力を第
1のノイズシェーピング型量子化器のシェーピング次数
に応じて微分し、その微分出力と前記制御手段の出力と
を加算し、その加算結果を出力として取り出すようにし
たことにより、サブループにおける局部量子化器の階調
が少なくて済み、量子化器全体としての階調を減らすこ
とができる。また、サブループの帰還回路として2次を
超えるようなものを用いた場合においても、階調を増や
すことなく帰還回路の発振を抑えることができ、しかも
演算に要する時間も少なくて済むという優れた効果を有
するものである。
As described above, the present invention has the first local quantizer for quantizing the input signal, and the first noise shaping quantizer for performing noise shaping of the given input, A second local quantizer for quantizing the input signal, a detection means for detecting a quantization error generated by the second local quantizer, and an output of the detection means multiplied by a predetermined transfer function. A feedback circuit for feeding back, and adding the quantization error generated by the first noise shaping quantizer and the output of the feedback circuit and inputting to the second local quantizer, Control means for adding / subtracting the output value of the first local quantizer and a predetermined value based on the polarity of the output of the feedback circuit and the extreme positiveness of the quantization error generated by the first local quantizer. And providing the output of the second local quantizer to the first noise Of the local quantizer in the sub-loop by differentiating according to the shaping order of the S-shaped quantizer, adding the differentiated output and the output of the control means, and taking out the addition result as an output. Since the number of tones is small, the gradation of the quantizer as a whole can be reduced. Further, even if a sub-loop feedback circuit having a quadratic degree or more is used, the oscillation of the feedback circuit can be suppressed without increasing the gray scale, and the time required for the calculation can be shortened. Is to have.

【図面の簡単な説明】 第1図は本発明による量子化器の実施例を示すブロック
図、第2図は制御回路5の具体的な実施例を示すブロッ
ク図、第3図は同実施例における帰還回路の詳細を示す
ブロック図、第4図は符号検出器11の具体的な実施例を
示すブロック図、第5図は従来の量子化器を示すブロッ
ク図である。 1,6……局部量子化器、4……遅延回路、5……制御回
路、9……帰還回路、10……微分器、11……符号検出
器。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of a quantizer according to the present invention, FIG. 2 is a block diagram showing a concrete embodiment of a control circuit 5, and FIG. 3 is the same embodiment. 4 is a block diagram showing the details of the feedback circuit in FIG. 4, FIG. 4 is a block diagram showing a concrete embodiment of the code detector 11, and FIG. 5 is a block diagram showing a conventional quantizer. 1,6 ... local quantizer, 4 ... delay circuit, 5 ... control circuit, 9 ... feedback circuit, 10 ... differentiator, 11 ... code detector.

フロントページの続き (56)参考文献 特開 昭62−265810(JP,A) 特開 昭54−99545(JP,A) 特開 昭61−84914(JP,A) 特開 昭63−161713(JP,A) 特開 平3−289709(JP,A) 特開 平3−289810(JP,A) 特開 平3−289808(JP,A) 特開 平4−56407(JP,A) 特開 平4−30618(JP,A) 特開 平4−30619(JP,A) 特開 平4−30620(JP,A) 特公 平6−83150(JP,B2)Continuation of the front page (56) Reference JP 62-265810 (JP, A) JP 54-99545 (JP, A) JP 61-84914 (JP, A) JP 63-161713 (JP , A) JP-A-3-289709 (JP, A) JP-A-3-289810 (JP, A) JP-A-3-289808 (JP, A) JP-A-4-56407 (JP, A) JP-A 4-30618 (JP, A) JP-A-4-30619 (JP, A) JP-A-4-30620 (JP, A) JP-B 6-83150 (JP, B2)

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】入力信号の量子化を行う第1の局部量子化
器を有し、与えられた入力のノイズシェーピングを行う
第1のノイズシェーピング型量子化器と、入力信号の量
子化を行う第2の局部量子化器と、前記第2の局部量子
化器の発生する量子化誤差を検出する検出手段と、前記
検出手段の出力に所定の伝達関数を乗じて帰還させる帰
還回路とを有し、前記第1のノイズシェーピング型量子
化器が発生する量子化誤差と前記帰還回路の出力とを加
算して前記第2の局部量子化器に入力するようにし、前
記帰還回路の出力の極性と前記第1の局部量子化器が発
生する量子化誤差の極性とに基づき前記第1の局部量子
化器の出力値と所定の値とを加減算する制御手段を備
え、前記第2の局部量子化器の出力を第1のノイズシェ
ーピング型量子化器のシェーピング次数に応じて微分
し、その微分出力と前記制御手段の出力とを加算し、そ
の加算結果を出力として取り出すようにした量子化器。
1. A first noise-shaping quantizer for noise-shaping a given input, and a first local quantizer for quantizing an input signal, and quantizing an input signal. A second local quantizer, a detecting means for detecting a quantization error generated by the second local quantizer, and a feedback circuit for feeding back an output of the detecting means by multiplying a predetermined transfer function by feedback. Then, the quantization error generated by the first noise shaping quantizer and the output of the feedback circuit are added and input to the second local quantizer, and the polarity of the output of the feedback circuit is added. And a control means for adding / subtracting an output value of the first local quantizer and a predetermined value based on the polarity of the quantization error generated by the first local quantizer, and the second local quantum. The output of the quantizer is the first noise shaping quantizer Differentiated depending on shaping order, adds the output of the control means and its differential output, the quantizer which is to extract the addition result as an output.
【請求項2】制御手段により、第1の局部量子化器の出
力値の制御を行った後の値が、所定の値以内になるよう
にした請求項1記載の量子化器。
2. The quantizer according to claim 1, wherein the value after the output value of the first local quantizer is controlled by the control means is within a predetermined value.
JP9242090A 1990-04-05 1990-04-06 Quantizer Expired - Fee Related JPH0779255B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9242090A JPH0779255B2 (en) 1990-04-06 1990-04-06 Quantizer
US07/680,668 US5124703A (en) 1990-04-05 1991-04-05 Digital signal requantizing circuit using multistage noise shaping
DE69127491T DE69127491T2 (en) 1990-04-05 1991-04-05 Digital requantifier using multi-stage noise shapers
EP91303041A EP0450984B1 (en) 1990-04-05 1991-04-05 Digital signal requantizing circuit using multi-stage noise shaping

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9242090A JPH0779255B2 (en) 1990-04-06 1990-04-06 Quantizer

Publications (2)

Publication Number Publication Date
JPH03289809A JPH03289809A (en) 1991-12-19
JPH0779255B2 true JPH0779255B2 (en) 1995-08-23

Family

ID=14053928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9242090A Expired - Fee Related JPH0779255B2 (en) 1990-04-05 1990-04-06 Quantizer

Country Status (1)

Country Link
JP (1) JPH0779255B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4788353B2 (en) * 2006-01-20 2011-10-05 パナソニック株式会社 Multistage noise shaping quantizer
JP4788422B2 (en) * 2006-03-20 2011-10-05 パナソニック株式会社 Noise shaping type quantizer

Also Published As

Publication number Publication date
JPH03289809A (en) 1991-12-19

Similar Documents

Publication Publication Date Title
EP0450984B1 (en) Digital signal requantizing circuit using multi-stage noise shaping
JPH0797749B2 (en) Delta-sigma modulation circuit of analog digital converter
JP2005027170A (en) Cascade delta sigma modulator
JP3033162B2 (en) Noise shaping circuit
JP4357083B2 (en) Delta-sigma modulator and AD converter
EP0546920B1 (en) Method and circuit for noise shaping
JPH07193506A (en) Method and sigma-delta modulator system that make cascade connection for three sigma-delta modulators
JP4530119B2 (en) Digital ΔΣ modulator and D / A converter using the same
JPH0779255B2 (en) Quantizer
JP2753126B2 (en) Digital sigma-delta modulator
JPH0779256B2 (en) Quantizer
JPH0779253B2 (en) Quantizer
JPH0779257B2 (en) Quantizer
KR102037610B1 (en) Delta-Sigma ADC using SAR quantizer
JPH0779254B2 (en) Quantizer
JPH082024B2 (en) Quantizer
JPH0779259B2 (en) Quantizer
JPH0793585B2 (en) Quantizer
JP2621721B2 (en) Noise shaping method and circuit
JP3127477B2 (en) Noise shaping circuit
CN111480299A (en) Delta-sigma modulator system and method
JP3036074B2 (en) Multistage noise shaping type quantizer
JPH04320112A (en) Noise shaping type quantizer
JP2689858B2 (en) Noise shaper
JP2693577B2 (en) Delta-sigma modulation circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees