JPH0775873A - Inverter control type welding power source - Google Patents

Inverter control type welding power source

Info

Publication number
JPH0775873A
JPH0775873A JP5243886A JP24388693A JPH0775873A JP H0775873 A JPH0775873 A JP H0775873A JP 5243886 A JP5243886 A JP 5243886A JP 24388693 A JP24388693 A JP 24388693A JP H0775873 A JPH0775873 A JP H0775873A
Authority
JP
Japan
Prior art keywords
inverter
circuit
power source
reactor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5243886A
Other languages
Japanese (ja)
Other versions
JP3277637B2 (en
Inventor
Kikuo Terayama
喜久夫 寺山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daihen Corp
Original Assignee
Daihen Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daihen Corp filed Critical Daihen Corp
Priority to JP24388693A priority Critical patent/JP3277637B2/en
Publication of JPH0775873A publication Critical patent/JPH0775873A/en
Application granted granted Critical
Publication of JP3277637B2 publication Critical patent/JP3277637B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To enhance the safety and reduce the capacity of an inverter transformer by operating a forward converter of each set by shifting phase in order. CONSTITUTION:AC input terminals Tm1 to Tm3 of the primary input is connected to one DC power source 1 in parallel or electric power is supplied from separate DC power sources and forward converters of n sets ((n) is an integer >=2) connected with output terminals in parallel are provided. A control circuit where the forward converter of each set is operated by shifting by one nth period in order is then provided. N pieces of capacitors to divide the output voltage of the DC power source 1 are provided. Consequently, a stable and safe arc welding machine with the low no-load voltage can be provided.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、インバータ制御式のア
ーク溶接用電源に関するものであって、激しい負荷変動
を伴うアーク溶接に対し、安定でかつ無負荷電圧の低い
安全なアーク溶接機を提供しようとするものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inverter-controlled power source for arc welding, and provides a stable arc welding machine which is stable and has a low no-load voltage against arc welding accompanied by a drastic load change. Is what you are trying to do.

【0002】[0002]

【従来の技術】従来から激しい負荷変動を伴うアーク溶
接機には、動作が安定なインバータ制御方式としてフォ
ワードコンバータが用いられていた。2石式のフォワー
ドコンバータの例を図1に示し,その動作波形を図2に
示す。図1において、1は直流電源、2はインバータ1
次回路、3はインバータトランス、4はインバータ2次
回路、5はトーチ、6は母材である。図2は図1の装置
の動作を説明するための図であり、(a)はトランジス
タTp1、Tp2のベース電流、(b)はトランジスタTp
1,Tp2のコレクタ電流、(c)はトランジスタTp1,
Tp2のコレクタ・エミッタ間電圧、(d)は整流ダイオ
ードDs1の電流、(e)はフライホイールダイオードD
s2の電流、(f)はフライホイールダイオードDs2の電
圧、(g)は直流リアクトルLの電流すなわち負荷電流
である。
2. Description of the Related Art Conventionally, a forward converter has been used as an inverter control system having a stable operation in an arc welding machine with a drastic load change. An example of a two-stone forward converter is shown in Fig. 1, and its operation waveform is shown in Fig. 2. In FIG. 1, 1 is a DC power supply, 2 is an inverter 1
Next circuit, 3 is an inverter transformer, 4 is an inverter secondary circuit, 5 is a torch, and 6 is a base material. FIG. 2 is a diagram for explaining the operation of the device of FIG. 1, (a) is the base current of the transistors Tp1 and Tp2, and (b) is the transistor Tp.
1, collector current of Tp2, (c) is transistor Tp1,
Collector-emitter voltage of Tp2, (d) current of rectifying diode Ds1, (e) flywheel diode D
The current of s2, (f) is the voltage of the flywheel diode Ds2, and (g) is the current of the DC reactor L, that is, the load current.

【0003】図1および図2において、図2(a)に示
すように、ベース電流が流れることにより、図2(b)
に示すようなコレクタ電流が各トランジスタに流れ、コ
レクタ・エミッタ間電圧は図2(c)のようになる。ト
ランジスタTp1、Tp2にベース電流が流れONしている
間,整流ダイオードDs1に順電圧がかかって導通し、フ
ライホイールダイオードDs2に逆電圧がかかり、2次側
の電流は整流ダイオードDs1、直流リアクトルL、トー
チ5、アーク、母材6、インバータトランス3の2次側
の整流ダイオードDs1の回路を流れる。
In FIG. 1 and FIG. 2, as shown in FIG. 2A, the base current flows, so that FIG.
The collector current as shown in FIG. 2 flows through each transistor, and the collector-emitter voltage becomes as shown in FIG. While the base current flows through the transistors Tp1 and Tp2 and is turned on, a forward voltage is applied to the rectifier diode Ds1 to conduct it, and a reverse voltage is applied to the flywheel diode Ds2, and the secondary current is the rectifier diode Ds1 and the DC reactor L. , Torch 5, arc, base metal 6, and rectifier diode Ds1 on the secondary side of the inverter transformer 3.

【0004】トランジスタTp1、Tp2のベース電流がな
くなると、これらのトランジスタはOFFし、インバー
タトランス3の1次、2次各巻線にはON時とは逆の電
圧が現れる。1次側ではこの電圧によりダイオードDp
3,Dp4が導通してインバータトランス3はON時に蓄
えた磁気エネルギーを直流電源1に帰還する。次のON
時までに磁気エネルギーの帰還は終了し、インバータト
ランスの巻線に現れる電圧は無くなる。一方この間整流
ダイオードDs1はOFFし、フライホイールダイオード
Ds2はONして、直流リアクトルLに蓄えられた磁気エ
ネルギーが負荷に電力を供給する。この時2次電流は直
流リアクトルL,トーチ5,アーク,母材6,フライホ
イールダイオードDs2,直流リアクトルLの回路を流れ
る。
When the base currents of the transistors Tp1 and Tp2 are exhausted, these transistors are turned off and a voltage opposite to that at the time of turning on appears in each of the primary and secondary windings of the inverter transformer 3. On the primary side, this voltage causes the diode Dp
3, Dp4 becomes conductive, and the inverter transformer 3 returns the magnetic energy stored when it is ON to the DC power supply 1. Next ON
By the time the return of the magnetic energy is completed, the voltage appearing in the winding of the inverter transformer disappears. On the other hand, during this period, the rectifier diode Ds1 is turned off and the flywheel diode Ds2 is turned on, and the magnetic energy stored in the DC reactor L supplies power to the load. At this time, the secondary current flows through the circuit of the DC reactor L, the torch 5, the arc, the base material 6, the flywheel diode Ds2, and the DC reactor L.

【0005】[0005]

【発明が解決しようとする課題】直流電源の出力電圧を
Eo 、トランジスタTp1,Tp2のON時、OFF時の各
時間をそれぞれTon,Toff とするとフライホイールダ
イオードDs2の電圧は図2(g)のようになり、電流は
Toff の時流れる。インバータトランス3の1次,2次
各巻線の巻回数をNp ,Ns とすると負荷電圧の最大値
Vmax は、
When the output voltage of the DC power source is Eo and the times when the transistors Tp1 and Tp2 are ON and OFF are Ton and Toff, respectively, the voltage of the flywheel diode Ds2 is as shown in FIG. 2 (g). And the current flows at Toff. If the number of turns of each primary and secondary winding of the inverter transformer 3 is Np and Ns, the maximum value Vmax of the load voltage is

【0006】Vmax =Eo ・(NS /NP )Vmax = Eo. (NS / NP)

【0005】負荷電圧の平均値Vavr は、The average value of the load voltage Vavr is

【0007】Vavr =Eo ・(NS /NP )・(Ton/
(Ton+Toff ))
Vavr = Eo. (NS / NP). (Ton /
(Ton + Toff))

【0008】である。したがって、[0008] Therefore,

【0009】 (Vmax /Vavr )=(Ton+Toff )/Ton(Vmax / Vavr) = (Ton + Toff) / Ton

【0010】となる。しかるにフォワードコンバータに
おいては少なくとも磁気エネルギーの蓄積に要した時間
だけ磁気エネルギーの帰還のための時間を設けることが
必要となって ON DUTY が 50%以下に制限されてし
まう。すなわち、
[0010] However, in the forward converter, it is necessary to provide a time for returning the magnetic energy at least for the time required for accumulating the magnetic energy, and the ON DUTY is limited to 50% or less. That is,

【0011】Ton/(Ton+Toff )<0.5Ton / (Ton + Toff) <0.5

【0012】であるために、To be

【0010】 (Vmax /Vavr )=(Ton+Toff )/Ton>2(Vmax / Vavr) = (Ton + Toff) / Ton> 2

【0013】となる。一方、他のインバータ方式は、[0013] On the other hand, other inverter systems

【0014】Ton/(Ton+Toff )<100%Ton / (Ton + Toff) <100%

【0015】であるため、Therefore,

【0016】 (Vmax /Vavr )=(Ton+Toff )/Ton>1(Vmax / Vavr) = (Ton + Toff) / Ton> 1

【0017】である。It is

【0018】ところで溶接作業者は安全靴をはき絶縁手
袋をしていても、いつもトーチ,母材間の電圧がかかる
危険性の中にある。インバータが作動していて、アーク
が出ていないときには母材、トーチ間に浮遊容量として
存在する小容量のコンデンサあるいは外部からのノイズ
の侵入を防ぐために出力端子間に接続された小容量のコ
ンデンサが前述のVmax で充電され、それが無負荷電圧
として現れる。この無負荷電圧が高いと溶接作業者にと
っては危険である。しかし、前述のようにフォワードコ
ンバータは ON DUTYすなわちTon/(Ton+Toff )が
50%以下のため、ON DUTY がほぼ100%の他の方
式、例えばブリッジ方式のインバータに比べると同じ平
均電圧を得るために約2倍のVmax を必要とし、その結
果無負荷電圧が約2倍となり、危険性が高い欠点があっ
た。
Even if a welding worker wears safety shoes and wears insulating gloves, there is a danger that a voltage is always applied between the torch and the base metal. When the inverter is operating and no arc is coming out, a small capacitance capacitor that exists as stray capacitance between the base metal and the torch or a small capacitance capacitor connected between the output terminals to prevent noise from entering It is charged with the aforementioned Vmax and appears as a no-load voltage. If this no-load voltage is high, it is dangerous for the welding operator. However, as described above, the forward converter has an ON DUTY, that is, Ton / (Ton + Toff) of 50% or less, so in order to obtain the same average voltage as other methods with an ON DUTY of almost 100%, for example, a bridge type inverter. It requires about twice the Vmax, resulting in about twice the no-load voltage, which is a high risk.

【0019】[0019]

【課題を解決するための手段】本発明は、上記従来装置
の問題点を解決するために複数組のフォワードコンバー
タを用意し、2次側を並列接続するとともに、各フォワ
ードコンバータを順次ON,OFF制御することによっ
て総合的なON DUTY を向上させて、平均電圧と最大電圧
の差を少なくするようにしたものである。
The present invention provides a plurality of sets of forward converters in order to solve the problems of the above-mentioned conventional apparatus, connects the secondary side in parallel, and sequentially turns on and off each forward converter. By controlling it, the overall ON DUTY is improved and the difference between the average voltage and the maximum voltage is reduced.

【0020】[0020]

【実施例】以下本発明を図示の実施例によって説明す
る。
The present invention will be described below with reference to the illustrated embodiments.

【0021】図3は本発明の実施例1である。インバー
タ1次回路2a,2bは図1のインバータ1次回路2
と、インバータトランス3a,3bは図1のインバータ
トランス3と、インバータ2次回路4a,4bは図1の
インバータ2次回路4とそれぞれ同じ構成である。図4
は図3の実施例の動作を説明するための線図である。図
4において、(aa)はインバータ1次回路2aのトラ
ンジスタTp1、Tp2のベース電流、(ba)はインバー
タ1次回路2aのトランジスタTp1,Tp2のコレクタ電
流、(ca)はインバータ1次回路2aのトランジスタ
Tp1、Tp2のコレクタ・エミッタ間電圧、(ab)はイ
ンバータ1次回路2bのトランジスタTp1、Tp2のベー
ス電流、(bb)はインバータ1次回路2bのトランジ
スタTp1、Tp1、Tp2のコレクタ電流、(cb)はイン
バータ1次回路2bのトランジスタTp1、Tp2のコレク
タ・エミッタ間電圧、(da)はインバータ2次回路4
aの整流ダイオードDs1の電流、(ea)はインバータ
2次回路4aのフライホイールダイオードDs2の電流、
(fa)はインバータ2次回路4aのフライホイールダ
イオードDs2の電圧、(db)はインバータ2次回路4
bの整流ダイオードDs1の電流、(eb)はインバータ
2次回路4bのフライホイールダイオードDs2の電流、
(fb)はインバータ2次回路4bのフライホイールダ
イオードDs2の電圧、(ga)はインバータ2次回路4
aの直流リアクトルLの電流、(gb)はインバータ2
次回路4bの直流リアクトルLの電流、(h)は負荷電
流である。
FIG. 3 shows the first embodiment of the present invention. The inverter primary circuits 2a and 2b are the inverter primary circuits 2 of FIG.
The inverter transformers 3a and 3b have the same configurations as the inverter transformer 3 in FIG. 1, and the inverter secondary circuits 4a and 4b have the same configurations as the inverter secondary circuit 4 in FIG. Figure 4
FIG. 4 is a diagram for explaining the operation of the embodiment of FIG. In FIG. 4, (aa) is the base current of the transistors Tp1 and Tp2 of the inverter primary circuit 2a, (ba) is the collector current of the transistors Tp1 and Tp2 of the inverter primary circuit 2a, and (ca) is of the inverter primary circuit 2a. The collector-emitter voltage of the transistors Tp1 and Tp2, (ab) is the base current of the transistors Tp1 and Tp2 of the inverter primary circuit 2b, (bb) is the collector current of the transistors Tp1, Tp1 and Tp2 of the inverter primary circuit 2b, ( cb) is the collector-emitter voltage of the transistors Tp1 and Tp2 of the inverter secondary circuit 2b, and (da) is the inverter secondary circuit 4
current of rectifier diode Ds1 of a, (ea) current of flywheel diode Ds2 of inverter secondary circuit 4a,
(Fa) is the voltage of the flywheel diode Ds2 of the inverter secondary circuit 4a, (db) is the inverter secondary circuit 4
current of rectifier diode Ds1 of b, (eb) current of flywheel diode Ds2 of inverter secondary circuit 4b,
(Fb) is the voltage of the flywheel diode Ds2 of the inverter secondary circuit 4b, and (ga) is the inverter secondary circuit 4
The current of the DC reactor L of a, (gb) is the inverter 2
The current of the DC reactor L of the next circuit 4b, (h) is the load current.

【0022】図4の(aa)と(ab)、(ba)と
(bb)、(ca)と(cb)、(da)と(db)、
(ea)と(eb)、(fa)と(fb)、(ga)と
(gb)とはそれぞれ同じ波形であるが、位相が互いに
2分の1周期ずれている。負荷電圧は、(ga)がイン
バータ2次回路4aの直流リアクトルLを通して、(g
b)がインバータ2次回路4bの直流リアクトルLを通
して現れる。したがって、負荷電圧の最大値はV1maxで
あり、負荷電圧の平均値は2・V1max・(Ton/(Ton
+Toff ))となる。この負荷電圧の平均値は、溶接に
対する要求値であるので前記した図1の回路のものと同
じでよいから、Vmax =2・V1maxとなる。これより図
3のインバータトランス3a,3bの巻数比(2次/1
次)は、図1のインバータトランス3の1/2でよいこ
とになる。このことは、図3の回路の無負荷電圧は、図
1の回路の2分の1となることを示し、図3の回路は図
1の回路より作業者に対して安全であることを示すもの
である。
4 (aa) and (ab), (ba) and (bb), (ca) and (cb), (da) and (db),
Although (ea) and (eb), (fa) and (fb), and (ga) and (gb) have the same waveform, their phases are shifted from each other by a half cycle. As for the load voltage, (ga) passes through the DC reactor L of the inverter secondary circuit 4a,
b) appears through the DC reactor L of the inverter secondary circuit 4b. Therefore, the maximum value of the load voltage is V1max, and the average value of the load voltage is 2 · V1max · (Ton / (Ton
+ Toff)). Since the average value of the load voltage is the required value for welding and may be the same as that of the circuit of FIG. 1 described above, Vmax = 2 · V1max. From this, the turns ratio (secondary / 1
The following will be 1/2 of the inverter transformer 3 in FIG. This indicates that the no-load voltage of the circuit of FIG. 3 is half that of the circuit of FIG. 1, indicating that the circuit of FIG. 3 is safer for the operator than the circuit of FIG. It is a thing.

【0023】なお、図3の各インバータトランス3a,
3bの2次巻線を流れる各電流の最大値も、それぞれ図
1の装置の2分の1となり、前記の巻数比を考慮する
と、各インバータの1次巻線を流れる最大電流は、それ
ぞれ図2の4分の1となる。したがって、図3の2つの
インバータトランスの合計容量は図1の1つのインバー
タトランスの容量の2分の1となる。また各インバータ
を構成するトランジスタに必要な定格電流と定格電圧の
積も図3の場合は図1の場合の4分の1のものを2個用
意すればよいことになる。
Each inverter transformer 3a in FIG.
The maximum value of each current flowing through the secondary winding of 3b is also one-half of that of the device of FIG. 1, and considering the turns ratio, the maximum current flowing through the primary winding of each inverter is It is a quarter of two. Therefore, the total capacity of the two inverter transformers in FIG. 3 is one half of the capacity of the one inverter transformer in FIG. Further, in the case of FIG. 3, the product of the rated current and the rated voltage required for the transistors forming each inverter may be one quarter of that in the case of FIG.

【0024】図5は図3に示した実施例に用いる制御回
路の例である。同図において、7はクロックパルス発生
器、8は制御パルス発生器、9a,9bはトランジスタ
駆動回路である。図6は図5の制御回路の動作を説明す
るための線図であり、同図において、(a)はクロック
パルスVck、(b)は制御パルスVca、(c)はトラン
ジスタ駆動パルスIp1a 、(d)はトランジスタ駆動パ
ルスIp2a 、(e)は制御パルスVcb、(f)はトラン
ジスタ駆動パルスIp1b 、(g)はトランジスタ駆動パ
ルスIp2b 、である。
FIG. 5 shows an example of the control circuit used in the embodiment shown in FIG. In the figure, 7 is a clock pulse generator, 8 is a control pulse generator, and 9a and 9b are transistor drive circuits. FIG. 6 is a diagram for explaining the operation of the control circuit of FIG. 5, where (a) is a clock pulse Vck, (b) is a control pulse Vca, (c) is a transistor drive pulse Ip1a, (c). d) is a transistor drive pulse Ip2a, (e) is a control pulse Vcb, (f) is a transistor drive pulse Ip1b, and (g) is a transistor drive pulse Ip2b.

【0025】クロックパルス発生器7は一定の周期でク
ロックパルスVckを発生し、制御パルス発生器8に入力
する。制御パルス発生器8は、クロックパルスを分周し
て、図3のインバータ1次回路2aのトランジスタTp
1,Tp2およびインバータ1次回路2bのトランジスタ
Tp1,Tp2の各最大ON DUTY に相当する制御パルスVca
およびVcbを発生し、トランジスタ駆動回路9a、9b
に入力する。トランジスタ駆動回路9a、9bは、この
制御パルスVca、Vcbの立上りに同期しもうひとつの入
力すなわち出力制御信号Vcnt に応じた時間幅のパルス
Ip1a 、Ip2a およびIp1b 、Ip2b を出力し図3のイ
ンバータ1次回路2aのトランジスタTp1,Tp2および
インバータ1次回路2bのトランジスタTp1,Tp2を駆
動する。なお、このトランジスタ駆動パルスIp1a ,I
p2a およびIp1b ,Ip2b の回路はそれぞれ絶縁されて
いる。
The clock pulse generator 7 generates a clock pulse Vck at a constant cycle and inputs it to the control pulse generator 8. The control pulse generator 8 divides the clock pulse to generate the transistor Tp of the inverter primary circuit 2a shown in FIG.
1, Tp2 and control pulse Vca corresponding to each maximum ON DUTY of the transistors Tp1 and Tp2 of the inverter primary circuit 2b
And Vcb are generated, and the transistor drive circuits 9a and 9b are generated.
To enter. The transistor driving circuits 9a and 9b output pulses Ip1a, Ip2a and Ip1b, Ip2b having a time width corresponding to another input, that is, the output control signal Vcnt, in synchronization with the rising edges of the control pulses Vca and Vcb, and output the inverter 1 shown in FIG. The transistors Tp1 and Tp2 of the next circuit 2a and the transistors Tp1 and Tp2 of the inverter primary circuit 2b are driven. The transistor drive pulses Ip1a and Ip1a
The circuits p2a, Ip1b and Ip2b are isolated from each other.

【0026】ここで、制御パルス発生器としてはクロッ
クパルスVckを入力とし、この入力パルスを2相分割し
て ON DUTYが50%未満で相互に位相が180度ずれた
2組のパルス列を発生する回路であればよい。このため
には例えばステッピングモータ制御用集積回路(株式会
社東芝製TD62803Pなど)を用いることができ
る。図7は制御パルス発生器8の実施例を示す。同図に
おいて、IC1はステッピングモータ制御用集積回路、
Rck1 、Rck2 は抵抗器、SWPはスイッチである。同
図において、クロックパルスVckを入力すると、互いに
位相が180度異なった制御パルスVca,Vcbが得られ
る。
Here, a clock pulse Vck is input as a control pulse generator, and this input pulse is divided into two phases to generate two sets of pulse trains whose ON DUTY is less than 50% and whose phases are shifted by 180 degrees. Any circuit will do. For this purpose, for example, an integrated circuit for controlling a stepping motor (such as TD62803P manufactured by Toshiba Corporation) can be used. FIG. 7 shows an embodiment of the control pulse generator 8. In the figure, IC1 is an integrated circuit for controlling a stepping motor,
Rck1 and Rck2 are resistors, and SWP is a switch. In the figure, when the clock pulse Vck is input, control pulses Vca and Vcb whose phases are different from each other by 180 degrees are obtained.

【0027】図8は制御パルスVcaと出力制御信号Vcn
t とを入力とし、入力信号に対応したトランジスタ駆動
パルスIp1a ,Ip2a を得るトランジスタ駆動回路9a
の例を示す接続図である。同図において,OP1ないし
OP3は演算増幅器、E1ないしE5は制御電源、PC
1ないしPC3はフォトカプラ、TR11ないしTR14は
トランジスタ、DR1ないしDR3はダイオード、AN
D1はANDゲートである。同図において、演算増幅器
OP1、抵抗器R1,R2は反転増幅器を構成してい
る。さらに演算増幅器OP1のマイナス入力端子には抵
抗器R3と制御電源E1が図示の極性で直列に接続され
ている。演算増幅器OP1の出力は、制御パルスVcaが
プラスのときはマイナス、制御パルスVcaがゼロのとき
はプラスとなる。演算増幅器OP1の出力は、演算増幅
器OP2、抵抗器R4 、コンデンサC1から構成されて
いる積分器と、抵抗器R5、フォトカプラPC1から構
成されている積分器用のリセット回路に入力される。
FIG. 8 shows the control pulse Vca and the output control signal Vcn.
Transistor drive circuit 9a that receives t and as inputs and obtains transistor drive pulses Ip1a and Ip2a corresponding to the input signal
It is a connection diagram showing an example of. In the figure, OP1 to OP3 are operational amplifiers, E1 to E5 are control power supplies, and PC.
1 to PC3 are photocouplers, TR11 to TR14 are transistors, DR1 to DR3 are diodes, AN
D1 is an AND gate. In the figure, the operational amplifier OP1 and the resistors R1 and R2 form an inverting amplifier. Further, a resistor R3 and a control power source E1 are connected in series with the polarity shown in the figure to the negative input terminal of the operational amplifier OP1. The output of the operational amplifier OP1 is negative when the control pulse Vca is positive and positive when the control pulse Vca is zero. The output of the operational amplifier OP1 is input to the integrator composed of the operational amplifier OP2, the resistor R4 and the capacitor C1 and the reset circuit for the integrator composed of the resistor R5 and the photocoupler PC1.

【0028】図9は図8のトランジスタ駆動回路9aの
動作を説明するための線図であり、同図において,
(a)は制御パルスVca、(b)は演算増幅器OP1の
出力電圧、(c)は演算増幅器OP2の出力電圧Vth、
(d)は演算増幅器OP3の出力電圧、(e)はAND
1の出力電圧である。図8および図9において、制御パ
ルスVcaがゼロのときは演算増幅器OP1の出力はプラ
スになり、抵抗器R5とフォトカプラPC1の発光ダイ
オードに電流が流れる。このためフォトカプラPC1の
出力トランジスタはONになってコンデンサC1の電荷
を放電させ、前記積分回路をリセットする。制御パルス
Vcaがプラスのときは演算増幅器OP1の出力はマイナ
スになり、抵抗器R5とフォトカプラPC1の発光ダイ
オードには電流が流れない。このためフォトカプラPC
1の出力トランジスタはOFFになり前記積分回路は積
分動作をするその結果図8(c)に示す三角波Vthが前
記積分回路の出力として得られる。
FIG. 9 is a diagram for explaining the operation of the transistor drive circuit 9a shown in FIG.
(A) is the control pulse Vca, (b) is the output voltage of the operational amplifier OP1, (c) is the output voltage Vth of the operational amplifier OP2,
(D) is the output voltage of the operational amplifier OP3, (e) is AND
1 output voltage. In FIG. 8 and FIG. 9, when the control pulse Vca is zero, the output of the operational amplifier OP1 becomes positive, and a current flows through the resistor R5 and the light emitting diode of the photocoupler PC1. Therefore, the output transistor of the photocoupler PC1 is turned on to discharge the electric charge of the capacitor C1 and reset the integrating circuit. When the control pulse Vca is positive, the output of the operational amplifier OP1 becomes negative, and no current flows through the resistor R5 and the light emitting diode of the photocoupler PC1. Therefore, photo coupler PC
The output transistor of No. 1 is turned off and the integrating circuit performs the integrating operation. As a result, the triangular wave Vth shown in FIG. 8C is obtained as the output of the integrating circuit.

【0029】この三角波Vthは出力制御信号Vcnt と演
算増幅器OP3,抵抗器R6,R7およびダイオードD
R2からなる比較器に入力されて比較される。この比較
器はVth<Vcnt のときプラス、Vth>Vcnt のときマ
イナスを出力する。この比較器の出力はアンドゲートA
ND1のひとつの入力端子に加えられる。アンドゲート
AND1のもうひとつの入力端子には制御パルスVcaが
加えられる。その結果、制御パルスVcaがプラスでかつ
前記比較器の出力がプラスのとき、アンドゲートAND
1の出力がプラスとなり、抵抗器R8を通してフォトカ
プラPC2,PC3の発光ダイオードに電流が流れる。
これらの発光ダイオードを持つフォトカプラPC2,P
C3の出力トランジスタはそれぞれ制御電源E2,E
3、抵抗器R9,R10,トランジスタTR11,TR12
および制御電源E4,E5,抵抗器R11,R12,ト
ランジスタTR13,TR14とともにトランジスタ駆動パ
ルスIp1a ,Ip2a を発生する。
This triangular wave Vth is output control signal Vcnt, operational amplifier OP3, resistors R6 and R7 and diode D.
It is input to the comparator composed of R2 for comparison. This comparator outputs a plus when Vth <Vcnt and a minus when Vth> Vcnt. The output of this comparator is AND gate A
It is added to one input terminal of ND1. A control pulse Vca is applied to the other input terminal of the AND gate AND1. As a result, when the control pulse Vca is positive and the output of the comparator is positive, the AND gate AND
The output of 1 becomes positive and a current flows through the resistor R8 to the light emitting diodes of the photocouplers PC2 and PC3.
Photocouplers PC2 and P having these light emitting diodes
The output transistors of C3 are control power sources E2 and E, respectively.
3, resistors R9, R10, transistors TR11, TR12
The transistor drive pulses Ip1a and Ip2a are generated together with the control power supplies E4 and E5, the resistors R11 and R12, and the transistors TR13 and TR14.

【0030】図5のトランジスタ駆動回路9bも9aと
同じものであるが、入力の制御パルスVcbがVcaと2分
の1周期位相がずれているのでトランジスタ駆動パルス
Ip1a ,Ip2a とは180度位相がずれたトランジスタ
駆動パルスIp1b ,Ip2b がトランジスタ駆動回路9b
の出力となる。
The transistor drive circuit 9b of FIG. 5 is also the same as 9a, but since the input control pulse Vcb is out of phase with Vca by a half cycle, the transistor drive pulses Ip1a and Ip2a are 180 degrees out of phase. The shifted transistor drive pulses Ip1b and Ip2b are applied to the transistor drive circuit 9b.
Will be output.

【0031】図10は本発明の実施例2であり、図3に
示した実施例のうち、インバータ2次回路4a,4bの
フライホイールダイオードDs1、Ds2および直流リアク
トルLを外部に取り出して1個のものを共通に使用する
ようにしたものである。その動作は図11に示すように
図3の実施例の動作を説明する図4の線図とくらべてフ
ライホイールダイオードDs2の波形(e),(f)およ
び直流リアクトルLの波形(g)が異なるだけであるの
で詳細な説明は省略する。
FIG. 10 shows a second embodiment of the present invention. In the embodiment shown in FIG. 3, the flywheel diodes Ds1 and Ds2 and the DC reactor L of the inverter secondary circuits 4a and 4b are taken out to the outside, and one is provided. It is the one that is commonly used. As shown in FIG. 11, the operation is such that the waveforms (e) and (f) of the flywheel diode Ds2 and the waveform (g) of the DC reactor L are different from those of the diagram of FIG. 4 for explaining the operation of the embodiment of FIG. Since they are only different, detailed description will be omitted.

【0032】図12は本発明の実施例3である。実施例
3と実施例1との違いは、直流リアクトルである。実施
例1では、インバータa側、インバータb側それぞれ独
立したインバータ2次回路4aの直流リアクトルL、イ
ンバータ2次回路4bの直流リアクトルLであるのに対
し、実施例3では、相互に磁気結合した直流リアクトル
Lscが用いられ、インバータa側のLsc(1/2) とインバ
ータb側のLsc(2/2)の各巻線に流れる電流は互いに磁
束を打ち消すように、磁気的に結合している。
FIG. 12 shows a third embodiment of the present invention. The difference between the third embodiment and the first embodiment is the DC reactor. In the first embodiment, the direct current reactor L of the inverter secondary circuit 4a and the direct current reactor L of the inverter secondary circuit 4b, which are independent from each other on the inverter a side and the inverter b side, are used, whereas in the third embodiment, they are magnetically coupled to each other. A DC reactor Lsc is used, and the currents flowing through the windings of Lsc (1/2) on the side of the inverter a and Lsc (2/2) on the side of the inverter b are magnetically coupled so as to cancel out the magnetic flux.

【0033】図13に図12の実施例の動作を説明する
ための線図を示す。図12および図13において、直流
電源1、トーチ5および母材6、インバータ1次回路2
a、2bは、実施例1の図3と同じ動作をする。その動
作波形は図13の(aa)ないし(ca)および(a
b)ないし(cb)となる。図13の(aa)ないし
(ca)の動作と(ab)ないし(cb)の動作は位相
が互いに半周期ずれている。インバータ2次回路4aの
整流ダイオードDs1、フライホイールダイオードDs2お
よびインバータ2次回路4bの整流ダイオードDs1、フ
ライホイールダイオードDs2の動作波形は図13の(d
a)、(ea)および(db)、(eb)に示す通りと
なる。
FIG. 13 shows a diagram for explaining the operation of the embodiment shown in FIG. 12 and 13, a DC power supply 1, a torch 5 and a base material 6, an inverter primary circuit 2
a and 2b operate in the same manner as in FIG. 3 of the first embodiment. The operation waveforms are (aa) to (ca) and (a) in FIG.
b) to (cb). The operations (aa) to (ca) and the operations (ab) to (cb) in FIG. 13 are out of phase with each other by a half cycle. The operation waveforms of the rectifier diode Ds1 and flywheel diode Ds2 of the inverter secondary circuit 4a and the rectifier diode Ds1 and flywheel diode Ds2 of the inverter secondary circuit 4b are shown in FIG.
As shown in a), (ea) and (db), (eb).

【0034】インバータ1次回路2aのトランジスタT
p1,Tp2がONで、インバータ1次回路2bのトランジ
スタTp1,Tp2がOFFのとき、インバータ2次回路4
aの整流ダイオードDs1の電流は、結合直流リアクトル
Lsc(1/2) に流れる電流と同じである。結合直流リアク
トルLsc(2/2) 、トーチ5、アーク、母材6、インバー
タ2次回路4bのフライホイールダイオードDs2、結合
直流リアクトルLsc(2/2) の回路を流れる電流は、結合
直流リアクトルLsc(1/2) に流れる電流と同じになる。
インバータ1次回路2aのトランジスタTp1,Tp2がO
FFで、インバータ1次回路2bのトランジスタTp1,
Tp2がONのとき、インバータ2次回路4bの整流ダイ
オードDs1の電流は結合直流リアクトルLsc(2/2) に流
れる電流と同じである。この時結合直流リアクトルLsc
(1/2) 、トーチ5、アーク、母材6、インバータ2次回
路4aのフライホイールダイオードDs2、結合直流リア
クトルLsc(1/2) の回路を流れる電流は、結合直流リア
クトルLsc(2/2) に流れる電流と同じになる。
Transistor T of inverter primary circuit 2a
When p1 and Tp2 are ON and the transistors Tp1 and Tp2 of the inverter primary circuit 2b are OFF, the inverter secondary circuit 4
The current of the rectifying diode Ds1 of a is the same as the current flowing through the coupled DC reactor Lsc (1/2). The current flowing through the coupled DC reactor Lsc (2/2), torch 5, arc, base metal 6, flywheel diode Ds2 of the inverter secondary circuit 4b, and coupled DC reactor Lsc (2/2) is the coupled DC reactor Lsc. It becomes the same as the current flowing in (1/2).
The transistors Tp1 and Tp2 of the inverter primary circuit 2a are O
In the FF, the transistor Tp1 of the inverter primary circuit 2b,
When Tp2 is ON, the current of the rectifying diode Ds1 of the inverter secondary circuit 4b is the same as the current flowing through the coupled DC reactor Lsc (2/2). At this time, the coupled DC reactor Lsc
(1/2), the torch 5, the arc, the base material 6, the flywheel diode Ds2 of the inverter secondary circuit 4a, and the current flowing through the circuit of the coupled DC reactor Lsc (1/2), the coupled DC reactor Lsc (2/2 ) Is the same as the current flowing through.

【0035】インバータ1次回路2aのトランジスタT
p1,Tp2がOFFで、インバータ1次回路2bのトラン
ジスタTp1,Tp2もOFFのとき、結合直流リアクトル
Lsc(1/2) 、トーチ5、アーク、母材6、インバータ2
次回路4aのフライホイールダイオードDs2、結合直流
リアクトルLsc(1/2) の回路を流れる電流と、結合直流
リアクトルLsc(2/2) 、トーチ5、アーク、母材6、イ
ンバータ2次回路4bのフライホイールダイオードDs
2、結合直流リアクトルLsc(1/2) の回路を流れる電流
は同じになる。インバータ2次回路4aのフライホイー
ルダイオードDs2、インバータ2次回路4bのDRS2の
電圧波形は(fa)、(fb)に示す。インバータ2次
回路4aのフライホイールダイオードDs2の電圧はイン
バータ1次回路2aのトランジスタTp1,Tp2がONの
ときV3max となる。インバータ2次回路4bのフライ
ホイールダイオードDs2の電圧はインバータ1次回路2
bのトランジスタTp1,Tp2がONのときV3max とな
る。
Transistor T of inverter primary circuit 2a
When p1 and Tp2 are OFF and the transistors Tp1 and Tp2 of the inverter primary circuit 2b are also OFF, the coupled DC reactor Lsc (1/2), torch 5, arc, base metal 6, inverter 2
The current flowing through the flywheel diode Ds2 of the next circuit 4a and the circuit of the coupled DC reactor Lsc (1/2), the coupled DC reactor Lsc (2/2), the torch 5, the arc, the base material 6, and the inverter secondary circuit 4b. Flywheel diode Ds
2. The current flowing through the circuit of the coupled DC reactor Lsc (1/2) becomes the same. The voltage waveforms of the flywheel diode Ds2 of the inverter secondary circuit 4a and DRS2 of the inverter secondary circuit 4b are shown in (fa) and (fb). The voltage of the flywheel diode Ds2 of the inverter secondary circuit 4a becomes V3max when the transistors Tp1 and Tp2 of the inverter primary circuit 2a are ON. The voltage of the flywheel diode Ds2 of the inverter secondary circuit 4b is the inverter primary circuit 2
When the transistors Tp1 and Tp2 of b are ON, V3max is reached.

【0036】したがって、負荷電圧の最大値はV3maxで
あり、負荷電圧の平均値は2・V3max・(Ton/(Ton
+Toff ))となる。この負荷電圧の平均値は、前記し
た図1の回路のものと同じでよいから、Vmax =2・V
3maxとなる。このことは、図12の回路の無負荷電圧
も、図3の回路と同様に、図1の回路の2分の1である
ことを示し、図12の回路も図1の回路より安全である
ことを示すものである。
Therefore, the maximum value of the load voltage is V3max, and the average value of the load voltage is 2 · V3max · (Ton / (Ton /
+ Toff)). Since the average value of this load voltage may be the same as that of the circuit of FIG. 1 described above, Vmax = 2 · V
It will be 3max. This shows that the no-load voltage of the circuit of FIG. 12 is also half that of the circuit of FIG. 1, like the circuit of FIG. 3, and the circuit of FIG. 12 is safer than the circuit of FIG. It means that.

【0037】[0037]

【その他の実施例】前記の実施例1ないし実施例3は、
2石式のフォワードコンバータで説明したが、同様のこ
とが1石式のフォワードコンバータでも言える。また、
各インバータ1次回路の入力はそれぞれ別の直流電源に
接続してもよい。
Other Embodiments The above-mentioned Embodiments 1 to 3 are
Although the description has been given for the two-stone forward converter, the same thing can be said for the one-stone forward converter. Also,
The inputs of each inverter primary circuit may be connected to different DC power supplies.

【0038】また直流電源の出力をコンデンサによって
分割し、各インバータ1次回路の入力をそれぞれのコン
デンサに接続してもよい。図14はそのようにしたとき
の例を示す接続図である。同図において、C1、C2は
直流電源11の出力部に接続したコンデンサであり、直
流電源11の出力を2分する。各コンデンサの端子電圧
はそれぞれのインバータ1次回路2a、2bに供給され
る。同図のその他の部分は図3に示した実施例と同様で
ある。
The output of the DC power supply may be divided by capacitors, and the input of each inverter primary circuit may be connected to each capacitor. FIG. 14 is a connection diagram showing an example of such a case. In the figure, C1 and C2 are capacitors connected to the output section of the DC power supply 11, and divide the output of the DC power supply 11 into two. The terminal voltage of each capacitor is supplied to each inverter primary circuit 2a, 2b. Other parts of the figure are similar to those of the embodiment shown in FIG.

【0039】さらに図15は、図14の実施例に加え
て、2つのコンデンサによって直流電源の出力電圧を2
分割し、各インバータ1次回路の入力端子を並列にして
直流電源の出力端子に直接接続するか、各インバータ1
次回路の入力端子を直流電源の出力電圧を2分割するそ
れぞれのコンデンサに接続するかの切り替えスイッチS
WPを設けたものである。同図の場合は例えば三相20
0Vまたは400Vのように入力電圧が相互に1対2の
関係にある2種類の電源電圧に対して切り替えスイッチ
Swpを選択することにより共通の装置が使用できる。
Further, in addition to the embodiment shown in FIG. 14, FIG. 15 shows that the output voltage of the DC power supply is set to 2 by using two capacitors.
Divide and connect the input terminals of each inverter primary circuit in parallel and connect them directly to the output terminals of the DC power supply.
Switch S for selecting whether to connect the input terminal of the next circuit to each capacitor that divides the output voltage of the DC power supply into two
It has a WP. In the case of the figure, for example, three-phase 20
A common device can be used by selecting the change-over switch Swp for two kinds of power supply voltages whose input voltages have a one-to-two relationship with each other such as 0V or 400V.

【0040】以上は2組のインバータ回路で説明した
が、3組以上のインバータ回路を用いて2次側を並列に
接続した構造としてもよい。この場合の、制御パルス発
生器にはそれぞれ位相が互いに3分の1周期ずつ(12
0度)ずれた3つの制御パルスを得て、この制御パルス
に同期して出力制御信号に対応した時間幅のパルスを発
生するトランジスタ駆動回路を3組用意すればい。
Although two sets of inverter circuits have been described above, three or more sets of inverter circuits may be used to connect the secondary side in parallel. In this case, the control pulse generators have phases that are one-third of each other (12
It suffices to prepare three sets of transistor drive circuits that obtain three control pulses shifted by 0 degrees) and generate a pulse having a time width corresponding to the output control signal in synchronization with the control pulses.

【0041】[0041]

【本発明の効果】本発明は、上記の通りであるので従来
のフォワードコンバータを用いたインバータ制御式アー
ク溶接機に比べ、無負荷電圧をほぼ2分の1に低減し、
安全性を高められることおよびインバータトランスの合
計容量もほぼ2分の1に低減できる。
As described above, according to the present invention, the no-load voltage is reduced to about half as compared with the conventional inverter-controlled arc welding machine using the forward converter.
The safety can be improved and the total capacity of the inverter transformer can be reduced to about half.

【0042】請求項2においては、さらに低い電圧定格
のトランジスタで高い入力電圧に対応できるフォワード
コンバータを用いたインバータ制御式アーク溶接機を提
供できる。
According to the second aspect of the present invention, it is possible to provide an inverter-controlled arc welding machine using a forward converter that can handle a high input voltage with a transistor having a lower voltage rating.

【0043】請求項3は、さらに例えば200Vにも4
00Vのようにほぼ1対2の関係にある2種類の入力電
圧にも、共用できるフォワードコンバータのインバータ
制御式アーク溶接機を提供できる。
The third aspect of the present invention is, for example, 200 V
It is possible to provide an inverter-controlled arc welder of a forward converter that can be commonly used for two types of input voltages that are in a one-to-two relationship such as 00V.

【0044】請求項4および請求項5の各発明は、さら
にインバータ2次回路のフライホイールダイオードと直
流リアクトルまたは直流リアクトルを一体の部品にする
ことができるので部品点数の低減ができる。
In the inventions of claims 4 and 5, the flywheel diode of the inverter secondary circuit and the DC reactor or the DC reactor can be integrated into one part, so that the number of parts can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】従来の2石式のフォワードコンバータの回路を
示す接続図、
FIG. 1 is a connection diagram showing a circuit of a conventional two-stone forward converter,

【図2】図1のフォワードコンバータの動作波形を示す
線図、
2 is a diagram showing operating waveforms of the forward converter of FIG. 1,

【図3】本発明の第1の実施例を示す接続図、FIG. 3 is a connection diagram showing a first embodiment of the present invention,

【図4】図3の実施例の装置の動作を説明するための線
図、
FIG. 4 is a diagram for explaining the operation of the apparatus of the embodiment of FIG.

【図5】図3の実施例に用いる制御回路の例を示す接続
図、
5 is a connection diagram showing an example of a control circuit used in the embodiment of FIG.

【図6】図5の制御回路の動作明するための線図、6 is a diagram for explaining the operation of the control circuit of FIG.

【図7】図5の制御回路に用いる制御パルス発生器8の
例を示す接続図、
7 is a connection diagram showing an example of a control pulse generator 8 used in the control circuit of FIG.

【図8】図5の制御回路に用いるトランジスタ駆動回路
9aの例を示す接続図、
8 is a connection diagram showing an example of a transistor drive circuit 9a used in the control circuit of FIG.

【図9】図8のトランジスタ駆動回路9aの動作を説明
するための線図、
9 is a diagram for explaining the operation of the transistor drive circuit 9a in FIG.

【図10】本発明の第2の実施例を示す接続図、FIG. 10 is a connection diagram showing a second embodiment of the present invention,

【図11】図10の実施例の装置の動作を説明するため
の線図、
11 is a diagram for explaining the operation of the apparatus of the embodiment of FIG.

【図12】本発明の第3の実施例を示す接続図、FIG. 12 is a connection diagram showing a third embodiment of the present invention,

【図13】図12の実施例の装置の動作を説明するため
の線図、
FIG. 13 is a diagram for explaining the operation of the apparatus of the embodiment of FIG.

【図14】本発明の第4の実施例を示す接続図、FIG. 14 is a connection diagram showing a fourth embodiment of the present invention,

【図15】本発明の第5の実施例を示す接続図FIG. 15 is a connection diagram showing a fifth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1,11 直流電源 D1 ないしD6 整流器 C,C1 ,C2 平滑用コンデンサ Tm1ないしTm3 交流入力端子 2,2a,2b インバータ1次回路 Tp1,Tp2 トランジスタ TR11ないしTR14 トランジスタ Dp1,Dp2,Dp3,Dp4 ダイオード 3 インバータトランス 3a,3b インバータトランス 4 インバータ2次回路 4a,4b インバータ2次回路 41a,41b インバータ2次回路 42a,42b インバータ2次回路 Ds1 整流ダイオード Ds2 フライホイールダイオード L 直流リアクトル Lsc 結合直流リアクトル 5 トーチ 6 母材 7 クロックパルス発生器 8 制御パルス発生器 IC1 ステッピングモータ制御用IC Rck1 ,Rck2 抵抗器 Swp スイッチ 9a トランジスタ駆動回路 9b トランジスタ駆動回路 OP1ないしOP3 演算増幅器 E 制御電源 E1ないしE5 制御電源 PC1ないしPC3 フォトカプラ AND1 ANDゲート DR1ないしDR3 ダイオード R1ないしR12 抵抗器 1,11 DC power supply D1 to D6 Rectifier C, C1, C2 smoothing capacitor Tm1 to Tm3 AC input terminal 2, 2a, 2b inverter primary circuit Tp1, Tp2 transistor TR11 or TR14 transistor Dp1, Dp2, Dp3, Dp4 diode 3 inverter Transformer 3a, 3b Inverter transformer 4 Inverter secondary circuit 4a, 4b Inverter secondary circuit 41a, 41b Inverter secondary circuit 42a, 42b Inverter secondary circuit Ds1 Rectifying diode Ds2 Flywheel diode L DC reactor Lsc Coupling DC reactor 5 Torch 6 Mother Material 7 Clock pulse generator 8 Control pulse generator IC1 Stepping motor control IC Rck1, Rck2 Resistor Swp switch 9a Transistor drive circuit 9b Transistor drive circuit OP1 to OP3 Operational amplification It E5 control power PC1 to no E control power E1 to PC3 photocoupler AND1 AND gates DR1 DR3 diodes R1 to R12 resistor

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】1次入力端子を並列にしてひとつの直流電
源に接続するかまたは別々の直流電源から電力を供給さ
れるとともに出力端子を並列接続したn組(ただしnは
2以上の整数)のフォワードコンバータと、前記各組の
フォワードコンバータをn分の1周期ずつ順次位相をず
らせて運転する制御回路とを備えたインバータ制御式溶
接電源。
1. n sets of primary input terminals connected in parallel and connected to one DC power supply, or power supplied from different DC power supplies and output terminals connected in parallel (where n is an integer of 2 or more). Inverter-controlled welding power source, comprising: the forward converter and the control circuit for operating the above-described forward converters in each set by sequentially shifting the phase by 1 / n cycle.
【請求項2】直流電源の出力電圧を分割するn個(ただ
しnは2以上の整数)のコンデンサと、前記各コンデン
サの端子電圧を入力とし出力端子を並列接続したn組の
フォワードコンバータと、前記フォワードコンバータを
n分の1周期ずつ順次位相をずらせて運転する制御回路
とを備えたインバータ制御式溶接電源。
2. N capacitors (where n is an integer of 2 or more) for dividing the output voltage of the DC power supply, and n sets of forward converters in which the terminal voltage of each capacitor is input and the output terminals are connected in parallel. An inverter-controlled welding power source, comprising: a control circuit for operating the forward converter by sequentially shifting the phase by 1 / n cycle.
【請求項3】直流電源の出力電圧を2等分する2個のコ
ンデンサと、出力端子を並列に接続した2組のフォワー
ドコンバータと、前記直流電源の出力電圧に応じて前記
2組のフォワードコンバータの入力端子を並列にして直
流電源の出力端子に直接接続するか各組のフォワードコ
ンバータの入力端子を前記各コンデンサのそれぞれの端
子に接続するかを選択する切り替え回路と、前記各組の
フォワードコンバータを2分の1周期だけ相互に位相を
ずらせて運転する制御回路とを備えたインバータ制御式
溶接電源。
3. Two capacitors that divide the output voltage of the DC power supply into two equal parts, two sets of forward converters whose output terminals are connected in parallel, and two sets of the forward converters that correspond to the output voltage of the DC power supply. And a switching circuit for selecting whether to directly connect the input terminals of the capacitors to the output terminals of the DC power supply or to connect the input terminals of the forward converters of each set to the respective terminals of the capacitors, and the forward converters of each set. Inverter-controlled welding power source equipped with a control circuit that operates by shifting the phases of each other by a half cycle.
【請求項4】請求項1ないし請求項3に記載のインバー
タ制御式溶接電源において、前記各組のフォワードコン
バータの出力端子を並列接続した後にひとつの直流リア
クトルを接続したインバータ制御式溶接電源。
4. The inverter-controlled welding power source according to claim 1, wherein the output terminals of the forward converters of each set are connected in parallel, and then one DC reactor is connected.
【請求項5】請求項1または2に記載のインバータ制御
式溶接電源において、前記フォワードコンバータを2組
とし、各組の出力端子に直流リアクトルを設け、各直流
リアクトルの巻線が共通の鉄心に巻かれかつ各巻線に流
れる電流がつくる磁界が互いに打ち消しあう極性の巻線
によって構成されたインバータ制御式溶接電源。
5. The inverter-controlled welding power source according to claim 1 or 2, wherein there are two sets of said forward converters, a DC reactor is provided at an output terminal of each set, and a winding of each DC reactor is a common iron core. An inverter-controlled welding power source that is composed of windings that are wound and have polarities in which the magnetic fields created by the currents flowing in each winding cancel each other out.
JP24388693A 1993-09-03 1993-09-03 Inverter controlled welding power supply Expired - Fee Related JP3277637B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24388693A JP3277637B2 (en) 1993-09-03 1993-09-03 Inverter controlled welding power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24388693A JP3277637B2 (en) 1993-09-03 1993-09-03 Inverter controlled welding power supply

Publications (2)

Publication Number Publication Date
JPH0775873A true JPH0775873A (en) 1995-03-20
JP3277637B2 JP3277637B2 (en) 2002-04-22

Family

ID=17110456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24388693A Expired - Fee Related JP3277637B2 (en) 1993-09-03 1993-09-03 Inverter controlled welding power supply

Country Status (1)

Country Link
JP (1) JP3277637B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10156536A (en) * 1996-11-29 1998-06-16 Hitachi Seiko Ltd Arc welding power source
KR20030018826A (en) * 2001-08-31 2003-03-06 박응덕 Apparatus for protecting inverter welding machine
JP2006130512A (en) * 2004-11-02 2006-05-25 Yaskawa Electric Corp Arc welding equipment
JP2008073749A (en) * 2006-09-25 2008-04-03 Daihen Corp Power device for arc machining
KR101034263B1 (en) * 2008-12-29 2011-05-16 한국전기연구원 DC-DC Convert for the Photovoltaic System

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56163830A (en) * 1980-05-13 1981-12-16 Inoue Japax Res Inc Pulse power source
JPS6349379A (en) * 1986-08-19 1988-03-02 Mitsubishi Electric Corp Dc power unit for welding
JPH05104247A (en) * 1991-10-07 1993-04-27 Sansha Electric Mfg Co Ltd Arc welding machine
JPH05277731A (en) * 1992-04-03 1993-10-26 Sansha Electric Mfg Co Ltd Arc welding machine

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56163830A (en) * 1980-05-13 1981-12-16 Inoue Japax Res Inc Pulse power source
JPS6349379A (en) * 1986-08-19 1988-03-02 Mitsubishi Electric Corp Dc power unit for welding
JPH05104247A (en) * 1991-10-07 1993-04-27 Sansha Electric Mfg Co Ltd Arc welding machine
JPH05277731A (en) * 1992-04-03 1993-10-26 Sansha Electric Mfg Co Ltd Arc welding machine

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10156536A (en) * 1996-11-29 1998-06-16 Hitachi Seiko Ltd Arc welding power source
KR20030018826A (en) * 2001-08-31 2003-03-06 박응덕 Apparatus for protecting inverter welding machine
JP2006130512A (en) * 2004-11-02 2006-05-25 Yaskawa Electric Corp Arc welding equipment
JP4570444B2 (en) * 2004-11-02 2010-10-27 株式会社安川電機 Arc welding equipment
JP2008073749A (en) * 2006-09-25 2008-04-03 Daihen Corp Power device for arc machining
KR101034263B1 (en) * 2008-12-29 2011-05-16 한국전기연구원 DC-DC Convert for the Photovoltaic System

Also Published As

Publication number Publication date
JP3277637B2 (en) 2002-04-22

Similar Documents

Publication Publication Date Title
US5856916A (en) Assembly set including a static converter with controlled switch and control circuit
US3913000A (en) Two-phase solid state power converter
JP2597951B2 (en) High frequency power supply
CN1036901C (en) Inverter power supply for welding
US4290101A (en) N Phase digital inverter
US7289338B2 (en) Input to output isolated DC-DC converter
US3781638A (en) Power supply including inverter having multiple-winding transformer and control transistor for controlling main switching transistors and providing overcurrent protection
US5172308A (en) DC-DC converter with transformer having a single secondary winding
JPH04156274A (en) Power transformer
JP3277637B2 (en) Inverter controlled welding power supply
JP2002315331A (en) Power supply equipped with dc-dc converter
JPS5849112B2 (en) Commutation circuit
JPS596584B2 (en) Single stone converter
JPS63268470A (en) Power convertor
JPH0241778A (en) Inverter welding machine
JP2603646B2 (en) converter
SU1220108A1 (en) Magnetic amplifier
SU1661939A1 (en) Half-bridge dc-to-dc voltage converter
SU1665484A1 (en) Dc/dc voltage converter
SU813782A1 (en) Transistorized switch with current
CA2310268C (en) Dc to dc converter with overlapping pulses
SU1554092A1 (en) Power supply source with transformer input
JP2020137319A (en) Switching power supply
SU1453385A1 (en) Gate-type d.c. voltage stabilizer
SU1473050A1 (en) Two-clock dc voltage converter

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees