JPH0775298B2 - Filter circuit - Google Patents

Filter circuit

Info

Publication number
JPH0775298B2
JPH0775298B2 JP62018531A JP1853187A JPH0775298B2 JP H0775298 B2 JPH0775298 B2 JP H0775298B2 JP 62018531 A JP62018531 A JP 62018531A JP 1853187 A JP1853187 A JP 1853187A JP H0775298 B2 JPH0775298 B2 JP H0775298B2
Authority
JP
Japan
Prior art keywords
output
circuit
capacitor
collector
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62018531A
Other languages
Japanese (ja)
Other versions
JPS63187808A (en
Inventor
幸也 植木
朝光 畔柳
脩三 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62018531A priority Critical patent/JPH0775298B2/en
Publication of JPS63187808A publication Critical patent/JPS63187808A/en
Publication of JPH0775298B2 publication Critical patent/JPH0775298B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、フイルタ回路、特にIC化に適したフイルタ回
路に関するものである。換言すると、インダクタを使用
する従来のリアクタンスフイルタ(受動フイルタ)では
なく、抵抗、コンデンサ、増幅素子を用いて構成される
能動フイルタに関するものである。
TECHNICAL FIELD The present invention relates to a filter circuit, and more particularly to a filter circuit suitable for being integrated into an IC. In other words, the present invention relates to an active filter configured by using a resistor, a capacitor, and an amplification element, rather than a conventional reactance filter (passive filter) that uses an inductor.

〔従来の技術〕[Conventional technology]

フイルタを含む回路をIC化する場合、一般的にはアクテ
イブフイルタ(能動フイルタ)が用いられ、リアクタン
スフイルタの場合のように与えられた高次の伝達関数を
一度に構成するのではなく、2次関数のフイルタ回路を
単位回路として、これを縦続に接続して必要とする全体
の伝達関数を実現するなどの手法が用いられる。
When a circuit including a filter is integrated into an IC, an active filter is generally used, and instead of constructing a given high-order transfer function at once as in the case of a reactance filter, a quadratic function is used. A method is used in which a function filter circuit is used as a unit circuit and these are connected in cascade to realize a required overall transfer function.

なお、IC化に適したフイルタ回路に関連する技術を記載
した文献として、例えば特開昭55−45224号公報、特開
昭55−45266号公報などが挙げられる。
Note that, as a document describing a technique related to a filter circuit suitable for making into an IC, there are, for example, JP-A-55-45224 and JP-A-55-45266.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上記従来技術においては、増幅器とその負荷として接続
したコンデンサとにより構成された積分器を2ケ用いる
ことにより2次関数のフイルタ回路が構成でき、該フイ
ルタ回路の共振角周波数ω0は上記二つのコンデンサの
各容量値の積に比例し、共振特性の鋭さを表すQは各容
量値の比に比例する。
In the above-mentioned prior art, a quadratic function filter circuit can be constructed by using two integrators each composed of an amplifier and a capacitor connected as its load, and the resonance angular frequency ω 0 of the filter circuit is the same as those of the above two. The capacitance Q of the capacitor is proportional to the product of the capacitance values thereof, and Q representing the sharpness of the resonance characteristic is proportional to the ratio of the capacitance values.

ここでω0を一定とし、Qの高いフイルタ回路を得よう
とすると、一方のコンデンサの容量値を小さくすると同
時に他方のコンデンサの容量値を大きくする必要があ
る。しかしIC内では回路図上に現われない寄生容量が存
在するため、上記フイルタ回路で使用するコンデンサの
容量値は上記寄生容量を無視できる程度の大きさが必要
となりあまり小さくできない。さらにコンデンサの容量
値を大きくすることはICチツプ面積を増加させるなど、
Qの高いフイルタ回路を得ようとする場合不都合が生じ
る。
In order to obtain a filter circuit having a high Q with ω 0 fixed, it is necessary to reduce the capacitance value of one capacitor and simultaneously increase the capacitance value of the other capacitor. However, since there is a parasitic capacitance that does not appear in the circuit diagram inside the IC, the capacitance value of the capacitor used in the filter circuit must be large enough to ignore the parasitic capacitance and cannot be made too small. Furthermore, increasing the capacitance value of the capacitor increases the IC chip area.
A problem occurs when trying to obtain a filter circuit having a high Q.

本発明の目的はコンデンサの容量値を大きく変えること
なく高いQが得られるフイルタ回路を提供することにあ
る。
It is an object of the present invention to provide a filter circuit that can obtain a high Q without greatly changing the capacitance value of the capacitor.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的は、フイルタ回路において、その入力側(以
下、フイルタ入力側と云う)と出力側(以下、フイルタ
出力側と云う)との間に、正負一対の差動入力端子と一
つの出力端子を持ち該差動入力端子間に印加された差電
圧を電流に変換して出力端子から出力する増幅回路とし
て、第1および第2の増幅回路を含み、第1の増幅回路
の出力端子にその一端を接続され、そこからの出力電流
を積分して信号電圧として取り出す第1のコンデンサを
備え、第2の増幅回路の正負一対の差動入力端子の一方
に、前記第1のコンデンサにより取り出された信号電圧
を供給し、該第2の増幅回路の出力端子からの出力電流
を積分して信号電圧として取り出す第2のコンデンサを
備え、該第2のコンデンサにより取り出された信号電圧
を、前記第1の増幅回路の正負一対の差動入力端子の何
れか一方および第2の増幅回路の残る他方の入力端子に
帰還すると共に、これをフイルタ出力側に供給し、フイ
ルタ入力側を前記第1の増幅回路の残る他方の入力端子
に接続して成るフイルタ回路において、 前記第1の増幅回路の正負一対の差動入力端子に入力さ
れる入力信号としての差電圧を、該第1の増幅回路にお
けるのとは、逆極性にて電圧増幅し、これを前記第1の
コンデンサの他端に供給する第3の増幅回路を具備し、
かつ前記第1の増幅回路と第3の増幅回路を兼用化した
ことにより達成される。
The above object is to provide a pair of positive and negative differential input terminals and one output terminal between the input side (hereinafter referred to as the filter input side) and the output side (hereinafter referred to as the filter output side) in the filter circuit. The amplifier circuit includes first and second amplifier circuits as an amplifier circuit that converts the difference voltage applied between the differential input terminals into a current and outputs the current from the output terminal, and one end of the first and second amplifier circuits is provided at the output terminal of the first amplifier circuit. And a first capacitor that is connected to, and integrates an output current from the first capacitor to take out as a signal voltage, and is taken out by the first capacitor to one of a pair of positive and negative differential input terminals of the second amplifier circuit. A second capacitor that supplies a signal voltage and integrates an output current from the output terminal of the second amplifier circuit to take out as a signal voltage is provided, and the signal voltage taken out by the second capacitor is supplied to the first capacitor. Amplification of It is fed back to either one of a pair of positive and negative differential input terminals of the path and the other remaining input terminal of the second amplifier circuit, and this is supplied to the filter output side, and the filter input side is connected to the first amplifier circuit. In the filter circuit configured to be connected to the other remaining input terminal, the difference voltage as an input signal input to a pair of positive and negative differential input terminals of the first amplifying circuit is equal to that in the first amplifying circuit. , A third amplifying circuit that amplifies the voltage with the opposite polarity and supplies the amplified voltage to the other end of the first capacitor,
And it is achieved by using the first amplifier circuit and the third amplifier circuit in common.

〔作用〕[Action]

上記したフイルタ回路は、前記第1のコンデンサにより
取り出された信号電圧に、前記第1の増幅回路に入力さ
れる差電圧を前記第1の増幅回路と逆極性にて前記第3
の増幅回路により電圧増幅された信号を前記第1のコン
デンサを介して加算される。これにより上記フイルタ回
路のQは、前記第3の増幅回路の利得をM,前記第3の増
幅回路がない場合のQをQ0とするとQ=Q0/(1−M)
となり、第3の増幅回路の利得Mによつてフイルタ回路
のQは1/(1−M)倍となる。すなわち第3の増幅回路
がない場合のフイルタ回路のQ(=Q0)は前述したよう
に第1および第2のコンデンサの容量比に比例すること
から、上記したフイルタ回路はコンデンサの容量値を大
きく変えることなく高いQを得ることができる。しかも
第1の増幅回路と第3の増幅回路を兼用化したことから
所要素子数が少なくて済む。
In the filter circuit described above, a difference voltage input to the first amplification circuit is added to the signal voltage extracted by the first capacitor, and the difference voltage is input to the third amplification circuit with the polarity opposite to that of the first amplification circuit.
The signals voltage-amplified by the amplifier circuit are added through the first capacitor. Accordingly, the Q of the filter circuit is Q = Q 0 / (1-M), where M is the gain of the third amplifier circuit and Q 0 is the case without the third amplifier circuit.
Therefore, Q of the filter circuit becomes 1 / (1-M) times due to the gain M of the third amplifier circuit. That is, since Q (= Q 0 ) of the filter circuit without the third amplifier circuit is proportional to the capacitance ratio of the first and second capacitors as described above, the filter circuit described above changes the capacitance value of the capacitor. A high Q can be obtained without making a large change. Moreover, since the first amplifier circuit and the third amplifier circuit are combined, the number of required elements can be reduced.

〔実施例〕 以下、本発明の動作原理を第1図により説明する。[Embodiment] The operation principle of the present invention will be described below with reference to FIG.

第1図は本発明のフィルタ回路の基本構成を示すブロッ
ク図であり、同図において1は入力端子、2および3は
係数回路、4は入力信号としての差電圧を増幅し出力す
る増幅回路、5および6は入力信号としての差電圧を電
流に変換し出力する増幅回路、7は出力端子、C1および
C2はコンデンサである。
FIG. 1 is a block diagram showing a basic configuration of a filter circuit of the present invention. In FIG. 1, 1 is an input terminal, 2 and 3 are coefficient circuits, 4 is an amplifier circuit for amplifying and outputting a differential voltage as an input signal, 5 and 6 are amplifier circuits that convert the differential voltage as an input signal into a current and output the current, 7 is an output terminal, C 1 and
C 2 is a capacitor.

入力端子1より入力された信号は係数回路2および3に
供給され、係数回路2の出力は増幅回路4および増幅回
路5の一方の入力として供給される。増幅回路4の出力
はコンデンサC1を介して増幅回路5の出力に接続される
とともに、増幅回路6の一方の入力に接続される。さら
に係数回路3の出力はコンデンサC2を介して増幅回路6
の出力および出力端子7に接続されるとともに、増幅回
路4,5および6のもう一方の入力へ接続される。
The signal input from the input terminal 1 is supplied to the coefficient circuits 2 and 3, and the output of the coefficient circuit 2 is supplied as one input of the amplifier circuit 4 and the amplifier circuit 5. The output of the amplifier circuit 4 is connected to the output of the amplifier circuit 5 via the capacitor C 1 and is also connected to one input of the amplifier circuit 6. Further, the output of the coefficient circuit 3 is amplified by the amplifier circuit 6 via the capacitor C 2.
And the output terminal 7 and the other input of the amplifier circuits 4, 5 and 6.

次に本フィルタ回路の動作について説明する。Next, the operation of this filter circuit will be described.

第1図に図示するように、入力端子1より入力される入
力電圧をVin,入力電圧Vinの大きさを定める係数回路2,3
の係数をb,a,増幅回路4の利得をM,増幅回路5,6におい
て入力された信号の差電圧を電流に変換する変換利得、
すなわち相互コンダクタンスをgm1,gm2とする。増幅回
路5とコンデンサC1との接続点より導出され、増幅回路
6の一方の入力として供給される信号電圧をV′、出力
端子7より取り出される出力電圧をVoutとする。
As shown in FIG. 1, the input voltage input from the input terminal 1 is Vin, and the coefficient circuits 2 and 3 that determine the magnitude of the input voltage Vin.
B, a, the gain of the amplifier circuit 4 is M, the conversion gain for converting the voltage difference between the signals input in the amplifier circuits 5 and 6 into a current,
That is, the mutual conductances are g m1 and g m2 . The signal voltage derived from the connection point between the amplifier circuit 5 and the capacitor C 1 and supplied as one input of the amplifier circuit 6 is V ′, and the output voltage taken out from the output terminal 7 is V out .

入力端子1より入力された入力電圧Vinは係数回路2よ
り係数bを掛算されてb・Vinの大きさとなつて出力さ
れる。増幅回路5は係数回路2の出力と出力電圧Vout
の差電圧を電流に変換して出力し、これをコンデンサC1
により積分して電圧として取り出されると同時に、増幅
回路4より出力電圧Voutと係数回路2の出力信号との差
電圧を増幅した信号がコンデンサC1を介して加算され、
信号電圧V′を得る。入力信号の角周波数をωとすると
信号電圧V′は下式で表わされる。
The input voltage V in input from the input terminal 1 is multiplied by the coefficient b by the coefficient circuit 2 and output as the magnitude of b · V in . The amplifier circuit 5 converts the difference voltage between the output of the coefficient circuit 2 and the output voltage V out into a current and outputs the current, which is output by the capacitor C 1
Is integrated and extracted as a voltage, and at the same time, a signal obtained by amplifying the difference voltage between the output voltage V out and the output signal of the coefficient circuit 2 from the amplifier circuit 4 is added via the capacitor C 1 .
The signal voltage V'is obtained. When the angular frequency of the input signal is ω, the signal voltage V'is expressed by the following equation.

ここで、C1:コンデンサC1の容量値 S:ラプラス演算子 次に出力電圧Voutは同様にして下式で表わされる。 Here, C 1 : capacitance value of the capacitor C 1 S: Laplace operator Next, the output voltage V out is similarly expressed by the following equation.

上記(1)(2)式より本発明によるフイルタ回路の伝
達関数H1(S)を求めると下式で表わされる。
When the transfer function H 1 (S) of the filter circuit according to the present invention is obtained from the above equations (1) and (2), it is expressed by the following equation.

ここで、C2:コンデンサC2の容量値 とすると、上記(3)式は となり、係数a,bの重み付けによつてハイパスフイルタ
や移相回路などの2次関数のフイルタ回路が得られる。
Where C 2 : capacitance value of capacitor C 2 Then, the above equation (3) becomes Therefore, by weighting the coefficients a and b, a quadratic function filter circuit such as a high-pass filter or a phase shift circuit can be obtained.

さらに上記(5)式に示されるフイルタ回路のQは、コ
ンデンサC1,C2の容量値および増幅回路5,6の相互コン
ダクタンスgm1,gm2により決まる数値に対し、増幅回路
4の利得Mによつて1/(1−M)倍と高くすることがで
き、このときフイルタ回路の共振角周波数ω0には増幅
回路4の利得Mによる影響を受けない利点がある。した
がつてフイルタ回路を設計する場合、IC化に適した数値
の範囲内で必要とする共振角周波数ω0を満足するコン
デンサC1,C2および相互コンダクタンスgm1,gm2の値を
選び、フイルタ回路のQは増幅回路4の利得Mによつて
必要とする値に設計できる利点がある。
Further, Q of the filter circuit shown in the above equation (5) is a value determined by the capacitance values of the capacitors C 1 and C 2 and the mutual conductances g m1 and g m2 of the amplifier circuits 5 and 6 with respect to the gain M of the amplifier circuit 4. Therefore, there is an advantage that the resonance angular frequency ω 0 of the filter circuit is not affected by the gain M of the amplifier circuit 4 at this time. Therefore, when designing a filter circuit, select the values of the capacitors C 1 and C 2 and the mutual conductances g m1 and g m2 that satisfy the required resonance angular frequency ω 0 within the range of numerical values suitable for IC conversion. The Q of the filter circuit has an advantage that it can be designed to a required value by the gain M of the amplifier circuit 4.

また、増幅回路5とコンデンサC1および増幅回路6とコ
ンデンサC2はそれぞれ積分回路を構成しており、IC化す
る場合第2図に示す回路にて実現できる。
Further, the amplifier circuit 5 and the capacitor C 1 and the amplifier circuit 6 and the capacitor C 2 respectively constitute an integrating circuit, which can be realized by the circuit shown in FIG.

第2図はコンデンサと増幅回路から成る積分回路の具体
例を示す回路図である。
FIG. 2 is a circuit diagram showing a specific example of an integrating circuit including a capacitor and an amplifying circuit.

第2図において、トランジスタQ1のエミツタに抵抗R1
トランジスタQ2のエミツタに抵抗R2が接続され、前記抵
抗R1,R2の他端が定電流源A1にそれぞれ接続されて、ト
ランジスタQ1,Q2は差動対を構成している。またトラン
ジスタQ1のベースは入力端子T1に接続され入力信号電圧
Vinが加えられ、トランジスタQ2のベースはバイアス電
圧VB1が加えられる。
In FIG. 2, the resistor R 1 is connected to the emitter of the transistor Q 1 .
The resistor R 2 is connected to the emitter of the transistor Q 2, and the other ends of the resistors R 1 and R 2 are connected to the constant current source A 1 , respectively, and the transistors Q 1 and Q 2 form a differential pair. . The base of the transistor Q 1 is connected to the input terminal T 1 and the input signal voltage
V in is applied and the base of transistor Q 2 is applied with bias voltage V B1 .

さらにトランジスタQ2のコレクタ電流は、Q2のコレクタ
にそれぞれエミツタが接続された差動対トランジスタ
Q3,Q4により分流される。トランジスタQ3のベースには
バイアス電圧VB2が加えられ、トランジスタQ4のベース
には制御端子T2に接続され、前記分流の程度を加減する
制御電圧VCが端子T2に加えられる。
Furthermore, the collector current of the transistor Q 2 is a differential pair transistor with an emitter connected to the collector of Q 2 .
Shunted by Q 3, Q 4. The base of the transistor Q 3 are applied with a bias voltage V B2, the base of the transistor Q 4 is connected to the control terminal T 2, the control voltage V C to moderate the extent of the shunt is applied to the terminal T 2.

またトランジスタQ4のコレクタはトランジスタQ5のコレ
クタに接続されるとともに他端が接地された負荷用コン
デンサCにも接続される。さらに前記コレクタは出力端
子T3にも接続され、出力電圧Voutを生じる。トランジス
タQ5のベースはトランジスタQ6のベース,コレクタに接
続され、カレントミラー動作をし、トランジスタQ6のコ
レクタ電流とほぼ等しい電流がトランジスタQ5のコレク
タにほぼ定電流として流れる。
The collector of the transistor Q 4 is connected to the collector of the transistor Q 5 and also connected to the load capacitor C whose other end is grounded. Furthermore, the collector is also connected to the output terminal T 3 and produces an output voltage V out . The base of transistor Q 5 is the base of the transistor Q 6, is connected to the collector, and a current mirror operation, current approximately equal to the collector current of the transistor Q 6 flows as substantially constant current to the collector of the transistor Q 5.

一方トランジスタQ7,Q8のそれぞれのエミツタは接続さ
れるとともに、定電流源A2に接続されている。定電流源
A2の電流値は前記定電流源A1の電流I0の1/2のI0/2の値
としている。またトランジスタQ7,Q8のベースはそれぞ
れ前記トランジスタQ3,Q4のベースに接続され、同様の
電流の分流作用をしている。したがつてトランジスタQ4
のコレクタ電流とQ3のコレクタ電流,Q6のコレクタ電
流,Q5のコレクタ電流はそれぞれほぼ等しくしてある。
On the other hand, the respective emitters of the transistors Q 7 and Q 8 are connected and also connected to the constant current source A 2 . Constant current source
The current value of A 2 is a value of I 0/2 1/2 of the current I 0 of the constant current source A 1. The bases of the transistors Q 7 and Q 8 are connected to the bases of the transistors Q 3 and Q 4 , respectively, and have a similar current shunting function. Therefore transistor Q 4
The collector current of the collector current and Q 3, the collector current of Q 6, the collector current of Q 5 is are substantially equal to each other.

このような構成において、端子T1の入力電圧をVin,端
子T3の出力電圧をVout,入力電圧によつてトランジスタ
Q2のコレクタに流れる交流電流をis,トランジスタQ3
Q4による電流isの分流比(Q4のコレクタに流れる割合)
をK,トランジスタQ1,Q2の各エミツタ抵抗をreとすると が成立し、isがコンデンサCに流れることにより、出力
電圧Voutを得る。信号の角周波数をωとすると、 S:ラプラス演算子となり、(7),(8)式からこの回
路の伝達関数H2(S)を求めると、 となり、利得がK/C・(R1+R2+2re)で表わされる積
分回路であることを示している。またエミツタ抵抗re
エミツタ電流IEにより定まり k:ボルツマン定数 T:絶対温度 q:電子の電荷 で表わされ、常温でエミツタ電流100μAにおいてre=2
60Ωである。さらに抵抗R1,R2を等しくREとし、エミツ
タ抵抗reに比べて充分大きくすると、(9)式はほぼ で表わされる。
In such a configuration, the input voltage at the terminal T 1 is V in , the output voltage at the terminal T 3 is V out , and
AC current flowing in the collector of Q 2 is i s , transistor Q 3 ,
Dividing ratio of current i s due to Q 4 (ratio of flowing into collector of Q 4 )
Is K, and the emitter resistances of transistors Q 1 and Q 2 are r e. Is established and i s flows into the capacitor C, so that the output voltage V out is obtained. If the angular frequency of the signal is ω, S: It becomes Laplace operator, and if we obtain the transfer function H 2 (S) of this circuit from the equations (7) and (8), Therefore, it is shown that the gain is an integrating circuit represented by K / C · (R 1 + R 2 + 2r e ). The emitter resistance r e is determined by the emitter current I E. k: Boltzmann's constant T: Absolute temperature q: Represented by electron charge, r e = 2 at room temperature with an emitter current of 100 μA
It is 60Ω. Further, if the resistors R 1 and R 2 are made equal to each other and R E is made sufficiently larger than the emitter resistance r e , the equation (9) becomes almost It is represented by.

またIC化したコンデンサ容量Cおよび抵抗REの値がばら
ついて、積分利得が変化した場合、制御端子T2の制御電
圧VCを制御することによりトランジスタQ4のコレクタを
流れる信号電流の分流比Kを制御し、所望の積分利得と
することができる。
Further, when the integrated capacitor changes in the values of the capacitor capacitance C and the resistance R E and the integral gain changes, the shunt ratio of the signal current flowing through the collector of the transistor Q 4 is controlled by controlling the control voltage V C of the control terminal T 2. It is possible to control K to obtain a desired integral gain.

ここで上記(11)式に示されるK/2REは第1図で説明し
た増幅回路5および6の相互コンダクタンスgm1およびg
m2に対応するものである。
Here, K / 2R E shown in the equation (11) is the mutual conductance g m1 and g of the amplifier circuits 5 and 6 described in FIG.
It corresponds to m2 .

次に第2図において示した積分回路を第1図に示したフ
イルタ回路に用いて、本発明による各種のフィルタ回路
を構成した例を本発明の実施例として以下説明する。
Next, an example in which various filter circuits according to the present invention are configured by using the integrating circuit shown in FIG. 2 in the filter circuit shown in FIG. 1 will be described below as an embodiment of the present invention.

第3図に第1図における係数a,bをそれぞれa=1,b=0
とすることにより構成したハイパスフイルタを本発明の
一実施例として示す。
FIG. 3 shows the coefficients a and b in FIG. 1 as a = 1 and b = 0, respectively.
A high-pass filter constructed by the above is shown as an embodiment of the present invention.

第3図において、第1図での増幅回路4に相当する回路
構成素子には400番代の符号を付し、増幅回路5に相当
する回路構成素子には500番代の符号を付し、増幅回路
6に相当する回路構成素子には600番代の符号を付し
た。
In FIG. 3, the circuit components corresponding to the amplifier circuit 4 in FIG. 1 are designated by the reference numerals in the 400s, and the circuit components corresponding to the amplifier circuit 5 are designated by the reference numerals in the 500s. The circuit components corresponding to the amplifier circuit 6 are designated with the reference numerals in the 600s.

また、第1図での増幅回路5および6に相当する回路構
成素子で第2図で示した回路と同じものは2桁代までを
同じ符号とし、その他に第1図および第2図で説明した
のと同一もしくは同一機能のものには同じ符号を付して
その詳細な説明を省略する。
In addition, circuit components corresponding to the amplifier circuits 5 and 6 in FIG. 1 that are the same as those in the circuit shown in FIG. 2 have the same reference numerals up to the second digit, and will be described with reference to FIGS. 1 and 2. Those having the same or the same functions as those described above are denoted by the same reference numerals, and detailed description thereof will be omitted.

さらに第2図で説明した分流比を制御する制御電圧VC
よびバイアス電圧VB1は第1図で示した増幅回路5およ
び6に相当する回路とも共通とし、等しい分流比Kとし
てある。
Further, the control voltage V C and the bias voltage V B1 for controlling the diversion ratio explained in FIG. 2 are also common to the circuits corresponding to the amplifier circuits 5 and 6 shown in FIG.

第3図において、第1図における係数回路2の係数b=
0であるのでトランジスタQ501のベースは入力信号Vin
から切り離され、代つて回路動作に必要なバイアス電源
VB3が接続され、また係数回路3の係数a=1であるこ
とから入力端子1より入力された入力電圧Vinはそのま
まコンデンサC2に供給される。
In FIG. 3, the coefficient b of the coefficient circuit 2 in FIG.
Since it is 0, the base of the transistor Q 501 is the input signal V in
Bias power supply, which is separated from the
Since V B3 is connected and the coefficient a of the coefficient circuit 3 is 1, the input voltage V in input from the input terminal 1 is directly supplied to the capacitor C 2 .

第1図での増幅回路4は、回路構成の都合上、増幅回路
5と回路の一部を共通化しており、トランジスタQ501
コレクタは抵抗R401を介して交流的に接地され、トラン
ジスタQ501のコレクタと抵抗R401との接続点より導出さ
れた信号はトランジスタQ401と定電流源A401とから成る
エミツタフオロワを介してコンデンサC1に供給される。
The amplifier circuit 4 in FIG. 1 shares a part of the circuit with the amplifier circuit 5 for the convenience of the circuit configuration. The collector of the transistor Q 501 is AC-grounded through a resistor R 401 , and the transistor Q 501 is grounded. The signal derived from the connection point between the collector of 501 and the resistor R 401 is supplied to the capacitor C 1 via an emitter follower composed of a transistor Q 401 and a constant current source A 401 .

トランジスタQ510〜Q513,定電流源A503およびトランジ
スタQ610〜Q613,定電流源A603は直流レベルシフト形の
エミツタフオロワを構成しており、トランジスタQ9はカ
レントミラー動作をより正確にするためのベース電流補
償トランジスタである。
Transistors Q 510 to Q 513 , constant current source A 503, and transistors Q 610 to Q 613 and constant current source A 603 constitute a DC level shift type EMIFTA follower, and transistor Q 9 makes current mirror operation more accurate. It is a base current compensation transistor for.

第3図に示す回路の伝達関数H3(S)は第1図,第2図
で説明したと同様にして求めると下式で表わされる。
The transfer function H 3 (S) of the circuit shown in FIG. 3 is expressed by the following equation when obtained in the same manner as described with reference to FIGS. 1 and 2.

ここで、R501=R502=RE1, R601=R602=RE2とした。 Here, R 501 = R 502 = R E1 and R 601 = R 602 = R E2 .

また M=R401/2RE1 ……(13) とすると、上記(12)式は第1図で示した(6)式にお
いてa=1,b=0とした時の伝達関数と同一であり、2
次関数のハイパスフイルタとなつている。
Also M = R 401 / 2R E1 (13) Then, the above equation (12) is the same as the transfer function when a = 1 and b = 0 in the equation (6) shown in FIG.
It is the high-pass filter of the next function.

なお第3図の実施例においても本発明の効果は第1図お
よび第2図において示した各実施例と同じであることは
明白である。さらに第3図に示す実施例においては、第
1図での増幅回路4に相当する回路は増幅回路5に相当
する回路と一部共通化したことにより、回路構成素子数
の低減を図る効果がある。
It is obvious that the effects of the present invention are the same as those of the embodiments shown in FIGS. 1 and 2 in the embodiment of FIG. Further, in the embodiment shown in FIG. 3, the circuit corresponding to the amplifier circuit 4 in FIG. 1 is partially shared with the circuit corresponding to the amplifier circuit 5, so that the effect of reducing the number of circuit constituent elements can be achieved. is there.

ところで、上記(13)、(14)、(15)式を見ると、M
は抵抗RE1の関数であり、ω0およびQもそれぞれ抵抗R
E1の関数であつて、Mに関してQとω0はいずれも完全
には独立ではないことが認められる。とすると、先に第
1図に示した実施例の説明において、(4)式から共振
角周波数ω0は利得Mによる影響を受けない旨、また
(5)式からQは、ω0の値を定めた後、それとは独立
に利得Mによつて所要の値に設計できる旨、述べたこと
と矛盾を生じることになるが、これは、既に述べたよう
に、増幅回路4に相当する回路と増幅回路5に相当する
回路とを一部共通化して回路構成素子数の低減を図つた
からであり、こうした特別な事情がなければ、先に第1
図に関連して述べた上述の事柄は正しく成立する。
By the way, looking at the above equations (13), (14), and (15), M
Is a function of the resistance R E1 , and ω 0 and Q are also resistance R
It is recognized that neither Q nor ω 0 with respect to M, which is a function of E1 , is completely independent. Then, in the description of the embodiment shown in FIG. 1, the resonance angular frequency ω 0 is not affected by the gain M from the equation (4), and Q is the value of ω 0 from the equation (5). After that, there is a contradiction with what has already been stated that the gain M can be designed to a required value independently of this, but this is a circuit corresponding to the amplifier circuit 4, as already described. This is because the number of circuit constituent elements has been reduced by partially sharing a circuit corresponding to the amplifier circuit 5 with the circuit corresponding to the amplifier circuit 5.
The above-mentioned matters described in relation to the figure are valid.

第3図の実施例においては、上記(13)、(14)、(1
5)式から明らかなように、抵抗RE1,RE2および容量値C
1,C2によつてω0を設定した後、抵抗R401によつて、ω
0とは独立にQを自由に設定できることになる。
In the embodiment shown in FIG. 3, (13), (14), (1
As is clear from the equation (5), the resistances R E1 , R E2 and the capacitance value C
After setting ω 0 by 1 and C 2 , ω is set by the resistor R 401.
Q can be freely set independently of 0 .

次に第4図は第1図における係数a,bをそれぞれa=1,b
=1とすることにより構成した移相回路を本発明の他の
一実施例として示す。また第4図において、第3図で説
明したものと同一のものには同じ符号を付けてその詳細
な説明は省略する。
Next, in FIG. 4, the coefficients a and b in FIG.
A phase shift circuit configured by setting = 1 will be shown as another embodiment of the present invention. Also, in FIG. 4, the same components as those described in FIG. 3 are designated by the same reference numerals, and detailed description thereof will be omitted.

第4図に示す回路の伝達関数H4(S)は前記各実施例に
おいて説明したと同様にして求めると下式で表わされ
る。
The transfer function H 4 (S) of the circuit shown in FIG. 4 is expressed by the following equation when calculated in the same manner as described in the above embodiments.

ここで、第3図で示したのと同様に R501=R502=RE1 R601=R602=RE1 とした。また、M,ω0,Qは第3図で示した前記(13)(1
4)(15)式と同じとすると、上記(16)式は第1図で
示した(6)式においてa=1,b=1とした時の伝達関
数と同一であり、2次関数の移相回路となつている。さ
らに第4図の実施例においても本発明の効果は前記各実
施例と同じであることは明白である。
Here, as in FIG. 3, R 501 = R 502 = R E1 R 601 = R 602 = R E1 . Further, M, ω 0 , and Q are (13) (1
4) Assuming the same as Eq. (15), Eq. (16) is the same as the transfer function when a = 1 and b = 1 in Eq. (6) shown in FIG. It is a phase shift circuit. Further, it is apparent that the effects of the present invention are the same as those of the above-described embodiments in the embodiment of FIG.

次に第5図は第1図における係数a,bをそれぞれa=0,b
=1とした場合の本発明によるさらにその他の一実施例
を示す。第5図において第3図で説明したものと同一の
ものには同じ符号を付けてその詳細な説明は省略する。
Next, in FIG. 5, the coefficients a and b in FIG.
Yet another embodiment of the present invention in which = 1 is shown. In FIG. 5, the same components as those described in FIG. 3 are designated by the same reference numerals, and detailed description thereof will be omitted.

第5図に示す回路の伝達関数H5(S)は前記各実施例に
おいて説明したと同様にして求めると下式で表わされ
る。
The transfer function H 5 (S) of the circuit shown in FIG. 5 is expressed by the following equation when calculated in the same manner as described in the above embodiments.

ここで、第3図で示したのと同様に R501=R502=RE1 R601=R602=RE2 とした。またM,ω0,Qは第3図で示した前記(13)(1
4)(15)式と同じとすると、上記(16)式は第1図で
示した(6)式においてa=0,b=1とした時の伝達関
数と同一であり、2次関数のローパスフイルタとバンド
パスフイルタの複合したフイルタ回路となつている。さ
らに第5図の実施例においても本発明の効果は前記各実
施例と同じであることは明白である。
Here, R 501 = R 502 = R E1 R 601 = R 602 = R E2 as in the case shown in FIG. Further, M, ω 0 , and Q are (13) (1
4) If it is the same as the equation (15), the equation (16) is the same as the transfer function when a = 0 and b = 1 in the equation (6) shown in FIG. It is a combined filter circuit of low pass filter and band pass filter. Further, it is apparent that the effects of the present invention are the same as those of the above-described embodiments also in the embodiment of FIG.

また第3図,第4図,第5図に示した各実施例では第2
図で示した積分回路を用いたが、たとえば特開昭55−45
224号および特開昭55−45266号の各公報などに示される
回路を用いても同様にして、本発明による効果が得られ
ることは明白である。
Further, in each of the embodiments shown in FIGS. 3, 4, and 5, the second
The integrating circuit shown in the figure is used.
It is apparent that the effects of the present invention can be obtained in the same manner by using the circuits disclosed in Japanese Patent Laid-Open No. 224 and Japanese Patent Laid-Open No. 55-45266.

〔発明の効果〕 本発明によればフイルタ回路のQは、付加した増幅回路
の利得によつて増加させることができるので、コンデン
サなどの値を大きく変えることなく高いQを得ることが
できる効果がある。しかも所要の3個の増幅回路のう
ち、2個の増幅回路を1個の増幅回路で兼用する構成と
したのでIC化に適し、かつコスト低減に役立つという利
点がある。
[Effect of the Invention] According to the present invention, the Q of the filter circuit can be increased by the gain of the added amplifier circuit. Therefore, it is possible to obtain a high Q without significantly changing the value of the capacitor or the like. is there. Moreover, of the required three amplifier circuits, one amplifier circuit also serves as two amplifier circuits, which is advantageous in that it can be integrated into an IC and can help reduce costs.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の基本回路構成を示すブロツク図、第2
図は積分回路の具体的な回路を示す回路図、第3図乃至
第5図はそれぞれ本発明の一実施例を示す回路図であ
る。 符号の説明 1……入力端子、2,3……係数回路、4,5,6……増幅回
路、C1,C2……コンデンサ、7……出力端子。
FIG. 1 is a block diagram showing the basic circuit configuration of the present invention, and FIG.
FIG. 3 is a circuit diagram showing a concrete circuit of the integrating circuit, and FIGS. 3 to 5 are circuit diagrams showing an embodiment of the present invention. Explanation of symbols 1 …… Input terminal, 2,3 …… Coefficient circuit, 4,5,6 …… Amplifier circuit, C 1 , C 2 …… Capacitor, 7 …… Output terminal.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】正負一対をなす第1,第2の入力端子(Q50
1,Q502ベース)と、前記入力端子間の差電圧を電流に変
換し出力する第1の出力端子(Q502コレクタ)と、前記
第1の出力端子(Q502コレクタ)から出力される信号電
流と位相が180度反転した信号電流を出力する第2の出
力端子(Q501コレクタ)と、を備えた第1の増幅回路
(Q501,Q502,R501,R502,A501)と、 前記第2の出力端子(Q501コレクタ)に一端が接続され
て前記第1の増幅回路の第1,第2の入力端子間(Q501,Q
502ベース)の差電圧に応じた信号電圧を取り出すのに
役立つ第1の抵抗(R401)と、 前記第1の出力端子(Q502コレクタ)より出力された信
号電流を分流し出力する第1の分流手段(Q503,Q504)
と、 前記第1の分流手段の出力端子(Q504コレクタ)に一端
が接続されて該分流手段の出力電流を積分することによ
り積分電圧として出力する第1のコンデンサ(C1)と、 正負一対をなす第3,第4の入力端子(Q601,Q602ベー
ス)と、前記入力端子間の差電圧を電流に変換し出力す
る第3の出力端子(Q602コレクタ)と、を備えた第2の
増幅回路(Q601,Q602,R601,R602,A601)と、 前記第3の出力端子(Q602コレクタ)より出力された信
号電流を分流し出力する第2の分流手段(Q603,Q604)
と、 前記第2の分流手段の出力端子(Q604コレクタ)に一端
が接続されて該分流手段の出力電流を積分することによ
り積分電圧として出力する第2のコンデンサ(C2)とを
備え、 前記第1のコンデンサ(C1)より取り出された積分電圧
をインピーダンス変換回路(Q510)、レベルシフト回路
(Q511〜Q513)を介して前記第2の増幅回路の第3の入
力端子(Q601ベース)に供給し、 前記第2のコンデンサ(C2)より取り出された積分電圧
をインピーダンス変換回路(Q610)を介してフィルタ出
力として出力端子(Vout)すると共に、該出力電圧をレ
ベルシフト回路(Q611〜Q613)を介して前記第1,第2の
増幅回路の第2,第4の入力端子(Q502,Q602ベース)に
それぞれ供給し、 前記第1の抵抗(R401)より取り出された信号電圧をイ
ンピーダンス変換回路(Q401)を介して前記第1のコン
デンサ(C1)の他端に供給し、 前記第1の増幅器の第1の入力端子(Q501ベース)を交
流接地電位に接続し、そして前記第2のコンデンサ(C
2)の他端より入力信号を供給するようにして成ること
を特徴とするフィルタ回路。
1. A pair of positive and negative first and second input terminals (Q50
1, Q502 base), a first output terminal (Q502 collector) that converts a voltage difference between the input terminals into a current and outputs the current, and a signal current output from the first output terminal (Q502 collector) and a phase A first amplifier circuit (Q501, Q502, R501, R502, A501) having a second output terminal (Q501 collector) that outputs a signal current inverted by 180 degrees, and the second output terminal (Q501 One end is connected to the collector, and the first and second input terminals (Q501, Q) of the first amplifier circuit are connected.
A first resistor (R401) useful for extracting a signal voltage corresponding to the differential voltage of the 502 base), and a first shunt for shunting and outputting the signal current output from the first output terminal (Q502 collector). Means (Q503, Q504)
And a first capacitor (C1), one end of which is connected to the output terminal (Q504 collector) of the first shunting means and which outputs an integrated voltage by integrating the output current of the shunting means, forming a positive / negative pair A second amplifier circuit including third and fourth input terminals (Q601, Q602 base) and a third output terminal (Q602 collector) for converting the voltage difference between the input terminals into a current and outputting the current ( Q601, Q602, R601, R602, A601) and second shunting means (Q603, Q604) for shunting and outputting the signal current output from the third output terminal (Q602 collector).
And a second capacitor (C2), one end of which is connected to the output terminal (Q604 collector) of the second shunting means and which outputs an integrated voltage by integrating the output current of the shunting means. The integrated voltage extracted from the first capacitor (C1) is supplied to the third input terminal (Q601 base) of the second amplifier circuit via the impedance conversion circuit (Q510) and the level shift circuit (Q511 to Q513). The integrated voltage extracted from the second capacitor (C2) is output as a filter output (V out ) via an impedance conversion circuit (Q610), and the output voltage is supplied to a level shift circuit (Q611 to Q613). The signal voltage supplied to the second and fourth input terminals (Q502, Q602 base) of the first and second amplifier circuits, respectively, via the first resistor (R401), and the impedance conversion circuit ( Q401) Is supplied to the other end of said first capacitor (C1) via, connecting the first input terminal of said first amplifier (Q 501 base) to AC ground potential, and said second capacitor (C
A filter circuit characterized in that an input signal is supplied from the other end of 2).
【請求項2】特許請求の範囲第1項記載のフィルタ回路
において、 前記第1のコンデンサ(C1)より取り出された積分電圧
をインピーダンス変換回路(Q510)、レベルシフト回路
(Q511〜Q513)を介さずして前記第2の増幅回路の第3
の入力端子(Q601ベース)に供給し、 前記第2のコンデンサ(C2)より取り出された積分電圧
をインピーダンス変換回路(Q610)を介さずしてフィル
タ出力として出力(Vout)すると共に、該出力電圧をレ
ベルシフト回路(Q611〜Q613)を介さずして前記第1,第
2の増幅回路の第2,第4の入力端子(Q502,Q602ベー
ス)にそれぞれ供給し、 前記第1の抵抗(R401)より取り出された信号電圧をイ
ンピーダンス変換回路(Q401)を介さずして前記第1の
コンデンサ(C1)の他端に供給するようにしたことを特
徴とするフィルタ回路。
2. The filter circuit according to claim 1, wherein the integrated voltage extracted from the first capacitor (C1) is passed through an impedance conversion circuit (Q510) and a level shift circuit (Q511 to Q513). First, the third amplifier of the second amplifier circuit
Is supplied to the input terminal (Q601 base) of the second capacitor (C2), and the integrated voltage extracted from the second capacitor (C2) is output as a filter output (V out ) without passing through the impedance conversion circuit (Q610). The voltage is supplied to the second and fourth input terminals (Q502, Q602 base) of the first and second amplification circuits without passing through the level shift circuits (Q611 to Q613), respectively, and the first resistance ( A filter circuit characterized in that the signal voltage extracted from R401) is supplied to the other end of the first capacitor (C1) without passing through an impedance conversion circuit (Q401).
【請求項3】正負一対をなす第1,第2の入力端子(Q50
1,Q502ベース)と、前記入力端子間の差電圧を電流に変
換し出力する第1の出力端子(Q502コレクタ)と、前記
第1の出力端子(Q502コレクタ)から出力される信号電
流と位相が180度反転した信号電流を出力する第2の出
力端子(Q501コレクタ)と、を備えた第1の増幅回路
(Q501,Q502,R501,R502,A501)と、 前記第2の出力端子(Q501コレクタ)に一端が接続され
て前記第1の増幅回路の第1,第2の入力端子間(Q501,Q
502ベース)に差電圧に応じた信号電圧を取り出すのに
役立つ第1の抵抗(R401)と、 前記第1の出力端子(Q502コレクタ)より出力された信
号電流を分流し出力する第1の分流手段(Q503,Q504)
と、 前記第1の分流手段の出力端子(Q504コレクタ)に一端
が接続されて該分流手段の出力電流を積分することによ
り積分電圧として出力する第1のコンデンサ(C1)と、 正負一対をなす第3,第4の入力端子(Q601,Q602ベー
ス)と、前記入力端子間の差電圧を電流に変換し出力す
る第3の出力端子(Q602コレクタ)と、を備えた第2の
増幅回路(Q601,Q602,R601,R602,A601)と、 前記第3の出力端子(Q602コレクタ)より出力された信
号電流を分流し出力する第2の分流手段(Q603,Q604)
と、 前記第2の分流手段の出力端子(Q604コレクタ)に一端
が接続されて該分流手段の出力電流を積分することによ
り積分電圧として出力する第2のコンデンサ(C2)とを
備え、 前記第1のコンデンサ(C1)より取り出された積分電圧
をインピーダンス変換回路(Q510)、レベルシフト回路
(Q511〜Q513)を介して前記第2の増幅回路の第3の入
力端子(Q601ベース)に供給し、 前記第2のコンデンサ(C2)より取り出された積分電圧
をインピーダンス変換回路(Q610)を介してフィルタ出
力として出力(Vout)すると共に、該出力電圧をレベル
シフト回路(Q611〜Q613)を介して前記第1,第2の増幅
回路の第2,第4の入力端子(Q502,Q602ベース)にそれ
ぞれ供給し、 前記第1の抵抗(R401)より取り出された信号電圧をイ
ンピーダンス変換回路(Q401)を介して前記第1のコン
デンサ(C1)の他端に供給し、 前記第1の増幅器の第1の入力端子(Q501ベース)と前
記第2のコンデンサ(C2)の他端とから共に入力信号を
供給するようにして成ることを特徴とするフィルタ回
路。
3. A pair of positive and negative first and second input terminals (Q50
1, Q502 base), a first output terminal (Q502 collector) that converts a voltage difference between the input terminals into a current and outputs the current, and a signal current output from the first output terminal (Q502 collector) and a phase A first amplifier circuit (Q501, Q502, R501, R502, A501) having a second output terminal (Q501 collector) that outputs a signal current inverted by 180 degrees, and the second output terminal (Q501 One end is connected to the collector, and the first and second input terminals (Q501, Q) of the first amplifier circuit are connected.
502 base) a first resistor (R401) useful for extracting a signal voltage corresponding to the differential voltage, and a first shunt for shunting and outputting the signal current output from the first output terminal (Q502 collector). Means (Q503, Q504)
And a first capacitor (C1), one end of which is connected to the output terminal (Q504 collector) of the first shunting means and which outputs an integrated voltage by integrating the output current of the shunting means, forming a positive / negative pair A second amplifier circuit including third and fourth input terminals (Q601, Q602 base) and a third output terminal (Q602 collector) for converting the voltage difference between the input terminals into a current and outputting the current ( Q601, Q602, R601, R602, A601) and second shunting means (Q603, Q604) for shunting and outputting the signal current output from the third output terminal (Q602 collector).
And a second capacitor (C2), one end of which is connected to the output terminal (Q604 collector) of the second shunting means and which outputs an integrated voltage by integrating the output current of the shunting means. The integrated voltage extracted from the first capacitor (C1) is supplied to the third input terminal (Q601 base) of the second amplifier circuit via the impedance conversion circuit (Q510) and the level shift circuit (Q511 to Q513). , The integrated voltage extracted from the second capacitor (C2) is output as a filter output (V out ) through an impedance conversion circuit (Q610), and the output voltage is output through a level shift circuit (Q611 to Q613). Are supplied to the second and fourth input terminals (Q502, Q602 base) of the first and second amplifier circuits, respectively, and the signal voltage extracted from the first resistor (R401) is supplied to the impedance conversion circuit (Q401). ) Through Supply to the other end of the first capacitor (C1), and an input signal is supplied from both the first input terminal (Q501 base) of the first amplifier and the other end of the second capacitor (C2). A filter circuit comprising:
【請求項4】特許請求の範囲第3項記載のフィルタ回路
において、 前記第1のコンデンサ(C1)より取り出された積分電圧
をインピーダンス変換回路(Q510)、レベルシフト回路
(Q511〜Q513)を介さずして前記第2の増幅回路の第3
の入力端子(Q601ベース)に供給し、 前記第2のコンデンサ(C2)より取り出された積分電圧
をインピーダンス変換回路(Q610)を介さずしてフィル
タ出力として出力(Vout)すると共に、該出力電圧をレ
ベルシフト回路(Q611〜Q613)を介さずして前記第1,第
2の増幅回路の第2,第4の入力端子(Q502,Q602ベー
ス)にそれぞれ供給し、 前記第1の抵抗(R401)より取り出された信号電圧をイ
ンピーダンス変換回路(Q401)を介さずして前記第1の
コンデンサ(C1)の他端に供給するようにしたことを特
徴とするフィルタ回路。
4. The filter circuit according to claim 3, wherein the integrated voltage extracted from the first capacitor (C1) is passed through an impedance conversion circuit (Q510) and a level shift circuit (Q511 to Q513). First, the third amplifier of the second amplifier circuit
Is supplied to the input terminal (Q601 base) of the second capacitor (C2), and the integrated voltage extracted from the second capacitor (C2) is output as a filter output (V out ) without passing through the impedance conversion circuit (Q610). The voltage is supplied to the second and fourth input terminals (Q502, Q602 base) of the first and second amplification circuits without passing through the level shift circuits (Q611 to Q613), respectively, and the first resistance ( A filter circuit characterized in that the signal voltage extracted from R401) is supplied to the other end of the first capacitor (C1) without passing through an impedance conversion circuit (Q401).
【請求項5】正負一対をなす第1,第2の入力端子(Q50
1,Q502ベース)と、前記入力端子間の差電圧を電流に変
換し出力する第1の出力端子(Q502コレクタ)と、前記
第1の出力端子(Q502コレクタ)から出力される信号電
流と位相が180度反転した信号電流を出力する第2の出
力端子(Q501コレクタ)と、を備えた第1の増幅回路
(Q501,Q502,R501,R502,A501)と、 前記第2の出力端子(Q501コレクタ)に一端が接続され
て前記第1の増幅回路の第1,第2の入力端子間(Q501,Q
502ベース)の差電圧に応じた信号電圧を取り出すのに
役立つ第1の抵抗(R401)と、 前記第1の出力端子(Q502コレクタ)より出力された信
号電流を分流し出力する第1の分流手段(Q503,Q504)
と、 前記第1の分流手段の出力端子(Q504コレクタ)に一端
が接続されて該分流手段の出力電流を積分することによ
り積分電圧として出力する第1のコンデンサ(C1)と、 正負一対をなす第3,第4の入力端子(Q601,Q602ベー
ス)と、前記入力端子間の差電圧を電流に変換し出力す
る第3の出力端子(Q602コレクタ)と、を備えた第2の
増幅回路(Q601,Q602,R601,R602,A601)と、 前記第3の出力端子(Q602コレクタ)より出力された信
号電流を分流し出力する第2の分流手段(Q603,Q604)
と、 前記第2の分流手段の出力端子(Q604コレクタ)に一端
が接続されて該分流手段の出力電流を積分することによ
り積分電圧として出力する第2のコンデンサ(C2)とを
備え、 前記第1のコンデンサ(C1)より取り出された積分電圧
をインピーダンス変換回路(Q510)、レベルシフト回路
(Q511〜Q513)を介して前記第2の増幅回路の第3の入
力端子(Q601ベース)に供給し、 前記第2のコンデンサ(C2)より取り出された積分電圧
をインピーダンス変換回路(Q610)を介してフィルタ出
力として出力(Vout)すると共に、該出力電圧をレベル
シフト回路(Q611〜Q613)を介して前記第1,第2の増幅
回路の第2,第4の入力端子(Q502,Q602ベース)にそれ
ぞれ供給し、 前記第1の抵抗(R401)より取り出された信号電圧をイ
ンピーダンス変換回路(Q401)を介して前記第1のコン
デンサ(C1)の他端に供給し、 前記第2のコンデンサ(C2)の他端を交流接地電位に接
続するとともに、前記第1の増幅器の第1の入力端子
(Q501ベース)から入力信号を供給するようにして成る
ことを特徴とするフィルタ回路。
5. A pair of positive and negative first and second input terminals (Q50
1, Q502 base), a first output terminal (Q502 collector) that converts a voltage difference between the input terminals into a current and outputs the current, and a signal current output from the first output terminal (Q502 collector) and a phase A first amplifier circuit (Q501, Q502, R501, R502, A501) having a second output terminal (Q501 collector) that outputs a signal current inverted by 180 degrees, and the second output terminal (Q501 One end is connected to the collector, and the first and second input terminals (Q501, Q) of the first amplifier circuit are connected.
A first resistor (R401) useful for extracting a signal voltage corresponding to the differential voltage of the 502 base), and a first shunt for shunting and outputting the signal current output from the first output terminal (Q502 collector). Means (Q503, Q504)
And a first capacitor (C1), one end of which is connected to the output terminal (Q504 collector) of the first shunting means and which outputs an integrated voltage by integrating the output current of the shunting means, forming a positive / negative pair A second amplifier circuit including third and fourth input terminals (Q601, Q602 base) and a third output terminal (Q602 collector) for converting the voltage difference between the input terminals into a current and outputting the current ( Q601, Q602, R601, R602, A601) and second shunting means (Q603, Q604) for shunting and outputting the signal current output from the third output terminal (Q602 collector).
And a second capacitor (C2), one end of which is connected to the output terminal (Q604 collector) of the second shunting means and which outputs an integrated voltage by integrating the output current of the shunting means. The integrated voltage extracted from the first capacitor (C1) is supplied to the third input terminal (Q601 base) of the second amplifier circuit via the impedance conversion circuit (Q510) and the level shift circuit (Q511 to Q513). , The integrated voltage extracted from the second capacitor (C2) is output as a filter output (V out ) through an impedance conversion circuit (Q610), and the output voltage is output through a level shift circuit (Q611 to Q613). Are supplied to the second and fourth input terminals (Q502, Q602 base) of the first and second amplifier circuits, respectively, and the signal voltage extracted from the first resistor (R401) is supplied to the impedance conversion circuit (Q401). ) Through Is supplied to the other end of the first capacitor (C1), the other end of the second capacitor (C2) is connected to an AC ground potential, and the first input terminal (Q501 base) of the first amplifier is connected. The filter circuit is characterized in that the input signal is supplied from the filter circuit.
【請求項6】特許請求の範囲第5項記載のフィルタ回路
において、 前記第1のコンデンサ(C1)より取り出された積分電圧
をインピーダンス変換回路(Q510)、レベルシフト回路
(Q511〜Q513)を介さずして前記第2の増幅回路の第3
の入力端子(Q601ベース)に供給し、 前記第2のコンデンサ(C2)より取り出された積分電圧
をインピーダンス変換回路(Q610)を介さずしてフィル
タ出力として出力(Vout)すると共に、該出力電圧をレ
ベルシフト回路(Q611〜Q613)を介さずして前記第1,第
2の増幅回路の第2,第4の入力端子(Q502,Q602ベー
ス)にそれぞれ供給し、 前記第1の抵抗(R401)より取り出された信号電圧をイ
ンピーダンス変換回路(Q401)を介さずして前記第1の
コンデンサ(C1)の他端に供給するようにしたことを特
徴とするフィルタ回路。
6. The filter circuit according to claim 5, wherein the integrated voltage extracted from the first capacitor (C1) is passed through an impedance conversion circuit (Q510) and a level shift circuit (Q511 to Q513). First, the third amplifier of the second amplifier circuit
Is supplied to the input terminal (Q601 base) of the second capacitor (C2), and the integrated voltage extracted from the second capacitor (C2) is output as a filter output (V out ) without passing through the impedance conversion circuit (Q610). The voltage is supplied to the second and fourth input terminals (Q502, Q602 base) of the first and second amplification circuits without passing through the level shift circuits (Q611 to Q613), respectively, and the first resistance ( A filter circuit characterized in that the signal voltage extracted from R401) is supplied to the other end of the first capacitor (C1) without passing through an impedance conversion circuit (Q401).
JP62018531A 1987-01-30 1987-01-30 Filter circuit Expired - Lifetime JPH0775298B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62018531A JPH0775298B2 (en) 1987-01-30 1987-01-30 Filter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62018531A JPH0775298B2 (en) 1987-01-30 1987-01-30 Filter circuit

Publications (2)

Publication Number Publication Date
JPS63187808A JPS63187808A (en) 1988-08-03
JPH0775298B2 true JPH0775298B2 (en) 1995-08-09

Family

ID=11974211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62018531A Expired - Lifetime JPH0775298B2 (en) 1987-01-30 1987-01-30 Filter circuit

Country Status (1)

Country Link
JP (1) JPH0775298B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157248A (en) * 1998-05-20 2000-12-05 Matsushita Electric Industrial Co., Ltd. Active filter circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0626297B2 (en) * 1985-01-23 1994-04-06 ソニー株式会社 Second-order active phase equalizer

Also Published As

Publication number Publication date
JPS63187808A (en) 1988-08-03

Similar Documents

Publication Publication Date Title
JPS6155806B2 (en)
EP0286347B1 (en) Balanced output analog differential amplifier circuit
US5051628A (en) Integrated filter circuit
US4780690A (en) Filter arrangement having a transconductance circuit
JPH01212105A (en) Integrated gyrator oscillator
US4254380A (en) Bridge amplifier
US4227095A (en) Deviation driver circuit
US4748422A (en) Amplifier circuit suitable for use as an active filter circuit
JPH0648775B2 (en) Leapfrog filter
JPH0775298B2 (en) Filter circuit
JPS6133707Y2 (en)
JPS63193710A (en) Integration circuit
JP2841563B2 (en) Variable impedance circuit
JPS62160809A (en) Integration circuit
JPH0154884B2 (en)
JPH0648774B2 (en) Integrator circuit
JPH0540585Y2 (en)
JPH0114726B2 (en)
JP2737754B2 (en) Filter circuit
JP2940046B2 (en) Amplitude detection circuit
JPS60261209A (en) Ic-converted stable resistance circuit
JPH057126A (en) Integration circuit
JPS6322687B2 (en)
JPH0817310B2 (en) Low pass filter circuit
JPH04304012A (en) Filter circuit