JPH0774640A - ＧａＡｓ ＨＩ２プロセスと両立可能な電圧スイッチング回路を用いたディジタル・アナログ変換器 - Google Patents

Abstract

(57)【要約】 【目的】 ＧａＡｓ Ｉ² Ｌ集積回路においてバイポー
ラ電圧スイッチングにより高精度のディジタル・アナロ
グ変換器を提供する。 【構成】第１及び第２のトランジスタ（Ｑ１、Ｑ２）の
エミッタ、及び論理信号が入力されるそれらのベースを
それぞれ共通接続し、第１、第２及び第３のダイオード
（Ｄ１〜Ｄ３）のアノードを共通接続し、前記第１のダ
イオードのカソードを前記第１のトランジスタのコレク
タに接続し、前記第２のダイオードのカソードを前記第
２のトランジスタのコレクタに接続し、第３のダイオー
ド（Ｄ２）のカソードに第１のバイアス電圧（Ｖ_B ）を
印加し、抵抗（Ｒ１）の第１の端子を前記各ダイオード
のアノードに接続し、その第２の端子に第２のバイアス
電圧（Ｖ_A ）を印加する。前記第２のトランジスタのコ
レクタの出力電圧をＲ−２Ｒ抵抗ラダー回路網に導き、
その電圧レベルを判断をする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子回路に関し、特に
ＧａＡｓ ＨＩ² プロセスと両立可能な電圧スイッチン
グ回路を用いたディジタル・アナログ変換器に関する。

【０００２】

【従来の技術】ディジタル・アナログ変換器（“ＤＡ
Ｃ”）では、電界効果トランジスタ（“ＦＥＴ”）、バ
イポーラ接合トランジスタ（“ＢＪＴ”）及びヘテロ接
合バイポーラ・トランジスタ（“ＨＢＴ”）を含む種々
の型式のデバイスを電流スイッチング装置として異なる
対において構築可能である。典型的には、単極双投スイ
ッチとして動作するトランジスタ対は、入力される二進
論理信号の論理状態（即ち「ハイ」状態又は「ロー」状
態）に従って２つの択一的な経路のうちの１つからの電
流を精密電流源へ導く。このような複数のスイッチの出
力は、入力された二進論理信号を表わすアナログ信号で
ある。典型的には、ディジタル・アナログ変換器におい
て用いられるスイッチの数は、アナログ信号に変換され
るビット数に対応する。例えば、８ビットのスイッチ
（トランジスタ対＋精密電流源）を用いて８ビットの二
進入力信号をアナログ出力信号に変換することが可能で
ある。

【０００３】集積回路によるディジタル・アナログ変換
器の製造では、電流スイッチ又は電圧スイッチを不均等
集積インジェクション論理（“ＨＩ² Ｌ”）ゲート構造
におけるＨＢＴデバイスとして形成することにより、こ
れらのスイッチを製作することも可能である。ＨＢＴデ
バイスの構造はＨＩ² Ｌゲート構造と両立可能なので作
成プロセス中でＨＩ² Ｌ集積回路上にバイポーラ・トラ
ンジスタを容易に形成することができる。

【０００４】

【発明が解決しようとする課題】集積回路によるディジ
タル・アナログ変換器の製造プロセスでは、電流スイッ
チ又は電圧スイッチとして構成されるバイポーラ・トラ
ンジスタをヒ化ガリウム（“ＧａＡｓ”）ＨＩ² Ｌゲ−
ト構造により形成可能である。このような構造では、複
数のスイッチング・トランジスタが、これらのトランジ
スタの全てのエミッタを共通に導電性基板に接続するこ
とにより形成される。従って、これらの回路はＧａＡｓ
回路技術のながで最高密度のうちの一つにさせる唯一の
パワー・バスを必要とする。しかし、スイッチング・ト
ランジスタのエミッタは単一基板上に共通に形成される
ので、個々のエミッタをアクセスすることはできない。
従って、各エミッタに対するアクセスなしに、複数の差
動対を構築することはできず、またＧａＡｓ Ｉ² Ｌ集
積回路により正確な（即ち、誤りを低減した）電流モー
ド・スイッチを実現するのは困難である。

【０００５】

【課題を解決するための手段】従って、集積回路の製造
産業には、Ｉ² Ｌプロセスと両立可能な複数のビット・
スイッチを用いて正確なディジタル・アナログ変換器に
対する需要がある。本発明により、ＧａＡｓ Ｉ² Ｌ集
積回路において電圧スイッチングを用いる正確なディジ
タル・アナログ変換器を提供するものである。特に、Ｇ
ａＡｓ Ｉ² Ｌ集積回路に形成されたＲ−２Ｒ抵抗ラダ
ー回路網を含むディジタル・アナログ変換器を提供する
ものである。前記ラダー回路網の各脚には、一対のバイ
ポーラ・トランジスタのうちの一つが接続される。各ト
ランジスタ対は単極双投電圧ビット・スイッチとして構
築される。前記トランジスタ対は、二進入力信号の論理
状態（即ち、「ハイ」状態又は「ロー」状態）に基づ
き、択一的な２つの電圧レベル間でシャント（２Ｒ）抵
抗を切り換える。前記ラダー回路網における各電圧ビッ
ト・スイッチ及びその脚は、入力信号において対応する
ビット位置に関連している。

【０００６】ここで、本発明及びその効果をより完全に
理解するために、以下の説明を添付する図面と関連して
参照しよう。

【０００７】

【実施例】本発明及びその効果の好ましい実施例は、図
面の図１〜図５を参照することにより最も良く理解され
るものであり、種々の図面の同一及び対応する部分に同
一番号を用いている。

【０００８】図１は本発明の教えによる単極双投電圧ビ
ット・スイッチ回路の好ましい実施例の電気的な概要回
路図を示す。本発明によるディジタル・アナログ変換器
は、図３に関連して以下で更に詳細に説明するように、
図１に示すような複数の単極双投電圧ビット・スイッチ
を備えている。ビット・スイッチの構造及び動作は図３
に示す他の各電圧ビット・スイッチのものと同一なの
で、その説明として、図１の電圧ビット・スイッチのみ
を詳細に説明する。更に、図１に示す部品の定数値は単
に説明を目的とするだけであって、本発明について限定
を設けることを意図するものではないことを理解すべき
である。トランジスタＱ１及びＱ２のベースは、複合ス
イッチング構成において共通接続されている。トランジ
スタＱ１及びＱ２のエミッタは回路の「アース」に共通
に接続されている。設計のために実際には、回路の「ア
ース」はゼロ電圧以外の電圧レベルであってもよい。ダ
イオードＤ１のカソードはトランジスタＱ１のコレクタ
に接続され、ダイオードＤ１のアノードは抵抗Ｒ１の一
方の端子に接続され、かつノード１０２にも接続されて
いる。抵抗Ｒ１の他方の端子は電源Ｖ_A に接続されてい
る。ダイオードＤ２及びＤ３のアノードは互いに接続さ
れ、かつノード１０２にも接続されている。ダイオード
Ｄ３のカソードはトランジスタＱ２に接続され、かつノ
ード１０４にも接続され、一方ダイオードＤ２のカソー
ドは電源Ｖ_B に接続されている。ダイオードＤ２及びＤ
３は、トランジスタＱ１及びＱ２がオフのときに、ノー
ド１０２及び１０４における電圧を所定の値にクランプ
するために用いられる。従って、以下で更に詳細に説明
するように、回路の誤差を最小化するために、ダイオー
ドＤ２が可能な限りダイオードＤ３と一致するようにし
ている。論理的な入力信号ＡｉはトランジスタＱ１及び
Ｑ２のベースに共に接続されている。ノード１０４は、
図３に関連して以下で詳細に説明する本発明のラダー回
路網の各シャント（２Ｒ）抵抗に接続されている。

【０００９】図２は図１の単極双投電圧ビット・スイッ
チ回路についての電気的な等価回路を示す。以下で詳細
に説明するように、電圧スイッチ１００は、入力信号Ａ
ｉの論理状態（即ち、「ハイ」又は「ロー」）に従っ
て、電源電圧Ｖ_B （入力論理状態「ロー」）と、アース
電位（入力論理状態「ハイ」）との間で選択をする。電
圧スイッチ１００は、本質的に、論理的な入力信号Ａｉ
の制御に従って電源電圧Ｖ_B に接続されている接点と回
路接地（図１の基板を導通させている）との間で選択を
する単極双投電圧ビット・スイッチとして動作する。電
圧スイッチ１００により選択された電位は、図３に示す
ディジタル・アナログ変換器のラダー回路網における各
シャント抵抗（２Ｒ）に印加される。

【００１０】図３は、本発明の教えによるＲ−２Ｒラダ
ー回路網及び複数の電圧ビット・スイッチを含むディジ
タル・アナログ変換器の電気的な概要回路図を示す。説
明のために、図２の電圧スイッチ１００を図３のラダー
回路網におけるビット位置に関連して示すが、本発明は
これに限定されるものではない。電圧スイッチ１００の
構造及び動作は図３に示す他の各ビット・スイッチのも
のと同一であり、従ってここでの電圧スイッチ１００の
説明は、図３に示す他の各ビット・スイッチに同じよう
に適用されることを理解すべきである。図３に示すディ
ジタル・アナログ変換器は、出力電圧（Ｖｏｕｔ）を有
するＲ−２Ｒのラダー回路網に基づいており、ラダー回
路網における各電圧スイッチ１００が二進により重み付
けされた電圧を出力に現われる総合電圧に付加する。

【００１１】図４は図３に示すディジタル・アナログ変
換器からの各出力電圧（Ｖｏｕｔ）を示す。図示のよう
に、各ビット・スイッチＡ１〜Ａｎは、図３に示すディ
ジタル・アナログ変換器内のラダー回路網の出力に現わ
れる総合電圧（Ｖｏｕｔ）に対して二進により重み付け
された電圧を付加する。従って、ディジタル論理の入力
信号Ａｉは、本発明の教えにより、図３のディジタル・
アナログ変換器において対応するアナログ信号（Ｖｏｕ
ｔ）に変換される。

【００１２】図５は、「ロー」入力論理信号のときに図
１及び図２の単極双投電圧ビット・スイッチの「ロー」
入力の論理信号状態に関する電気的な等価回路を示す。
図２においてノード１０４と、アースに接続された接点
との間の点線は、「ハイ」入力の論理信号状態に関する
切替スイッチ位置を表わす。

【００１３】本発明による電圧ビット・スイッチの動作
のために図１を参照すると、二進論理の入力信号Ａｉが
「ロー」状態であるときは、トランジスタＱ１及びＱ２
はカットオフ（ターン・オフ）にバイアスされる。図３
は、二進論理の入力信号Ａｉが“ロー”であり、かつト
ランジスタＱ１及びＱ２がカットオフであるときに、図
１の単極双投電圧ビット・スイッチの電気的な等価概要
回路を示す。ダイオードＤ２及びＤ３は、ダイオード電
流に大きなばらつきがあっても、良く整合したダイオー
ドとして形成されているので、ダイオードＤ２及びＤ３
における電圧降下はほぼ等しい。勿論、実際の問題とし
て、ダイオードＤ２及びＤ３は“理想的なダイオード”
ではないので、これらの電圧降下は同一でない恐れがあ
るが、その電圧降下差が非常に小さくなるように、ダイ
オードＤ２及びＤ３における電圧降下を整合させること
はできる。そこで、その説明のために、図３に関しては
ダイオードＤ２及びＤ３に発生する電圧降下を等しいと
みなす。ダイオードＤ２はノード１０２における電圧を
電源電圧Ｖ_B の電圧レベルよりも大きな一方のダイオー
ド電圧降下にクランプするように、動作する。ダイオー
ドＤ２及びＤ３は「整合」されているので、ダイオード
Ｄ２のカソードに存在する電圧（２Ｖ）はダイオードＤ
３のカソードに発生する電圧と実質的に同一である。従
って、論理的な入力信号Ａｉが「ロー」状態であるとき
は、図２及び図３に示すように電圧スイッチ１００によ
り電源電圧Ｖ_B が選択され、ラダー回路網における各シ
ャント（２Ｒ）抵抗に出力される。「整合された」ダイ
オードＤ２及びＤ３を用いることにより、ノード１０４
における電圧は電源電圧Ｖ_B にクランプされて、電圧ス
イッチ１００からの出力が調節される。

【００１４】図１を再び参照すると、逆に、二進論理の
入力信号Ａｉが「ハイ」状態であるときは、トランジス
タＱ１及びＱ２は導通して飽和状態になり、各コレクタ
からアースへ非常に低インピーダンスの経路を形成す
る。そのときに、抵抗Ｒ１を流れる電流は抵抗Ｒ１に電
圧降下を発生させる。その結果のノード１０２における
電圧は、ダイオードＤ２を逆バイアスしてカットオフに
するので、抵抗Ｒ１を流れる全ての電流はダイオードＤ
１及びトランジスタＱ１を介して、かつダイオードＤ３
及びトランジスタＱ２を介してアースに流れる。トラン
ジスタＱ２を流れる電流は、一部がラダー回路網から、
また一部がダイオードＤ３からのものである。トランジ
スタＱ２における電流のばらつきは、トランジスタＱ
１、ダイオードＤ１及びＤ３により平滑化される。対応
するラダー回路網の脚における電流が大きい（例えば、
電源電圧Ｖ_B がラダー回路網の他の全ての脚に印加され
ている）ときは、トランジスタＱ２における大きな電流
のために、ノード１０４における電圧は増加することに
なる。これは、ダイオードＤ３における順方向電圧を減
少させ、従ってその電流を減少させて、抵抗Ｒ１からの
大部分の電流をダイオードＤ１及びトランジスタＱ１を
介して流れるようにさせる。対応するラダー回路網の脚
における電流が小さい（例えば、アースが他の全ての脚
に接続されている）ときは、ノード１０４における電圧
が低下する。その結果、ダイオードＤ３における順方向
電圧の増加は、電流をダイオードＤ１、トランジスタＱ
１からダイオードＤ３、トランジスタＱ２へ転流させ
る。その調節作用は、ダイオードＤ１及びトランジスタ
Ｑ１を備えていないスイッチの電流に比較してトランジ
スタＱ２における電流のばらつきを大きく低下させるも
のとなる。トランジスタＱ２はそのコレクタからアース
へ非常に低い抵抗路を提供する。低い抵抗及び低減した
電流のばらつきは、ノード１０４でトランジスタＱ２に
発生する電圧を実質的に回路のアース電位で一定に保持
するように組合わせられる。従って、ここで図２を「ハ
イ」入力論理信号について参照すると、電圧スイッチ１
００は、回路の「アース」電位に設定された接点（点
線）を選択して、その（調節された）電圧を図３のラダ
ー回路網において対応するシャント（２Ｒ）抵抗に出力
する。

【００１５】「アース」電位に非常に近いところでトラ
ンジスタＱ２を動作させ、かつトランジスタＱ２の電流
変動を低減させる際の本発明の効果は、ビット・スイッ
チが回路の出力又は負荷側で変動に影響されにくいこと
である。更に、電圧スイッチング方法は、この共通エミ
ッタ技術において、電流切換式のディジタル・アナログ
変換器に存在するスイッチング電圧から絶縁できない精
密電流源は必要でないことである。択一的な経路からの
電流を操縦するこれら急変電圧は、精密電流に漸減する
トランジェントを導入する。従って、本発明の教えによ
る電圧ビット・スイッチのディジタル・アナログ変換器
は、電流切換式のディジタル・アナログ変換器よりかな
り高速の装置である。本発明の他の効果は、ダイオード
Ｄ２及びＤ３を用いてビット・スイッチからの出力電圧
を調節することにより、温度超過等の状態を原因とする
動作誤りを補償することである。

【００１６】他方、実際の問題として、ディジタル・ア
ナログ変換器で用いる電圧ビット・スイッチングは、主
としてＲ−２Ｒ抵抗ラダー回路網構成に用いられてもよ
い。従って、本発明は、Ｒ−２Ｒ抵抗ラダー回路網のデ
ィジタル・アナログ変換器用だけに限定することを意図
するものではないが、実際において、この観点に限定さ
れてもよい。更に、他の実際的な観点から、電圧スイッ
チ式のディジタル・アナログ変換器は約８ビットの分解
能を有する。ダイオードＤ２及びＤ３は「理想的には」
又は「完全には」整合されていないので、両ダイオード
端に出力電圧誤差の発生源となる不等の順方向電圧を発
生する恐れがある。換言すれば、出力負荷が変化する
と、電流がダイオードＤ２よりもダイオードＤ３を介し
て多少流れる恐れがある。一方のダイオードにおける電
流が増加すると、これに伴って他方のダイオードにおけ
る電流を減少させて、一方のダイオードにおける電圧を
増加させると共に、他方のダイオードにおける電圧を減
少させる。ダイオード電流によるダイオード電圧の対数
的な依存性は、電圧変動を小さなものに保持する。しか
し、電圧変動におけるこれらの小さな差は増大した誤差
方向で加算される。例えば、一方のダイオードにおける
電流が係数２により増加し、かつ他方のダイオードにお
ける電流が係数２により減少すると、２つのダイオード
間で４０ｍＶまでの電圧誤差を発生させる恐れがある。
ラダー回路網では更に多くのビット・スイッチを使用し
ているので、この電圧誤差はディジタル・アナログ変換
器において更に重大なものとなる。Ｒ−２Ｒ抵抗ラダー
回路網において８電圧ビット・スイッチ以上を使用して
いるときは、ディジタル・アナログ変換器の出力におけ
るその結果の誤差は、許容できないものとなり得る。

【００１７】本発明及びその効果を詳細に説明したが、
本発明は、請求の範囲により定義される本発明の精神及
び範囲から逸脱することなく、ここで種々の変更、置換
及び代替を行なうことができることを理解すべきであ
る。

【００１８】以上の説明に関連して更に以下の項を開示
する。

【００１９】（１）電圧スイッチング回路を用いたディ
ジタル・アナログ変換器において、第１のトランジスタ
及び第２のトランジスタであって、前記各トランジスタ
のエミッタを電気的に接続し、かつ前記第１及び第２の
トランジスタのベースを電気的に接続した前記第１のト
ランジスタ及び前記第２のトランジスタと、第１、第２
及び第３のダイオードであって、前記各ダイオードのア
ノードを電気的に接続し、前記第１のダイオードのカソ
ード前記第１のトランジスタの前記コレクタに電気的に
接続し、前記第２のダイオードのカソードを前記第２の
トランジスタの前記コレクタに電気的に接続し、前記第
３のダイオードのカソードを第１のバイアス電圧に保持
する前記第１、第２及び第３のダイオードと、前記各ダ
イオードの前記アノードに電気的に接続された第１の端
子、及び前記第２のバイアス電圧に保持された第２の端
子を有する抵抗とを備え、前記第１及び第２のトランジ
スタの前記ベースに印加された論理信号の入力により前
記第２のトランジスタの前記コレクタにおける出力電圧
を判断することを特徴とする電圧スイッチング回路を用
いたディジタル・アナログ変換器。

【００２０】（２）前記第１のバイアス電圧は、２ボル
トであり、前記第２のバイアス電圧は４．８ボルトであ
り、かつ前記抵抗は２００オームであることを特徴とす
る第１項記載の電圧スイッチング回路を用いたディジタ
ル・アナログ変換器。

【００２１】（３）前記第１及び第２のトランジスタ
は、ヘテロ接合バイポーラ・トランジスタであることを
特徴とする第１項記載の電圧スイッチング回路を用いた
ディジタル・アナログ変換器。

【００２２】（４）前記出力電圧は、前記論理信号の入
力がローであるときは、前記第１のバイアス電圧に等し
いことを特徴とする第１項記載の電圧スイッチング回路
を用いたディジタル・アナログ変換器。

【００２３】（５）前記出力電圧は、前記論理信号の入
力がハイであるときは、アース電位に等しいことを特徴
とする第１項記載の電圧スイッチング回路を用いたディ
ジタル・アナログ変換器。

【００２４】（６）前記トランジスタは、半導体基板上
に製作されていることを特徴とする第１項記載の電圧ス
イッチング回路を用いたディジタル・アナログ変換器。

【００２５】（７）半導体基板上に作成されたディジタ
ル・アナログ変換器において、Ｎセグメントの電気的な
ネットワークと、エミッタを共通に前記半導体基板に接
続した２つのトランジスタを有する１又はそれより多い
電圧スイッチング回路であって、印加される入力信号に
基づいて前記ネットワークに複数の所定電圧のうちの一
つを印加するように動作可能な前記電圧スイッチング回
路とを備えていることを特徴とするディジタル・アナロ
グ変換器。

【００２６】（８）前記Ｎセグメントの電気的なネット
ワークは、Ｒ−２Ｒ抵抗ラダー回路網を備えていること
を特徴とする第７項記載のディジタル・アナログ変換
器。

【００２７】（９）前記トランジスタは、ヘテロ接合バ
イポーラ・トランジスタであることを特徴とする第７項
記載のディジタル・アナログ変換器。

【００２８】（１０）前記各電圧スイッチング回路は、
二進入力電圧に応答して前記Ｎセグメントの電気的なネ
ットワークに２つの所定電圧のうちの一つを印加するこ
とを特徴とする第７項記載のディジタル・アナログ変換
器。

【００２９】（１１）第１及び第２のトランジスタであ
って、前記第１及び第２のトランジスタのエミッタを電
気的に接続し、かつ前記第１及び第２のトランジスタの
ベースを電気的に接続した前記第１及び第２のトランジ
スタと、第１、第２及び第３のダイオードであって、前
記各ダイオードのアノードを電気的に接続し、前記第１
のダイオードのカソードを前記第１のトランジスタの前
記コレクタに電気的に接続し、前記第２のダイオードの
カソードを第２のトランジスタのコレクタに電気的に接
続し、かつ前記第３のダイオードのカソードを第１のバ
イアス電圧に保持している前記第１、第２及び第３のダ
イオードと、第１の端子を前記各ダイオードの前記アノ
ードに電気的に接続し、かつ第２の端子を前記第２のバ
イアス電圧に保持した抵抗とを備えていることを特徴と
する第７項記載のディジタル・アナログ変換器。

【００３０】（１２）前記電気的なネットワークはＲ−
２Ｒ抵抗ラダー回路網であることを特徴とする第１１項
記載のディジタル・アナログ変換器。

【００３１】（１３）ＧａＡｓ Ｉ² Ｌ集積回路にバイ
ポーラ電圧スイッチを用いた精密なディジタル・アナロ
グ変換用の装置を提供する。ＧａＡｓ Ｉ² Ｌ集積回路
に形成されたＲ−２Ｒ抵抗ラダー回路網を含む構成を提
供する。ディジタル・アナログ変換器（１１０）におけ
るラダー回路網の各脚（２Ｒ）へ異なるトランジスタ対
（Ｑ１、Ｑ２）を接続する。単極双投電圧ビット・スイ
ッチ（１００）として各トランジスタ対（Ｑ１、Ｑ２）
を配置する。前記トランジスタ対は、二進入力の論理信
号（Ａｉ）の状態に基づいて、２つの択一的な電圧レベ
ル（Ｖ_B “回路接地”）間でシャント（２Ｒ）抵抗を切
り換える。前記ラダー回路網における各スイッチ及びそ
の脚は、入力信号において対応するビット位置（Ａｉ）
に関連する。整合した対のダイオード（Ｄ２、Ｄ３）を
用いて前記電圧ビット・スイッチ（１００）により選択
された電圧を所定電圧レベルにクランプさせることによ
り、前記ラダー回路網のためにスイッチングされる電圧
を調節して、前記ディジタル・アナログ変換器のスイッ
チング速度を増加させる。

【００３２】

【発明の効果】本発明の重要な技術的な効果は、稠密な
ＧａＡｓ Ｉ² Ｌ技術を用いてディジタル・アナログ変
換器により達成できることである。本発明の他の重要な
技術的な効果は、電圧スイッチングを高速度で行なうこ
とである。従って、本発明のディジタル・アナログ変換
器は電流スイッチ装置より遥かに高速度の装置となる。

【図面の簡単な説明】

【図１】本発明の教えによる単極双投電圧ビット・スイ
ッチの好ましい実施例の電気的な概要回路図。

【図２】図１の単極双投電圧ビット・スイッチ回路用の
電気的な等価回路を示す図。

【図３】本発明の教えによりＲ−２Ｒ抵抗ラダー回路網
及び複数の電圧ビット・スイッチを含むディジタル・ア
ナログ変換器の電気的な概要回路図。

【図４】図３に示すディジタル・アナログ変換器からの
代表的な出力アナログ電圧を示す図。

【図５】図１及び図２の単極双投電圧ビット・スイッチ
用の「ロー」入力の論理信号についての電気的な等価回
路を示す図。

【符号の説明】

Ｑ１、Ｑ２ トランジスタ Ｄ１、Ｄ２、Ｄ３ ダイオード Ｒ、Ｒ１ 抵抗 １００ 電圧スイッチ １０２、１０４ ノード

Claims (1)

【特許請求の範囲】
1. 【請求項１】 電圧スイッチング回路を用いたディジタ
   ル・アナログ変換器において、 第１のトランジスタ及び第２のトランジスタであって、
   前記各トランジスタのエミッタを電気的に接続し、かつ
   前記第１及び第２のトランジスタのベースを電気的に接
   続した前記第１のトランジスタ及び前記第２のトランジ
   スタと、 第１、第２及び第３のダイオードであって、前記各ダイ
   オードのアノードを電気的に接続し、前記第１のダイオ
   ードのカソード前記第１のトランジスタの前記コレクタ
   に電気的に接続し、前記第２のダイオードのカソードを
   前記第２のトランジスタの前記コレクタに電気的に接続
   し、前記第３のダイオードのカソードを第１のバイアス
   電圧に保持する前記第１、第２及び第３のダイオード
   と、 前記各ダイオードの前記アノードに電気的に接続された
   第１の端子、及び前記第２のバイアス電圧に保持された
   第２の端子を有する抵抗とを備え、前記第１及び第２の
   トランジスタの前記ベースに印加された論理信号の入力
   により前記第２のトランジスタの前記コレクタにおける
   出力電圧を判断することを特徴とする電圧スイッチング
   回路を用いたディジタル・アナログ変換器。