JPH077181A - Semiconductor light emitting element - Google Patents
Semiconductor light emitting elementInfo
- Publication number
- JPH077181A JPH077181A JP6046113A JP4611394A JPH077181A JP H077181 A JPH077181 A JP H077181A JP 6046113 A JP6046113 A JP 6046113A JP 4611394 A JP4611394 A JP 4611394A JP H077181 A JPH077181 A JP H077181A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- light emitting
- type amorphous
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Led Devices (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体発光素子の接合
構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a junction structure for semiconductor light emitting devices.
【0002】[0002]
【従来の技術】従来、半導体発光素子には注入形エレク
トロルミネッセンスを原理とする発光ダイオード、およ
び半導体レーザダイオードがあり、高電界で加速された
半導体中のキャリアを半導体中に添加された発光中心元
素に衝突励起させて発光することを原理とする薄膜エレ
クトロルミネッセンス素子などがある。2. Description of the Related Art Conventionally, semiconductor light emitting devices include a light emitting diode based on the principle of injection electroluminescence and a semiconductor laser diode, and an emission center element in which carriers in the semiconductor accelerated by a high electric field are added to the semiconductor. There is a thin-film electroluminescence device and the like that emits light upon collision excitation with.
【0003】[0003]
【発明が解決しようとする課題】従来の発光ダイオード
あるいは半導体レーザダイオードは、縮退状態にまで不
純物をドープしたPN接合で形成されている。したがっ
て発光するために再結合する少数キャリアが電子あるい
は正孔のいずれか一方だけとなり、発光効率が比較的小
さかった。A conventional light emitting diode or semiconductor laser diode is formed of a PN junction doped with impurities to a degenerate state. Therefore, the minority carriers that recombine to emit light are either electrons or holes, and the emission efficiency is relatively low.
【0004】本発明の目的は、上述の問題点を解決し、
発光効率を上昇することが可能となる半導体発光素子を
提供することである。The object of the present invention is to solve the above-mentioned problems,
An object of the present invention is to provide a semiconductor light emitting device capable of increasing the luminous efficiency.
【0005】[0005]
【課題を解決するための手段】本発明は、I形アモルフ
ァスSiCを発光の活性層とし、その両端をP形および
N形半導体で挟み込んだPIN構造を有し、P側に正、
N側に負の電圧を印加するための電極を設け、I形アモ
ルファスSiCの禁止帯幅は可視光領域に対応して定め
られたことを特徴とする半導体発光素子である。The present invention has a PIN structure in which an I-type amorphous SiC is used as a light emitting active layer, and both ends thereof are sandwiched by P-type and N-type semiconductors, and a positive side is provided on the P side.
The semiconductor light emitting device is characterized in that an electrode for applying a negative voltage is provided on the N side, and the band gap of the I-type amorphous SiC is determined corresponding to the visible light region.
【0006】また本発明は、透明な基板7上に透明な導
電性板体をコーティングし、この導電性板体を、レーザ
を用いて分離して透明電極6を形成し、高周波電源装置
に接続された一対の電極間の電界中で、C2H2 ガスと
SiH4ガスとを含むガスを、混合ガス比率XFurther, according to the present invention, a transparent conductive plate is coated on a transparent substrate 7, the conductive plate is separated using a laser to form a transparent electrode 6, and the transparent electrode 6 is connected to a high frequency power supply device. In the electric field between the pair of electrodes thus prepared, a gas containing C 2 H 2 gas and SiH 4 gas is mixed in a mixed gas ratio X.
【0007】[0007]
【数2】 [Equation 2]
【0008】が、50〜63%で供給して、プラズマ化
学気相成長法を用い、前記透明電極6上に、P形アモル
ファスSiC、禁止帯幅が2.29〜2.64eVのI
形アモルファスSiC、およびN形アモルファスSiC
をこの順序で形成し、レーザを用いて各素子毎に分離
し、各素子に金属製電極2を蒸着することを特徴とする
半導体発光素子である。However, by supplying 50 to 63% by plasma chemical vapor deposition, P-type amorphous SiC and I having a band gap of 2.29 to 2.64 eV are formed on the transparent electrode 6.
Type amorphous SiC and N type amorphous SiC
Is formed in this order, each element is separated by using a laser, and the metal electrode 2 is vapor-deposited on each element.
【0009】また本発明は、PIN構造が複数、積層さ
れ、各PIN構造のI形アモルファスSiCの禁止帯幅
が相互に異なることを特徴とする。Further, the present invention is characterized in that a plurality of PIN structures are laminated, and the band gaps of the I-type amorphous SiC of each PIN structure are different from each other.
【0010】さらに本発明は、禁止帯幅2.29〜2.
64eVのI形アモルファスSiCを、発光の活性層と
し、その両端をP形およびN形半導体で挟み込んだPI
N構造を有し、P側に正、N側に負の電圧を印加するた
めの各電極を設け、少なくともN形半導体に設けられる
電極は透明電極であり、P形およびN形の各半導体の禁
止帯幅m1,m2はI形アモルファスSiCの禁止帯幅
m2よりも小さく選ばれており、前記電圧を、約1〜1
5Vの範囲でI形アモルファスSiCの禁止帯幅が大き
い程、高い電圧に選び、かつ電流密度1〜102 mA/
cm2 に選ぶことを特徴とする半導体発光装置である。Further, according to the present invention, the forbidden band width is 2.29-2.
PI in which 64 eV of I-type amorphous SiC is used as a light emitting active layer and both ends thereof are sandwiched by P-type and N-type semiconductors
Each electrode for applying a positive voltage to the P side and a negative voltage to the N side has an N structure, and at least the electrode provided on the N-type semiconductor is a transparent electrode. The forbidden band widths m1 and m2 are selected to be smaller than the forbidden band width m2 of the I-type amorphous SiC.
The larger the band gap of the I-type amorphous SiC in the range of 5 V, the higher the voltage is selected, and the current density is 1 to 10 2 mA /
It is a semiconductor light emitting device characterized by being selected to be cm 2 .
【0011】また本発明は、禁止帯幅2.29〜2.6
4eVのI形アモルファスSiC42,45,48;1
7,21を、発光の活性層とし、その両端をP形および
N形の半導体41,44,47,16,20;43,4
6,49,18,22で挟み込んだPIN構造40a,
40b,40c;14a,14bを有し、このPIN構
造40a,40b,40c;14a,14bを複数、積
層し、各積層されたPIN構造40a,40b,40
c;14a,14bの各I形アモルファスSiCの禁止
帯幅E01,E02,E03は、光の放射方向下流になるにつ
れて、順次的に大きくなるように変化され、各PIN構
造40a,40b,40c;14a,14bのP側に
正、N側に負の電圧を印加するための各電極15,1
9,23を設け、I形アモルファスSiCの禁止帯幅が
最小のPIN構造40c,14bのN形半導体49,2
2に設けられる電極23以外の残余の電極15,19
を、透明とし、各PIN構造40a,40b,40c;
14a,14bにおけるP形およびN形の各半導体4
1,44,47,16,20;43,46,49,1
8,22の禁止帯幅m1,m3は、そのPIN構造40
a,40b,40c;14a,14bのI形アモルファ
スSiC42,45,48;17,21の禁止帯幅m2
よりも小さく選ばれており、前記電圧を、約1〜15V
の範囲でI形アモルファスSiCの禁止帯幅が大きい
程、高い電圧に選び、かつ電流密度10〜103 mA/
cm2 に選ぶことを特徴とする半導体発光装置である。Further, according to the present invention, the forbidden band width is 2.29 to 2.6.
4 eV I-type amorphous SiC 42, 45, 48; 1
7 and 21 are active layers for light emission, and both ends thereof are P-type and N-type semiconductors 41, 44, 47, 16, 20; 43, 4
PIN structure 40a sandwiched between 6, 49, 18 and 22
40b, 40c; 14a, 14b, a plurality of PIN structures 40a, 40b, 40c; 14a, 14b are stacked, and each stacked PIN structure 40a, 40b, 40
c; 14a and 14b, the band gaps E 01 , E 02 , and E 03 of the respective I-type amorphous SiC are changed so as to increase sequentially toward the downstream in the light emission direction, and the PIN structures 40a and 40b. , 40c; electrodes 15 and 1 for applying a positive voltage to the P side and a negative voltage to the N side of 14a and 14b.
9 and 23, the N-type semiconductors 49 and 2 of the PIN structures 40c and 14b having the minimum bandgap of I-type amorphous SiC are provided.
The remaining electrodes 15, 19 other than the electrode 23 provided on the second electrode
Is made transparent, and each PIN structure 40a, 40b, 40c;
P-type and N-type semiconductors 14a and 14b 4
1,44,47,16,20; 43,46,49,1
Forbidden band widths m1 and m3 of 8 and 22 are the PIN structures 40
a, 40b, 40c; 14a, 14b I-type amorphous SiC 42, 45, 48; 17, 21 forbidden band width m2
It is selected to be smaller than
The larger the band gap of the I-type amorphous SiC is, the higher voltage is selected and the current density is 10 to 10 3 mA /
It is a semiconductor light emitting device characterized by being selected to be cm 2 .
【0012】[0012]
【作用】本発明に従えば、PIN構造を有し、I形半導
体を発光の活性層とすることによって、発光領域への少
数キャリアの注入の増大を図ることができ、発光効率を
格段に向上することができる。According to the present invention, by having a PIN structure and using the I-type semiconductor as the active layer for light emission, the injection of minority carriers into the light emitting region can be increased, and the light emission efficiency is significantly improved. can do.
【0013】[0013]
【実施例】図1(1)は、本発明の一実施例のアモルフ
ァスシリコンカーバイト(以下a−SiCと略称する)
半導体を用いた半導体発光素子1の断面図である。半導
体発光素子1は、アルミニウムから成る裏面電極2、N
形a−SiC半導体層(以下N層と略称する)3、I形
a−SiC半導体層(以下I層と略称する)4、P形a
−SiC半導体層(以下P層と略称する)5、酸化錫な
どから成る透明電極6および透明なガラス基板7を積層
した構造を有している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1A shows an amorphous silicon carbide (hereinafter abbreviated as a-SiC) according to an embodiment of the present invention.
It is a cross-sectional view of a semiconductor light emitting device 1 using a semiconductor. The semiconductor light emitting device 1 includes a back electrode 2 made of aluminum and N
A-SiC semiconductor layer (hereinafter abbreviated as N layer) 3, I-type a-SiC semiconductor layer (hereinafter abbreviated as I layer) 4, P-type a
-SiC semiconductor layer (hereinafter abbreviated as P layer) 5, a transparent electrode 6 made of tin oxide, and a transparent glass substrate 7 are laminated.
【0014】前記半導体発光素子1の裏面電極2と、透
明電極6との間に電源8を接続し、P層5に正、N層3
に負の電圧を印加すると、図1(2)で示されるように
N層3からI層4に電子9が注入され、P層5からI層
4に正孔10が注入される。I層4に注入された電子9
と、正孔10とが再結合して光を発する。N層3の禁止
帯幅を参照符m1で示し、I層4の禁止帯幅を参照符m
2、P層5の禁止帯幅を参照符m3で示す。図1(2)
においてhνは発光する光エネルギを表しており、hは
プランク定数、νは光の周波数である。図1(2)から
明らかなようにm2>m1,m2>m3である。A power source 8 is connected between the back electrode 2 and the transparent electrode 6 of the semiconductor light emitting device 1 so that the P layer 5 is positive and the N layer 3 is positive.
When a negative voltage is applied to the electrons, electrons 9 are injected from the N layer 3 to the I layer 4 and holes 10 are injected from the P layer 5 to the I layer 4, as shown in FIG. Electrons 9 injected into I layer 4
Then, the holes 10 are recombined to emit light. The forbidden band width of the N layer 3 is indicated by a reference sign m1, and the forbidden band width of the I layer 4 is indicated by a reference sign m.
2, the band gap of the P layer 5 is indicated by reference numeral m3. Figure 1 (2)
Where hν represents the energy of light emitted, h is the Planck's constant, and ν is the frequency of light. As is apparent from FIG. 1 (2), m2> m1 and m2> m3.
【0015】図2は、半導体発光素子1の製造工程を示
す図である。半導体発光素子1は、透明電極6を形成す
る第1工程aと、P層5を形成する第2工程bと、I層
4を形成する第3工程cと、N層3を形成する第4工程
dと、素子を分離する第5工程eと、裏面電極2を蒸着
する工程fとを順次経て製造される。FIG. 2 is a diagram showing a manufacturing process of the semiconductor light emitting device 1. The semiconductor light emitting device 1 has a first step a for forming the transparent electrode 6, a second step b for forming the P layer 5, a third step c for forming the I layer 4, and a fourth step for forming the N layer 3. It is manufactured through a step d, a fifth step e for separating the elements, and a step f for vapor-depositing the back surface electrode 2.
【0016】まず第1工程aでは、ガラス基板7に透明
な導電性板体をコーティングしたものをレーザスクライ
バ11で分離して、透明電極6を形成する。第2工程b
はP層5を、第3工程cはI層4を、第4工程dはN層
をそれぞれプラズマ化学気相成長法を用いて行うもの
で、高周波電源装置12から高周波電源を印加し、炭化
水素系ガスとしてメタンガス(CH4 )、硅化水素ガス
としてモノシランガス(SiH4 )を使用してSiCを
気相成長させる。第5工程eではPIN層の形成後、そ
れぞれの素子の分離をレーザスクライバ13によって行
う。第6工程fでは、それぞれの素子に分離されたもの
に裏面電極2としてアルミニウムをマスク蒸着する。First, in the first step a, a glass substrate 7 coated with a transparent conductive plate is separated by a laser scriber 11 to form a transparent electrode 6. Second step b
Is performed on the P layer 5, the third step c is performed on the I layer 4, and the fourth step d is performed on the N layer by the plasma chemical vapor deposition method. SiC is vapor-grown using methane gas (CH 4 ) as a hydrogen-based gas and monosilane gas (SiH 4 ) as a hydrogen silicate gas. In the fifth step e, after the PIN layer is formed, each element is separated by the laser scriber 13. In the sixth step f, aluminum is mask-deposited as the back surface electrode 2 on each of the separated elements.
【0017】このような発光ダイオードの製造方法は、
従来の発光ダイオードの製造方法とは全く異なり、集積
化技術と気相成長法の特徴を生かした大面積で特性の均
一性が優れた半導体層ができるという利点がある。A method of manufacturing such a light emitting diode is as follows.
Unlike the conventional method of manufacturing a light emitting diode, there is an advantage that a semiconductor layer having a large area and excellent uniformity of characteristics can be formed by utilizing the characteristics of the integration technology and the vapor phase growth method.
【0018】図3は半導体発光素子1の印加電圧と電流
密度との関係を示す図であり、I層a−SiCの禁止帯
幅E0 の値が相互に異なる場合について各ラインで示し
ている。それぞれの素子についての説明は表1に示す。FIG. 3 is a diagram showing the relationship between the applied voltage and the current density of the semiconductor light emitting device 1, and shows each line when the values of the forbidden band width E 0 of the I layer a-SiC are different from each other. . Table 1 shows a description of each element.
【0019】[0019]
【表1】 [Table 1]
【0020】図3図示のラインL1aおよびL1bはP
IN形アモルファス太陽電池の印加電圧と電流密度との
関係を示している。The lines L1a and L1b shown in FIG.
The relationship between the applied voltage and the current density of the IN type amorphous solar cell is shown.
【0021】図3より明らかなごとく、I層に用いるa
−SiCの禁止帯幅E0 の値により発光色が変化し、I
層の抵抗が高いため、順方向の立上がり電圧は発光色が
赤色から緑色になるに従って高くなっている。図3中黒
点で示した動作点付近の印加電圧は、数ボルトからせい
ぜい10数ボルト程度であり、現在使用されているエレ
クトロルミネッセンスパネルの200ボルト程度と比較
して、その動作電圧は桁違いに低く、ディスプレイに用
いる駆動回路に半導体集積回路が使用できることも本発
明の半導体発光素子の特徴である。なお、表1の原料ガ
ス(CH4,C2H4 )は、半導体薄膜形成に用いた炭化
水素ガスである。As is clear from FIG. 3, a used for the I layer
-The emission color changes depending on the value of the forbidden band width E 0 of SiC.
Due to the high resistance of the layer, the forward rising voltage increases as the emission color changes from red to green. The applied voltage in the vicinity of the operating point shown by the black dots in FIG. 3 is from several volts to at most 10 and several volts, which is an order of magnitude higher than the operating voltage of about 200 volts of the electroluminescence panel currently used. It is also a feature of the semiconductor light emitting device of the present invention that it is low and a semiconductor integrated circuit can be used for a drive circuit used for a display. The raw material gas (CH 4 , C 2 H 4 ) in Table 1 is the hydrocarbon gas used for forming the semiconductor thin film.
【0022】図4は半導体発光素子1の注入電流密度と
発光強度との関係を示す図であり、半導体発光素子1の
素子温度を変化させて、それぞれの前記関係を各ライン
で示している。この実験に使用された半導体発光素子1
は、下記第1式で示される混合ガス比率Xが55%であ
り、I層の禁止帯幅は2.58eVである。FIG. 4 is a diagram showing the relationship between the injection current density and the emission intensity of the semiconductor light emitting device 1, in which the device temperature of the semiconductor light emitting device 1 is changed and each of the above relationships is shown by a line. Semiconductor light emitting device 1 used in this experiment
Has a mixed gas ratio X represented by the following first formula of 55% and a bandgap of the I layer of 2.58 eV.
【0023】[0023]
【数3】 [Equation 3]
【0024】図4の各ラインに対応する素子温度は表2
に示す。The element temperatures corresponding to the respective lines in FIG. 4 are shown in Table 2.
Shown in.
【0025】[0025]
【表2】 [Table 2]
【0026】図4から半導体発光素子1の発光強度は、
注入電流密度のほぼ2乗に比例して増して行くことが判
る。これは前述したような、電子と正孔とのダブル注入
による注入形発光の明らかな確証である。なお、実験で
は前記ダブル注入による発光は、半導体発光素子1の素
子温度が300°Kから110°Kの範囲で認められ
た。From FIG. 4, the emission intensity of the semiconductor light emitting device 1 is
It can be seen that the injection current density increases almost in proportion to the square. This is a clear confirmation of the injection type light emission due to the double injection of electrons and holes as described above. In the experiment, the light emission due to the double injection was recognized in the device temperature of the semiconductor light emitting device 1 in the range of 300 ° K to 110 ° K.
【0027】図5は、発光強度と素子温度の逆数の10
00倍の値との関係を示しており、各ラインは注入電流
密度を変更した場合の違いを示し、表3にその値を示
す。FIG. 5 shows the reciprocal of the emission intensity and the element temperature, which is 10
The relationship with the value of 00 times is shown, each line shows the difference when the injection current density is changed, and Table 3 shows the value.
【0028】[0028]
【表3】 [Table 3]
【0029】図5によって発光強度は、温度によって変
化し、低温ほど発光強度が増大することが判る。このこ
とは低温になるほど非発光再結合の確率が発光再結合の
確率に比較して、小さくなるためである。It can be seen from FIG. 5 that the emission intensity changes with temperature, and the emission intensity increases as the temperature decreases. This is because the probability of non-radiative recombination becomes smaller as the temperature becomes lower than the probability of radiative recombination.
【0030】図6は、半導体発光素子1のエレクトロル
ミネッセンスの発光スペクトル分布をフォトルミネッセ
ンスと共に示したものであり、前記第1式の混合ガス比
率Xを変化させて、それぞれの前記分布を各ラインで示
している。詳細は表4に示す。FIG. 6 shows the emission spectrum distribution of electroluminescence of the semiconductor light emitting device 1 together with the photoluminescence. The mixed gas ratio X of the first formula is changed so that each of the distributions is indicated by each line. Shows. Details are shown in Table 4.
【0031】[0031]
【表4】 [Table 4]
【0032】表4中のピークエネルギはそれぞれの波長
のピークに対するエネルギで第2式から算出される。The peak energies in Table 4 are the energies for the peaks of the respective wavelengths and are calculated from the second equation.
【0033】 E = hc/λ …(2) ここでhはプランク定数、cは光速、λは波長である。
また表4中のXは、第1式から算出される原料ガス比率
である。E = hc / λ (2) where h is Planck's constant, c is the speed of light, and λ is the wavelength.
Further, X in Table 4 is the raw material gas ratio calculated from the first equation.
【0034】図6に示すラインL19〜L21は、前記
ガス比率Xが相互に異なるI層a−SiCの禁止帯幅の
エネルギに対応する波長を示す。各ラインに対応するX
の値は表5に示す。Lines L19 to L21 shown in FIG. 6 indicate wavelengths corresponding to the energy of the forbidden band width of the I layer a-SiC in which the gas ratio X is different from each other. X corresponding to each line
The values of are shown in Table 5.
【0035】[0035]
【表5】 [Table 5]
【0036】図6より明らかなように、I層として異な
るガス混合比を設計することにより、発光色の制御が可
能である。As is apparent from FIG. 6, the emission color can be controlled by designing different gas mixture ratios for the I layer.
【0037】図7は、本発明の第2の実施例の半導体発
光素子40の断面図とエネルギ準位図である。半導体発
光素子40は、第1PIN層40a、第2PIN層40
b、第3PIN層40cの3層から構成されている。第
1PIN層40aは第1P層41、第1I層42、第1
N層43から成り、第2PIN層40bは第2P層4
4、第2I層45、第2N層46とから成る。また第3
PIN層40cは第3P層47、第3I層48、第3N
層49から成る。図7の参照符E01は第1I層の禁止帯
幅を表しており、参照符E02は第2I層の、参照符E03
は第3I層のそれぞれ禁止帯幅を表している。禁止帯幅
E01,E02,E03はそれぞれ異なる大きさを有し、第3
式で示される関係を持つように設けられる。FIG. 7 is a sectional view and an energy level diagram of a semiconductor light emitting device 40 according to a second embodiment of the present invention. The semiconductor light emitting device 40 includes a first PIN layer 40a and a second PIN layer 40.
b, the third PIN layer 40c. The first PIN layer 40a includes a first P layer 41, a first I layer 42, and a first
The second PIN layer 40b includes the N layer 43 and the second PIN layer 40b is the second P layer 4
4, a second I layer 45, and a second N layer 46. Also the third
The PIN layer 40c includes a third P layer 47, a third I layer 48, and a third N layer.
It consists of layer 49. Reference numeral E 01 in Figure 7 represents the band gap of the 1I layer, reference numeral E 02 is the first 2I layer, reference numeral E 03
Indicate the band gaps of the third I layer. The forbidden band widths E 01 , E 02 , E 03 have different sizes, and
It is provided so as to have the relationship represented by the formula.
【0038】 E01>E02>E03 …(3) 禁止帯幅E01,E02,E03を上述のように設けることに
より第3I層で発光した長波長の光が途中で吸収されて
電子と正孔の対に分離してしまうことなく、第1P層4
1の図7左方向外方に達するように工夫されている。E 01 > E 02 > E 03 (3) By providing the forbidden band widths E 01 , E 02 , and E 03 as described above, the long wavelength light emitted from the 3I layer is absorbed on the way. The first P layer 4 without separating into pairs of electrons and holes
It is devised so as to reach the left side of FIG.
【0039】これはエネルギ幅と波長の関係は第1式の
とおりであるので、禁止帯幅が広いほど、長波長側の光
が吸収されないためである。This is because the relationship between the energy width and the wavelength is as shown in the first equation, and the wider the band gap, the less the light on the long wavelength side is absorbed.
【0040】図8は、半導体発光素子40の注入電流密
度と発光強度との関係を示している。図8図示のライン
L22はI層幅が500ÅでPIN層が1層の場合、ラ
インL23はI層幅が1000ÅでPIN層が1層の場
合、ラインL24はI層を500ÅとしてPIN層を2
層にした場合、ラインL25は前記PIN層を3層にし
た場合のそれぞれの注入電流密度と発光強度の関係を示
している。図8から明らかなように、I層幅を500Å
として単層構造にしたものと、I層幅を500Åとして
2層構造、3層構造としたものでは、後者複数層構造の
方がほぼ一桁以上発光強度が大きくなる。この理由は、
I層内へのキャリアのダブル注入効率の上昇と、内部電
界分布の改善との両者が効いてこうした桁違いの発光効
率の改善が見られるためである。FIG. 8 shows the relationship between the injection current density and the emission intensity of the semiconductor light emitting device 40. The line L22 shown in FIG. 8 has an I layer width of 500Å and one PIN layer, the line L23 has an I layer width of 1000Å and one PIN layer, and the line L24 has an I layer of 500Å and two PIN layers.
In the case of a layer, the line L25 shows the relationship between the injection current density and the emission intensity when the PIN layer has three layers. As is clear from FIG. 8, the I layer width is 500Å
As for the single-layer structure and the two-layer structure and the three-layer structure with the I layer width of 500 Å, the latter multi-layer structure has a light emission intensity higher by almost one digit or more. The reason for this is
This is because both the increase in the efficiency of double injection of carriers into the I layer and the improvement in the internal electric field distribution are effective, and such an order of magnitude improvement in light emission efficiency is observed.
【0041】図9は、本発明の第3の実施例の半導体発
光素子14の断面図である。半導体発光素子14は、第
1PIN層14aと、第2PIN層14bとから構成さ
れる。第1PIN層14aは透明電極15、P層16、
I層17、およびN層18から構成され、第2PIN層
14bは透明電極19、P層20、I層21、N層2
2、および裏面電極23とから構成されている。半導体
発光素子14の透明電極15の図9下方には、ガラス基
板24が配置されている。FIG. 9 is a sectional view of a semiconductor light emitting device 14 according to the third embodiment of the present invention. The semiconductor light emitting device 14 is composed of a first PIN layer 14a and a second PIN layer 14b. The first PIN layer 14a includes a transparent electrode 15, a P layer 16,
The second PIN layer 14b includes an I layer 17 and an N layer 18, and the second PIN layer 14b includes a transparent electrode 19, a P layer 20, an I layer 21, and an N layer 2.
2 and the back electrode 23. A glass substrate 24 is arranged below the transparent electrode 15 of the semiconductor light emitting element 14 in FIG. 9.
【0042】第1PIN層14aのI層17は緑色光2
6を発光する特性を有し、第2PIN層14bのI層2
1は赤色光27を発光する特性を有している。上述のよ
うな特性を有する第1PIN層14aをガラス基板24
から離反する位置に、第2PIN層14bをガラス基板
24に近接する位置にそれぞれ配置し、各層に図9に示
すようにパルス電源25,26を印加する。The I layer 17 of the first PIN layer 14a emits green light 2
6 has a characteristic of emitting light, and the I layer 2 of the second PIN layer 14b
1 has a characteristic of emitting red light 27. The first PIN layer 14a having the above-mentioned characteristics is formed on the glass substrate 24.
The second PIN layer 14b is disposed at a position away from the glass substrate 24, and pulse power supplies 25 and 26 are applied to each layer as shown in FIG.
【0043】その際、印加するパルス電圧のピーク値の
大きさ、パルス幅およびデューティ比のいずれか1つを
制御することによって、ガラス基板24の図9下方側外
方の半導体発光素子14と直交する方向の一直線上の場
所において目視すると、その発光色が赤色、オレンジ
色、黄色、黄緑色および緑色の5段階に色調が変化して
見える。At this time, by controlling any one of the magnitude of the peak value of the applied pulse voltage, the pulse width and the duty ratio, the semiconductor light emitting element 14 on the outer side of the lower side of the glass substrate 24 in FIG. When visually observed at a place on a straight line in the direction of light emission, the luminescent color appears to change in color tone in five stages of red, orange, yellow, yellow-green and green.
【0044】図10(1)は、本発明の第4の実施例の
半導体発光素子28の断面図である。本実施例の注目す
べき点は、P層29に後述するような超格子構造を有し
ていることである。図10(2)は超格子構造を有する
P層29の拡大断面図であり、図10(3)は半導体発
光素子28のエネルギ準位図である。図10(1)、図
10(2)および図10(3)を参照して、本実施例の
半導体発光素子28の構成について説明する。半導体発
光素子28は裏面電極30、N層31、I層32、P層
29、透明電極33およびガラス基板34から構成され
る。上述の構成のうちP層29以外は、第1の実施例の
場合と同様であるので、説明は省略する。FIG. 10A is a sectional view of the semiconductor light emitting device 28 of the fourth embodiment of the present invention. The point to be noted in this embodiment is that the P layer 29 has a superlattice structure as described later. FIG. 10 (2) is an enlarged cross-sectional view of the P layer 29 having a superlattice structure, and FIG. 10 (3) is an energy level diagram of the semiconductor light emitting device 28. The configuration of the semiconductor light emitting device 28 of the present embodiment will be described with reference to FIGS. 10 (1), 10 (2) and 10 (3). The semiconductor light emitting device 28 includes a back surface electrode 30, an N layer 31, an I layer 32, a P layer 29, a transparent electrode 33, and a glass substrate 34. Of the above-described structure, the structure other than the P layer 29 is the same as that of the first embodiment, and therefore the description thereof is omitted.
【0045】P層29は、禁止帯幅の大きさが相互に異
なるようなP形a−SiC36,37を交互に複数積層
した構造となっている。したがって図10(3)に示す
ようにエネルギ準位が矩形パルス状となり、障壁層38
と井戸層39とが形成される。このような構造は、超格
子構造と称される。The P layer 29 has a structure in which a plurality of P-type a-SiCs 36 and 37 having different forbidden band widths are alternately laminated. Therefore, as shown in FIG. 10C, the energy level becomes a rectangular pulse shape, and the barrier layer 38
And the well layer 39 are formed. Such a structure is called a superlattice structure.
【0046】図11は、前記超格子構造のP層29を有
した半導体発光素子28と、超格子構造を有しない単一
P層である半導体発光素子とについて注入電流密度と発
光強度との関係を示した図である。P層29には、ボロ
ンをドープしてP形にした禁止帯幅1.99eVのa−
SiCを井戸層39として用い、ボロンをドープしない
禁止帯幅2.36eVのa−SiCを障壁層38として
用いられ、そえぞれ25Åおよび15Åの厚さで6周期
繰り返し積層した構成としている。また単一P層は、禁
止帯幅1.99eVで厚さ150Åのa−SiCの単一
層となっている。図11ラインL27は超格子構造のP
層29を有した半導体発光素子28のものであり、ライ
ンL28は単一P層28を有する半導体発光素子のもの
である。FIG. 11 shows the relationship between the injection current density and the emission intensity for the semiconductor light emitting device 28 having the P layer 29 having the superlattice structure and the semiconductor light emitting device having a single P layer having no superlattice structure. It is the figure which showed. In the P layer 29, an a- having a bandgap of 1.99 eV which is P-type doped with boron is formed.
SiC is used as the well layer 39, a-SiC having a band gap of 2.36 eV that is not doped with boron is used as the barrier layer 38, and is repeatedly laminated for 6 cycles with a thickness of 25Å and 15Å, respectively. Further, the single P layer is a single layer of a-SiC having a band gap of 1.99 eV and a thickness of 150 Å. The line L27 in FIG. 11 is P of the superlattice structure.
The line L28 is for a semiconductor light emitting device having a layer 29, and the line L28 is for a semiconductor light emitting device having a single P layer 28.
【0047】図11から明らかなように、P層に超格子
構造を有することによって、超格子構造を有しない場合
と比較して約3倍発光強度が大きくなる。これは超格子
構造のP層29のみかけ上の禁止帯幅が約2.1eVと
なりI層からの発光が効果的に外部へ取り出されるため
である。このような超格子構造P層を用いることによ
り、発光効率を上昇させることができる。As is apparent from FIG. 11, the P layer having the superlattice structure increases the emission intensity by about 3 times as compared with the case without the superlattice structure. This is because the apparent forbidden band width of the P layer 29 having the superlattice structure is about 2.1 eV, and the light emission from the I layer is effectively extracted to the outside. By using such a superlattice structure P layer, the luminous efficiency can be increased.
【0048】[0048]
【発明の効果】以上のように本発明によれば、I形半導
体を発光の活性層とし、その両端にP形ならびにN形半
導体を接合してPIN構造を有して、P側に正、N側に
負の電圧を印加するための電極を設けるようにしたの
で、P層から正孔、N層から電子をそれぞれダブル注入
することにより少数のキャリアの増大を図ることがで
き、発光効率を格段に上昇することが可能となる。As described above, according to the present invention, an I-type semiconductor is used as a light emitting active layer, and P-type and N-type semiconductors are joined to both ends of the active layer to form a PIN structure, and a positive side is provided on the P side. Since an electrode for applying a negative voltage is provided on the N side, a small number of carriers can be increased by double-injecting holes from the P layer and electrons from the N layer, respectively, and increase the luminous efficiency. It is possible to rise significantly.
【0049】また本発明の半導体発光素子の製造方法
は、炭化水素ガスおよび硅化水素ガスを混合したガス
に、B2H6,PH3 などのガスを微量添加したガスを用
いる気相成長法によっているので、大面積で均質な半導
体層を形成することができる。Further, the method for manufacturing a semiconductor light emitting device of the present invention is a vapor phase growth method using a gas obtained by adding a minute amount of a gas such as B 2 H 6 or PH 3 to a gas obtained by mixing a hydrocarbon gas and a hydrogen silicate gas. Therefore, a large-area and uniform semiconductor layer can be formed.
【0050】特に本発明によれば、高周波電源装置に接
続された一対の電極間の電界中で、C2H2ガスとSiH
4 ガスとを含むガスを用いて、50〜63%の混合ガス
比率Xで、透明電極6上にプラズマ化学気相成長法で
P,IおよびN形のアモルファスSiCの各層をこの順
序で形成するようにし、このように高周波電界を用いる
ことによって、アモルファスSiCの層の堆積に必要な
基板温度を、比較的低くすることができ、必要なエネル
ギが少なくてすみ、またこのような高周波電界を用いる
ことによってそのような各層を比較的短時間に形成する
ことができるという優れた効果が達成される。さらにま
たこのような本発明の製造方法によれば、いわゆる真空
一環システムによる全ドライプロセスが可能となり、し
たがって工程数を少なくして量産性を向上することがで
きるという優れた効果もまた、達成される。In particular, according to the present invention, C 2 H 2 gas and SiH 2 are generated in the electric field between the pair of electrodes connected to the high frequency power supply device.
Gases containing 4 gases are used to form P, I and N type amorphous SiC layers in this order on the transparent electrode 6 by a plasma chemical vapor deposition method at a mixed gas ratio X of 50 to 63%. Thus, by using the high frequency electric field in this way, the substrate temperature required for depositing the layer of amorphous SiC can be made relatively low, less energy is required, and such a high frequency electric field is used. As a result, the excellent effect that each such layer can be formed in a relatively short time is achieved. Furthermore, according to such a manufacturing method of the present invention, an excellent effect that a total dry process by a so-called vacuum part system is possible, and thus the number of steps can be reduced and mass productivity can be improved is also achieved. It
【0051】さらに本発明によれば、P,IおよびN形
のSiCは、アモルファス組織であるので、透明基板7
はどんな材料であってもよく、たとえばガラスおよびそ
の他の材料であってもよく、広い面積にわたって均一な
組成の層を形成することができるという優れた効果もま
た、達成される。Further, according to the present invention, since the P, I and N type SiC have an amorphous structure, the transparent substrate 7
Can be any material, for example glass and other materials, the superior effect of being able to form a layer of uniform composition over a large area is also achieved.
【図1】本発明の一実施例の半導体発光素子1の断面図
とエネルギ順位図である。FIG. 1 is a sectional view and energy order diagram of a semiconductor light emitting device 1 according to an embodiment of the present invention.
【図2】半導体発光素子1の製造方法を示す図である。FIG. 2 is a diagram showing a method of manufacturing the semiconductor light emitting device 1.
【図3】それぞれ製造条件が異なる半導体発光素子1の
印加電圧と電流密度との関係を示す図である。FIG. 3 is a diagram showing a relationship between an applied voltage and a current density of the semiconductor light emitting device 1 under different manufacturing conditions.
【図4】半導体発光素子1の注入電流密度と発光強度と
の関係を示す図である。FIG. 4 is a diagram showing a relationship between an injection current density and a light emission intensity of the semiconductor light emitting device 1.
【図5】半導体発光素子1の発光強度と素子温度の逆数
の1000倍の値との関係を示す図である。FIG. 5 is a diagram showing a relationship between a light emission intensity of the semiconductor light emitting device 1 and a value of 1000 times the reciprocal of the device temperature.
【図6】半導体発光素子の発光スペクトル分布図であ
る。FIG. 6 is an emission spectrum distribution chart of a semiconductor light emitting device.
【図7】本発明の第2の実施例の半導体発光素子40の
断面図とエネルギ準位図である。FIG. 7 is a sectional view and an energy level diagram of a semiconductor light emitting device 40 according to a second embodiment of the present invention.
【図8】半導体発光素子40の注入電流密度と発光強度
との関係を示す図である。FIG. 8 is a diagram showing a relationship between an injection current density and a light emission intensity of the semiconductor light emitting device 40.
【図9】本発明の第3の実施例の半導体発光素子14の
断面図である。FIG. 9 is a sectional view of a semiconductor light emitting device 14 according to a third embodiment of the present invention.
【図10】図10(1)は第4の実施例の半導体発光素
子28の断面図、図10(2)は半導体発光素子28の
P層29の拡大断面図、図10(3)は半導体発光素子
28のエネルギ準位図である。10 (1) is a sectional view of a semiconductor light emitting device 28 of a fourth embodiment, FIG. 10 (2) is an enlarged sectional view of a P layer 29 of the semiconductor light emitting device 28, and FIG. 10 (3) is a semiconductor. 3 is an energy level diagram of the light emitting element 28. FIG.
【図11】半導体発光素子28の注入電流密度と発光強
度との関係を示す図である。FIG. 11 is a diagram showing the relationship between the injection current density and the emission intensity of the semiconductor light emitting device 28.
1 半導体発光素子 2 裏面電極 3 N層 4 I層 5 P層 6 透明電極 38 障壁 39 井戸層 DESCRIPTION OF SYMBOLS 1 Semiconductor light emitting element 2 Back surface electrode 3 N layer 4 I layer 5 P layer 6 Transparent electrode 38 Barrier 39 Well layer
Claims (5)
とし、その両端をP形およびN形半導体で挟み込んだP
IN構造を有し、P側に正、N側に負の電圧を印加する
ための電極を設け、I形アモルファスSiCの禁止帯幅
は可視光領域に対応して定められたことを特徴とする半
導体発光素子。1. A P type in which I-type amorphous SiC is used as a light emitting active layer and both ends thereof are sandwiched by P-type and N-type semiconductors.
It has an IN structure, is provided with an electrode for applying a positive voltage on the P side and a negative voltage on the N side, and the forbidden band width of the I-type amorphous SiC is determined corresponding to the visible light region. Semiconductor light emitting device.
ーティングし、 この導電性板体を、レーザを用いて分離して透明電極6
を形成し、 高周波電源装置に接続された一対の電極間の電界中で、
C2H2 ガスとSiH4ガスとを含むガスを、混合ガス比
率X 【数1】 が、50〜63%で供給して、プラズマ化学気相成長法
を用い、前記透明電極6上に、P形アモルファスSi
C、禁止帯幅が2.29〜2.64eVのI形アモルフ
ァスSiC、およびN形アモルファスSiCをこの順序
で形成し、 レーザを用いて各素子毎に分離し、 各素子に金属製電極2を蒸着することを特徴とする半導
体発光素子。2. A transparent conductive plate body is coated on a transparent substrate 7, and the transparent plate 6 is separated by using a laser.
In the electric field between a pair of electrodes connected to the high frequency power supply,
A gas containing C 2 H 2 gas and SiH 4 gas is mixed gas ratio X Of 50 to 63% by plasma-enhanced chemical vapor deposition on the transparent electrode 6 to form P-type amorphous Si.
C, I-type amorphous SiC having a bandgap of 2.29 to 2.64 eV, and N-type amorphous SiC are formed in this order, and each element is separated by using a laser, and the metal electrode 2 is attached to each element. A semiconductor light emitting device characterized by vapor deposition.
互に異なることを特徴とする請求項1記載の半導体発光
素子。3. The semiconductor light emitting device according to claim 1, wherein a plurality of PIN structures are stacked, and the band gap widths of the I-type amorphous SiC of each PIN structure are different from each other.
アモルファスSiCを、発光の活性層とし、その両端を
P形およびN形半導体で挟み込んだPIN構造を有し、
P側に正、N側に負の電圧を印加するための各電極を設
け、少なくともN形半導体に設けられる電極は透明電極
であり、 P形およびN形の各半導体の禁止帯幅m1,m3はI形
アモルファスSiCの禁止帯幅m2よりも小さく選ばれ
ており、 前記電圧を、約1〜15Vの範囲でI形アモルファスS
iCの禁止帯幅が大きい程、高い電圧に選び、かつ電流
密度1〜102 mA/cm2 に選ぶことを特徴とする半
導体発光装置。4. A PIN structure in which I-type amorphous SiC having a band gap of 2.29 to 2.64 eV is used as an active layer for light emission, and both ends thereof are sandwiched by P-type and N-type semiconductors,
Electrodes for applying a positive voltage to the P side and a negative voltage to the N side are provided, and at least the electrodes provided on the N-type semiconductor are transparent electrodes. The band gaps m1 and m3 of the P-type and N-type semiconductors are Is selected to be smaller than the band gap m2 of the I-type amorphous SiC, and the voltage is within the range of about 1 to 15V.
A semiconductor light emitting device characterized in that as the band width of iC is larger, a higher voltage is selected and a current density of 1 to 10 2 mA / cm 2 is selected.
アモルファスSiC42,45,48;17,21を、
発光の活性層とし、その両端をP形およびN形の半導体
41,44,47,16,20;43,46,49,1
8,22で挟み込んだPIN構造40a,40b,40
c;14a,14bを有し、 このPIN構造40a,40b,40c;14a,14
bを複数、積層し、 各積層されたPIN構造40a,40b,40c;14
a,14bの各I形アモルファスSiCの禁止帯幅
E01,E02,E03は、光の放射方向下流になるにつれ
て、順次的に大きくなるように変化され、 各PIN構造40a,40b,40c;14a,14b
のP側に正、N側に負の電圧を印加するための各電極1
5,19,23を設け、 I形アモルファスSiCの禁止帯幅が最小のPIN構造
40c,14bのN形半導体49,22に設けられる電
極23以外の残余の電極15,19を、透明とし、 各PIN構造40a,40b,40c;14a,14b
におけるP形およびN形の各半導体41,44,47,
16,20;43,46,49,18,22の禁止帯幅
m1,m3は、そのPIN構造40a,40b,40
c;14a,14bのI形アモルファスSiC42,4
5,48;17,21の禁止帯幅m2よりも小さく選ば
れており、 前記電圧を、約1〜15Vの範囲でI形アモルファスS
iCの禁止帯幅が大きい程、高い電圧に選び、かつ電流
密度10〜103 mA/cm2 に選ぶことを特徴とする
半導体発光装置。5. I-type amorphous SiC 42, 45, 48; 17, 21 having a band gap of 2.29 to 2.64 eV,
A light emitting active layer, both ends of which are P-type and N-type semiconductors 41, 44, 47, 16, 20; 43, 46, 49, 1
PIN structure 40a, 40b, 40 sandwiched between 8 and 22
c; 14a, 14b, and this PIN structure 40a, 40b, 40c; 14a, 14
a plurality of stacked b, and each stacked PIN structure 40a, 40b, 40c; 14
The forbidden band widths E 01 , E 02 , and E 03 of the I-type amorphous SiCs a and 14b are changed so as to be sequentially increased toward the downstream in the light emission direction, and the PIN structures 40a, 40b, and 40c. 14a, 14b
Each electrode 1 for applying a positive voltage to the P side and a negative voltage to the N side of
5, 19 and 23 are provided, and the remaining electrodes 15 and 19 other than the electrodes 23 provided on the N-type semiconductors 49 and 22 of the PIN structures 40c and 14b having the minimum band gap of I-type amorphous SiC are made transparent. PIN structures 40a, 40b, 40c; 14a, 14b
P-type and N-type semiconductors 41, 44, 47 in
Forbidden band widths m1 and m3 of 16, 20; 43, 46, 49, 18 and 22 are PIN structures 40a, 40b and 40, respectively.
c; 14a, 14b I-type amorphous SiC 42, 4
5, 48; 17, 21 is selected to be smaller than the band gap m2 of I-type amorphous S in the range of about 1 to 15V.
A semiconductor light emitting device characterized in that as the band width of iC is larger, a higher voltage is selected and a current density of 10 to 10 3 mA / cm 2 is selected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4611394A JP2525556B2 (en) | 1994-03-16 | 1994-03-16 | Semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4611394A JP2525556B2 (en) | 1994-03-16 | 1994-03-16 | Semiconductor light emitting device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7485986A Division JPH0652806B2 (en) | 1986-03-31 | 1986-03-31 | Method for manufacturing semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH077181A true JPH077181A (en) | 1995-01-10 |
JP2525556B2 JP2525556B2 (en) | 1996-08-21 |
Family
ID=12737951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4611394A Expired - Lifetime JP2525556B2 (en) | 1994-03-16 | 1994-03-16 | Semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2525556B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58105581A (en) * | 1981-12-17 | 1983-06-23 | Sanyo Electric Co Ltd | Semiconductor optical coupler |
JPS59228777A (en) * | 1983-06-10 | 1984-12-22 | Toshiba Corp | Thin film light emitting element |
JPS6174859A (en) * | 1984-09-21 | 1986-04-17 | Toshiba Corp | Thermal head and its preparation |
-
1994
- 1994-03-16 JP JP4611394A patent/JP2525556B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58105581A (en) * | 1981-12-17 | 1983-06-23 | Sanyo Electric Co Ltd | Semiconductor optical coupler |
JPS59228777A (en) * | 1983-06-10 | 1984-12-22 | Toshiba Corp | Thin film light emitting element |
JPS6174859A (en) * | 1984-09-21 | 1986-04-17 | Toshiba Corp | Thermal head and its preparation |
Also Published As
Publication number | Publication date |
---|---|
JP2525556B2 (en) | 1996-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0899796B1 (en) | Light emitting semiconductor device using nanocrystals | |
US7271417B2 (en) | Light-emitting element with porous light-emitting layers | |
EP2254164B1 (en) | Compound semiconductor light-emitting element and illumination device using the same, and method for manufacturing compound semiconductor light-emitting element | |
EP0798761B1 (en) | Cold electron emission display device | |
CN103426373A (en) | Light-emitting diode display and method of producing the same | |
JP2004296950A (en) | Light emitting element and light emitting device as well as information display unit | |
US5036373A (en) | Electric device with grains and an insulating layer | |
JPH0324773A (en) | Diamond electronic device | |
JPS58155774A (en) | Semiconductor device | |
Boonkosum et al. | Novel flat-panel display made of amorphous SiN: H/SiC: H thin-film LED | |
US4893154A (en) | Electroluminescent device | |
US5612548A (en) | Diamond light-emitting element | |
JP2525556B2 (en) | Semiconductor light emitting device | |
JPS60111480A (en) | Thin-film light-emitting element | |
JPH0652806B2 (en) | Method for manufacturing semiconductor light emitting device | |
KR100304548B1 (en) | Super lattice type led device | |
JP3514542B2 (en) | Brightness modulation type diamond light emitting device | |
JPH0158839B2 (en) | ||
JPH02139893A (en) | Luminous element | |
JPH03222376A (en) | Diamond semiconductor light emitting element | |
JPH08250764A (en) | Semiconductor light-emitting element | |
US4914490A (en) | Non-single crystal electroluminescent device | |
US20090078928A1 (en) | Light-emitting element, light-emitting device, and information display device | |
TWI437730B (en) | Light emitting diode | |
KR960004329B1 (en) | Manufacturing process of film edge emitter emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |